KR101407821B1

KR101407821B1 - 핀 카드 및 이를 이용한 시험장치

Info

Publication number: KR101407821B1
Application number: KR1020127030600A
Authority: KR
Inventors: 다카오 가와하라; 다카유키 나카무라
Original assignee: 가부시키가이샤 어드밴티스트
Priority date: 2010-04-22
Filing date: 2010-04-22
Publication date: 2014-06-18
Anticipated expiration: 2030-04-22
Also published as: US20120019272A1; CN102918407A; WO2011132225A1; US8547124B2; CN102918407B; JPWO2011132225A1; JP5629680B2; KR20130018898A

Abstract

I/O 단자(Pio)에는 DUT(1)가 접속된다. 교류 시험 유닛(30)은 DUT(1)의 교류 시험을 실행한다. 직류 시험 유닛(40)은 DUT(1)의 직류 시험을 실행한다. 광반도체 스위치(10)의 제1 단자(P1)는 교류 시험 유닛(30)과 접속되고, 제2 단자(P2)는 I/O 단자(Pio)와 접속된다. 광반도체 스위치(10)는, 제어 단자(P3, P4)에 입력되는 제어 신호에 따라, 제1 단자(P1)와 제2 단자(P2)의 사이의 도통, 차단 상태를 전환가능하게 구성된다. 제1 임피던스 회로(20)는 정극 제어 단자(P3)에 대한 제어 신호의 신호 경로에 마련되고, 제2 임피던스 회로(22)는 부극 제어 단자(P4)에 대한 제어 신호의 신호 경로에 마련된다.

Description

핀 카드 및 이를 이용한 시험장치{PIN CARD AND TEST DEVICE USING SAME}

본 발명은 핀 카드에 관한 것이다.

반도체 디바이스가 정상으로 동작하는지를 시험하거나 그 불량 개소를 특정하기 위해 반도체 시험장치(이하, 단순히 시험장치라고 한다)가 이용된다. 일반적으로 시험장치는 AC 시험과 DC 시험을 실행한다.

AC 시험에서는 패턴 발생기, 타이밍 발생기에 의해 테스트 패턴을 발생시키고, 그것을 드라이버에 의해 피시험 디바이스(DUT)에 대해 공급한다. 패턴 신호를 받은 DUT는 소정의 신호 처리를 실행하고 시험장치에 대해 출력한다. 시험장치는 타이밍 콤퍼레이터에 의해 DUT로부터의 신호 레벨을 판정하고, 판정 결과를 기대치와 비교하는 것에 의해 DUT의 기능의 양부를 판정한다.

DC 시험에서는 직류 시험 유닛에 의해 직류 전압(DC 전압) 또는 전류 신호를 DUT에 공급하고, DUT의 입출력 임피던스, 누전 전류를 시작으로 하는 DC 특성을 시험한다.

드라이버, 타이밍 콤퍼레이터 및 DC 시험을 실행하는 PMU는 핀 카드(핀 일렉트로닉스 카드), 디지털 모듈 또는 인터페이스 카드라고 불리는 보드상에 마련되고, 시험장치의 본체와 분리 가능하게 구성되는 경우가 많다.

도 1은, 일반적인 핀 카드의 구성을 나타내는 도면이다. 도 1에는, 1개의 디바이스 핀에 대응하는 1 채널만을 도시하고 있으나, 실제로는 수백~수천 채널이 병렬적으로 마련된다.

핀 카드(200)의 I/O 단자(Pio)는 DUT(1)의 대응하는 디바이스 핀과 케이블 및 도시하지 않는 디바이스 척을 사이에 두고 접속된다. 핀 카드(200)는 드라이버(DR), 타이밍 콤퍼레이터(TCP), 직류 시험 유닛(PMU)에 더하여, 2개의 스위치(릴레이)(SW1, SW2)를 포함한다. 스위치(SW1, SW2)는 AC 시험과 DC 시험을 전환하기 위해 이용된다.

AC 시험시에는 스위치(SW1)가 온, 스위치(SW2)가 오프된다. 이때, 드라이버(DR) 및 타이밍 콤퍼레이터(TCP)가 DUT(1)와 접속되고, 직류 시험 유닛(PMU)이 DUT(1)에서 분리된다.

반대로 DC 시험시에는 스위치(SW1)가 오프, 스위치(SW2)가 온으로 된다. 이때, 드라이버(DR) 및 타이밍 콤퍼레이터(TCP)가 DUT(1)와 분리되고, 직류 시험 유닛(PMU)이 DUT(1)와 접속된다.

테스트 패턴의 주파수가 수 Gbps를 넘으면, 스위치(SW1)에는 수 GHz를 넘는 고주파신호가 전파하게 된다. 이 경우, 스위치(SW1)로서는 고주파신호를 전파 가능한 화합물 반도체 스위치나 MEMS(Micro Electro Mechanical Systems) 스위치를 사용할 필요가 있다.

하지만, 화합물 반도체 스위치는 DC 내압이 0.1V 정도로 매우 낮고, 테스트 패턴에 직류 성분이 포함되는 경우에는 이용할 수 없다. 또한, MEMS 스위치는 고속성이나 DC 내압은 요구를 만족하지만 코스트가 높다는 문제가 있다. 구체적으로 MEMS 스위치의 값은 그 이상의 스위치의 100배 가깝다. 상술한 바와 같이 양산용의 시험장치는 수백~수천 채널을 구비하기 위해, MEMS 스위치를 사용하면 시험장치의 코스트에 가해지는 영향이 커진다.

본 발명은 관련된 상황에 비추어 이루어진 것이고, 그 한 상태의 예시적인 목적 중 하나는 저가의 스위치를 이용한 핀 카드의 제공에 있다.

본 발명의 일 양태는 핀 카드에 관한 것이다. 핀 카드는 입출력 단자와, 광 반도체 스위치와, 제1 임피던스 회로와, 제2 임피던스 회로를 포함한다. 입출력 단자는 피시험 디바이스와 접속된다. 광반도체 스위치는 그 제1 단자가 피시험 디바이스의 교류 시험을 실행하는 교류 시험 유닛과 접속되고, 그 제2 단자가 입출력 단자 및 피시험 디바이스의 직류 시험을 실행하는 직류 시험 유닛과 접속된다. 광반도체 스위치는 그 정 및 부의 제어 단자로 입력되는 제어 신호에 따라, 제1 단자와 제2 단자 사이의 도통, 차단 상태가 전환 가능하도록 구성된다. 제1 임피던스 회로는 광반도체 스위치의 정의 제어 단자에 대한 제어 신호의 신호 경로에 마련된다. 제2 임피던스 회로는 광반도체 스위치의 부의 제어 단자에 대한 제어 신호의 신호 경로에 마련된다.

광반도체 스위치는 제어 단자가 마련된 1차 측과, 제1, 제2 단자가 마련되는 2차 측이 기생 용량에 의해 커플링 되어 있다. 임피던스 회로에 의해, 광반도체 스위치의 정의 제어 단자에서 제어 신호의 발생원을 본 임피던스 및 광반도체 스위치의 부의 제어 단자에서 제어 신호의 발생원을 본 임피던스를 높이고, 따라서 2차 측에 대한 기생 용량의 영향을 저감시킬 수 있다. 이 상태에 의하면, 고주파 특성으로 우수한 핀 카드를 저가의 광반도체 스위치를 사용해서 제공할 수 있다.

직류 시험을 실행할 때는, 광반도체 스위치를 차단 상태로 하고 교류 시험 유닛을 사일런트(silent)의 상태로 제어해도 좋다.

제1, 제2 임피던스 회로의 적어도 한쪽은, 직렬 또는 병렬로 마련된 페라이트(ferrite) 비즈 및 저항 소자를 포함해도 좋다.

이 양태에 의하면, 주로 페라이트 비즈에 의해 기생 용량의 영향을 줄일 수 있고, 저항 소자에 의해 광반도체 스위치에 대한 제어 신호의 전류량을 제어할 수 있다. 즉, 회로 설계의 자유도를 높일 수 있다.

페라이트 비즈의 1~10GHz에 있어서의 임피던스는, 100

~1M

이어도 좋다.

제1, 제2 임피던스 회로의 적어도 한쪽은, 직렬 또는 병렬로 마련된 인덕터 및 저항을 포함해도 좋다.

이 양태에 의하면, 주로 인덕터에 의해 기생 용량의 영향을 줄일 수 있고, 저항 소자에 의해 광반도체 스위치에 대한 제어 신호의 전류량을 제어할 수 있다. 즉, 회로 설계의 자유도를 높일 수 있다. 또한, 인덕터는 페라이트 인덕터여도 좋다.

제1, 제2 임피던스 회로의 적어도 한쪽은 저항 소자만을 포함해도 좋다.

저항 소자의 저항값을 제어 신호의 진폭이 최적이 되도록 결정한 경우에, 그 저항값이 기생 용량의 영향을 줄일 만큼 충분히 큰 값을 가지는 경우에는, 페라이트 비즈나 인덕터를 생략하는 것에 의해 회로를 간소화, 저코스트화 할 수 있다.

본 발명의 다른 양태는 시험장치이다. 이 시험장치는 상술한 어느 하나의 실시예의 핀 카드를 포함한다.

고가의 MEMS 스위치 대신 저가의 광반도체 스위치를 사용하는 것에 의해 시험장치의 코스트를 내릴 수 있다.

또한, 본 발명의 다른 양태는 시험장치이다. 이 시험장치는 입출력 단자와, 피시험 디바이스의 교류 시험을 실행하는 교류 시험 유닛과, 피시험 디바이스의 직류 시험을 실행하는 직류 시험 유닛과, 광반도체 스위치와, 제1 임피던스 회로와, 제2 임피던스 회로를 포함한다. 입출력 단자는 피시험 디바이스와 접속된다. 광반도체 스위치는 그 제1 단자가 교류 시험 유닛과 접속되고, 제2 단자가 입출력 단자와 접속된다. 광반도체 스위치는 정 및 부의 제어 단자에 입력되는 제어 신호에 따라, 제1 단자와 제2 단자의 사이의 도통, 차단 상태가 전환 가능하도록 구성된다. 제1 임피던스 회로는 광반도체 스위치의 정의 제어 단자에 대한 제어 신호의 신호 경로에 마련된다. 제2 임피던스 회로는, 광반도체 스위치의 부의 제어 단자에 대한 제어 신호의 신호 경로에 마련된다.

또한, 이상의 구성 요소의 임의의 조합이나 본 발명의 구성 요소나 표현을 방법, 장치 등의 사이에서 상호로 치환한 것도 또한, 본 발명의 양태로서 유효하다.

본 발명의 일 양태에 의하면, 저가의 스위치를 이용한 핀 카드를 제공할 수 있다.

도 1은 일반적인 핀 카드의 구성을 나타내는 도면이다.
도 2는 실시형태에 따른 핀 카드를 구비한 시험장치의 구성을 나타내는 블록 도이다.
도 3은 도 2의 핀 카드에 있어서 광반도체 스위치 및 제1 임피던스 회로, 제2 임피던스 회로의 주변의 배치도이다.
도 4(a) 및 도 4(b)는 광반도체 스위치가 마운트 되는 2종류의 고주파 기판의 단면도를 나타낸다.
도 5는 도 2의 핀 카드의 제1 단자와 제2 단자의 사이의 통과 특성을 나타내는 도면이다.

이하, 본 발명을 적절한 실시형태를 근거로 도면을 참조하면서 설명한다. 각 도면에 나타내는 동일 또는 동등한 구성 요소, 부재, 처리에는 동일한 부호를 붙이고, 적당히 중복된 설명은 생략한다. 또한, 실시형태는 발명을 한정하지 않는 예시이고, 실시형태에 기술되는 모든 특징이나 그 조합은 반드시 발명의 본질적인 것이라고 할 수 없다.

본 명세서에 있어서, "부재(A)가 부재(B)와 접속된 상태"는 부재(A)와 부재(B)가 물리적으로 직접적으로 접속되는 경우나, 부재(A)와 부재(B)가 전기적인 접속 상태에 영향을 미치지 않는 다른 부재를 사이에 두고 간접적으로 접속되는 경우도 포함한다. 또한, "부재(C)가 부재(A)와 부재(B)의 사이에 마련된 상태"란 부재(A)와 부재(C) 또는 부재(B)와 부재(C)가 직접적으로 접속되는 경우 외에, 전기적인 접속 상태에 영향을 미치지 않는 다른 부재를 사이에 두고 간접적으로 접속되는 경우도 포함한다.

도 2는 실시형태에 따른 핀 카드(100)를 구비한 시험장치(2)의 구성을 나타내는 블록도이다. 시험장치(2)는 DUT(1)에 대해 AC 시험 및 DC 시험을 실행한다.

시험 장치(2)는 DUT(1)에 대한 프런트엔드(front end)로서 핀 카드(100)를 구비하고 있다. 핀 카드(100)는 시험 장치(2)의 범용성이나 메인터넌스성, 설계성 등을 고려하여, 시험 장치(2)의 본체(미도시)에 대해 착탈 가능하게 되어 있다. 핀 카드(100)의 I/O단자(Pio)는 디바이스 척(미도시) 및 전송 케이블(미도시)을 사이에 두고 DUT(1)의 디바이스 핀과 접속된다. 도 2에는 1채널의 구성만을 나타내지만, 양산 대응의 시험 장치에는 같은 구성이 수백~수천 채널 분 마련되어 있다.

AC 시험에서는, 드라이버(DR)가 발생한 패턴 신호를 DUT(1)에 송출하고, DUT(1)에서 판독한 신호를 타이밍 콤퍼레이터(TCP)에 의해 레벨 판정한다. 판정된 레벨이 기대치와 비교되어, 그 결과에 따라 DUT(1)의 양부나 불량 개소가 특정된다. 드라이버(DR), 타이밍 콤퍼레이터(TCP)를 포함하는 기능 블록을 교류 시험 유닛(30)이라고 부른다.

DC 시험에서는, 직류 시험 유닛(파라메트릭(parametric) 시험 유닛)(40)에 의해 직류 전압(DC 전압) 또는 전류 신호를 DUT(1)에 공급하고, DUT의 입출력 임피던스, 누전 전류를 시작으로 하는 DC 특성을 시험한다.

AC 시험과 DC 시험을 전환하기 위해, 제1 스위치(SW1)와 제2 스위치(SW2)가 마련된다. AC 시험시에는, 제1 스위치(SW1)가 온, 제2 스위치(SW2)가 오프가 된다. DC 시험시에는, 제2 스위치(SW2)가 온, 제1 스위치(SW1)가 오프가 된다.

최근의 고속 디바이스에 대해, 시험장치(2)는 DUT(1)에 대해 수 Gbps를 넘는 테스트 패턴을 공급할 필요가 있다. 이 테스트 패턴은 제1 스위치(SW1)를 통과하기 위해, 제1 스위치(SW1)에는 직류 성분에서 수 GHz 및 고대역의 신호가 전파 가능한 주파수 특성이 요구된다. 제1 스위치(SW1)의 대역이 좁으면 테스트 패턴이 비뚤어지기 때문에, 원하는 시험이 실행되지 않기 때문이다. 또한, 제2 스위치(SW2)에는 직류 신호만을 전파하기 때문에, 처음부터 고주파 특성은 요구되지 않는다.

이상이 핀 카드(100)의 개략적인 기능이다. 이어서, 핀 카드(100)의 구체적인 구성을 설명한다.

제1 스위치(SW1)는 광반도체 스위치(10)로 구성된다. 광반도체 스위치(10)는 제1 단자(P1), 제2 단자(P2), 정극 제어 단자(P3), 부극 제어 단자(P4)를 구비한다. 광반도체 스위치(10)의 제1 단자(P1)는 교류 시험 유닛(30)과 접속되고, 제2 단자(P2)는 I/O 단자(Pio)와 접속된다. 정극 제어 단자(P3) 및 부극 제어 단자(P4)에는 제어 신호 발생원(24)에 의해 생성된 제어 신호(Vcnt+, Vcnt-) (이하, 제어 신호(Vcnt)로 총칭한다)가 입력된다.

제1 단자(P1)와 제2 단자(P2)의 사이의 신호 경로(16)에는 포토 트랜지스터(12) 또는 포토 다이오드가 마련된다. 정극 제어 단자(P3)와 부극 제어 단자(P4)의 사이에는 발광다이오드(14)가 마련된다. 발광다이오드(14)에 문턱값(Threshold value)을 넘는 제어 신호(Vcnt)가 인가되면, 발광다이오드(14)가 발광한다. 포토 트랜지스터(12)는 발광다이오드(14)로부터의 빛을 수광하면 온이 되고, 제1 단자(P1)와 제2 단자(P2)의 사이가 도통한다. 제어 신호(Vcnt)가 문턱값 이하일 때 발광다이오드(14)는 발광하지 않기 때문에, 제1 단자(P1)와 제2 단자(P2)의 사이는 차단된다. 이와 같은 디바이스는 포토 커플러(Photo Coupler)라고도 불린다.

제1 단자(P1)와 제2 단자(P2)의 사이의 포토 트랜지스터(12)와 병렬인 경로에는 오프 용량(Coff)으로 불리는 기생 용량이 존재한다. 또한 제1 단자(P1)와 제2 단자(P2)의 사이의 포토 트랜지스터(12)와 직렬 경로(이하, 신호 경로(16)라고 부른다) 상에는, 인덕터(L1), 인덕터(L2) 및 온 저항(Ron)이 존재한다. 오프 용량(Coff), 인덕터(L1~L4), 온 저항(Ron) 등은 분포 정수로서 존재하는 것이고, 당업자에게는 도 2에 도시된 등가 회로가 광반도체 스위치(10)를 모식적으로 나타낸 것에 지나지 않는다는 것이 이해된다.

본 출원인은, 광반도체 스위치(10)를 사용한 핀 카드(100)의 고주파 특성에 대해 검토를 실행한 결과, 이하의 구성을 얻을 수 있었다.

광반도체 스위치(10)의 내부는, 정극 제어 단자(P3), 부극 제어 단자(P4) 및 발광다이오드(14)가 존재하는 1차 측 회로(10a)와 제1 단자(P1), 제2 단자(P2) 및 포토 트랜지스터(12)가 존재하는 2차 측 회로(10b)와의 사이가 직류적으로 절연되어있다. 그러나 1차 측 회로(10a)와 2차 측 회로(10b)의 사이는 기생 용량(이하, 커플링 용량이라고 부른다)(Cc1, Cc2)이 존재한다. 커플링 용량(Cc1, Cc2)도 분포 정수로서 존재하는 것이라는 사실은 당연하다.

구체적으로는 커플링 용량(Cp)의 일단은 2차 측 회로(10b)의 신호 경로(16)와 커플링 되어 있고, 각각의 타단은 1차 측 회로(10a)와 커플링 된다. 여기서 제어 신호 발생원(24)의 정극(+) 및 부극(-)은 고주파적으로는 접지로 간주할 수 있기 때문에, 일단 제1 임피던스 회로(20) 및 제2 임피던스 회로(22)의 임피던스를 무시하면, 정극 제어 단자(P3)와 부극 제어 단자(P4)의 임피던스는 매우 낮다고 할 수 있다.

이에 따라, 신호 경로(16)는 커플링 용량(Cc) 및 1차 측 회로(10a)를 포함하는 경로를 사이에 두고 접지된다. 즉, 커플링 용량(Cc)은 신호 경로(16)의 대접지 용량으로서 기여하게 된다. 신호 경로(16)에 대한 대접지 용량은 바람직하지 않은 로우패스(low pass) 필터를 형성하고, 이 로우패스 필터에 따라 신호 경로(16)의 통과 대역이 좁아진다. 기생 용량(Cp)의 용량 값은 0.4pF~0.8pF이고, 그것이 신호 경로(16)에 커플링 하면, 제1 스위치(SW1)의 통과 대역의 상한 주파수(컷오프 주파수)는 수백MHz ~ 2, 3GHz로 낮은 값이 되고, 수 Gbps의 테스트 패턴을 통과시킬 수 없다.

실시형태에 따른 핀 카드(100)의 특징 중 하나는, 정극 제어 단자(P3)에 대한 제어 신호(Vcnt+)의 신호 경로 상에 제1 임피던스 회로(20)가 마련되고, 부극 제어 단자(P4)에 대한 제어 신호(Vcnt-)의 신호 경로 상에 제2 임피던스 회로(22)가 마련되어 있는 점이다.

제1 임피던스 회로(20)는 광반도체 스위치(10)의 정극 제어 단자(P3)에서 제어 신호 발생원(24)을 본 임피던스를 높이는 역할을 수행한다. 또한, 제2 임피던스 회로(22)는 광반도체 스위치(10)의 부극 제어 단자(P4)에서 제어 신호 발생원(24)을 본 임피던스를 높이는 역할을 수행한다.

만일, 제1 임피던스 회로(20) 및 제2 임피던스 회로(22)를 마련하지 않으면, 정극 제어 단자(P3) 및 부극 제어 단자(P4)는 고주파적으로 접지로 간주하기 때문에, 신호 경로(16)에는 기생 용량(Cp)이 분로 커패시터(shunt capacitor)로서 직접적으로 기여한다. 이것에 대해, 도 2에 도시된 바와 같이, 제1 임피던스 회로(20) 및 제2 임피던스 회로(22)를 마련하는 것에 의해, 신호 경로(16)는 기생 용량(Cp) 및 제1 임피던스 회로(20), 또는 기생 용량(Cp) 및 제2 임피던스 회로(22)를 사이에 두고 접지된다. 즉, 제1 임피던스 회로(20) 및 제2 임피던스 회로(22)는 커플링 용량(Cc)를 사이에 둔 신호 경로(16)와 접지의 용량 결합을 저감하는 기능을 수행한다. 제1 임피던스 회로(20) 및 제2 임피던스 회로(22)의 고주파 성분의 임피던스를 적절하게 설계하는 것에 의해, 신호 경로(16)의 대접지 용량을 줄일 수 있고, 핀 카드(100)의 고주파 특성을 개선할 수 있다.

DC 시험을 실행할 때는, 제2 스위치(SW2)가 온, 제1 스위치(SW1)가 오프된다. 또한, 교류 시험 유닛(30)은 오프 용량(Coff)을 통과할 수 있는 신호를 발생시키지 않도록 제어된다(사일런트 상태). 구체적으로는 드라이버(DR)를 무능(disenable) 상태로 하고, 소정의 일정 레벨의 전압을 출력시키거나 그 출력을 하이 임피던스로 하면 좋다.

이와 같이, 실시형태에 의하면, 고주파 특성에 우수한 핀 카드(100)를 저가의 광반도체 스위치를 사용해서 제공할 수 있다.

이어서, 제1 임피던스 회로(20) 및 제2 임피던스 회로(22)의 구성예를 설명한다. 상술과 같이, 제1 임피던스 회로(20) 및 제2 임피던스 회로(22)는 신호 경로(16)의 GHz 대역에 있어서 대접지 임피던스(분로 성분)가 충분하게 높아지도록 설계하면 좋다.

제1 임피던스 회로(20) 및 제2 임피던스 회로(22)는 동일하게 구성하는 것이 바람직하다. 도 2에서 제1 임피던스 회로(20) 및 제2 임피던스 회로(22)는 각각, 제어 신호의 경로에 직렬로 마련된 페라이트 비즈(L10) 및 저항 소자(R10)를 포함한다.

페라이트 비즈(L10)는 저주파 성분에 대한 인덕턴스로서, 고주파 성분에 대해 저항으로서 작용한다. 예를 들면, 페라이트 비즈(L10)로서는 1~10GHz에 있어서 임피던스가 100

~1M

인 것을 이용하면 좋다.

저항 소자(R10)는 제어 신호(Vcnt)의 전류의 제한용으로 마련된다. 따라서 저항 소자(R10)의 저항값은 정극 제어 단자(P3) 및 부극 제어 단자(P4)에 인가해야하는 제어 신호(Vcnt)의 전류가 광반도체 스위치(10)의 방법을 만족하도록 결정하면 좋다.

수 GHz의 주파수 대역에 주목해보면, 신호 경로(16)는 커플링 용량(Cc1), 인덕터(L3), 페라이트 비즈(L10)의 저항 성분, 저항 소자(R10)를 사이에 두고 접지된다. 따라서, 상기 범위의 저항값을 가지는 페라이트 비즈(L10)을 사용하는 것에 의해, 커플링 용량(Cc1)이 신호 경로(16)에 미치는 영향을 저감시킬 수 있고, 고주파 특성을 개선할 수 있다.

이 구성에 의하면, 저항 소자에 의해 광반도체 스위치에 대한 제어 신호의 진폭을 제어할 수 있고, 페라이트 비즈에 의해 커플링 용량(Cc)의 영향을 줄일 수 있다. 즉, 회로 설계의 자유도를 높일 수 있다.

페라이트 비즈(L10) 대신에, 일반적인 인덕턴스 소자를 사용해도 좋다. 또한, 페라이트 비즈(L10)나 인덕턴스 소자와 병렬로 저항 소자를 마련해도 좋다.

또는, 제1 임피던스 회로(20) 및 제2 임피던스 회로(22)는 각각 저항 소자만을 포함해도 좋다. 저항 소자(R10)의 저항값을 광반도체 스위치(10)에 가해지는 제어 신호(Vcnt)의 진폭이 최적하게 되도록 결정한 경우에, 그 저항값이 기생 용량(Cc1, Cc2)의 영향을 저감할 만한 충분히 큰 값을 가지는 경우에는 페라이트 비즈나 인덕터를 생략할 수 있다. 이 경우, 장치를 간소화, 저코스트화할 수 있다.

이와 같이, 실시형태에 따른 핀 카드(100)에 의하면, 제어 신호(Vcnt+, Vcnt-) 각각의 신호 경로에 임피던스 회로를 마련하고, 신호 경로(16)의 대접지 용량(분로 용량)을 저감하는 것에 의해, 매우 우수한 고주파 특성을 실현할 수 있다. 이 실시형태에 의하면 고가의 MEMS 스위치가 불필요하게 되기 때문에, 시험 장치(2)의 비용을 줄일 수 있다. 이 장점은 수천 채널을 구비하는 양산 대응의 시험 장치에서 현저하다.

도 3은 도 2의 핀 카드(100)의 광반도체 스위치(10) 및 제1 임피던스 회로(20), 제2 임피던스 회로(22)의 주변의 배치도이다.

광반도체 스위치(10), 제1 임피던스 회로(20), 제2 임피던스 회로(22)는 고주파재로 이루어지는 다층 기판상에 배치된다. 제1 단자(P1)는 마이크로 스트립 라인(MSL1)을 사이에 두고 교류 시험 유닛(30)과 접속된다. 제2 단자(P2)는 마이크로 스트립 라인(MSL2)을 사이에 두고 I/O 단자(Pio)와 접속된다.

마이크로 스트립 라인(MSL1, MSL2)은 각각 특성 임피던스가 50

이 되도록 선 폭, 유전체층의 두께 등이 설계되어 있다.

한편, 정극 제어 단자(P3)는 패턴 라인(PL1)을 사이에 두고 제어 신호 발생원(2)과 접속된다. 또한, 부극 제어 단자(P4)는 패턴 라인(PL2)을 사이에 두고 제어 신호 발생원(24)과 접속된다. 패턴 라인(PL1, PL2) 각각의 경로 상에는 1005 사이즈 또는 0603 사이즈의 페라이트 비즈(L10), 저항 소자(R10)가 직렬로 배치된다.

상술과 같이, 신호 경로(16)에 대한 대접지 용량은 광반도체 스위치(10)의 고주파 특성을 악화시킨다. 여기서, 도 3의 기판은 이하와 같은 배려를 제거하고 설계되어 있다.

마이크로 스트립 라인(MSL1, MSL2) 및 그것과 대향하는 그랜드층(미도시)의 사이의 유전체층의 두께(d)는 충분히 두껍게 형성된다. 구체적으로는, 유전체층의 두께(d)는 0.3mm 이상, 보다 바람직하게는 0.5m 이상이 되도록 설계된다. 이것은, 일반적인 GHz대의 고주파 회로에 있어서 마이크로 스트립 라인의 유전체층의 두께에 비해 매우 크다.

광반도체 스위치(10)나 제1 임피던스 회로(20), 제2 임피던스 회로(22)의 각 부품은 이 그랜드층과의 사이에 기생 용량을 형성한다. 예를 들면, 광반도체 스위치(10)의 제1 단자(P1)~부극 제어 단자(P4) 각각과 그랜드층과의 사이에는 기생 용량(Cp1~Cp4)이 형성된다. 또한, 페라이트 비즈(L10)와 그랜드층, 저항 소자(R10)와 그랜드층, 또는 패턴 배선(PL1,PL2)과 그랜드층의 사이에도 각각 기생 용량(Cp5~C8)이 형성된다.

이들 기생 용량(Cp1~Cp8)은 모두 신호 경로(16)의 대접지 용량(분로 커패시터)으로서 기여하고, 그 용량 값은 유전체층의 두께(d)에 반비례한다. 그리고 d〉0.5㎜을 만족하도록 설계하는 것에 의해, 기생 용량(Cp1~Cp6)이 수 GHz대의 신호에 미치는 영향을 충분히 작게 할 수 있고, 고주파 특성의 악화를 방지할 수 있다.

유전체층의 두께의 영향을 검증하기 위해, 2종류의 고주파 기판을 비교한다.

도 4(a) 및 도 4(b)는 광반도체 스위치(10)가 마운트 되는 2종류의 고주파 기판의 단면도를 나타낸다. 고주파 기판은 비유전률(εr)이 3.5~3.7 정도의 유전체층과 동 배선층이 적층된다. 도 4(a)에는 유전체층의 두께(d)가 0.335㎜, 도 4(b)에는 0.570㎜이다. 마이크로 스트립 라인(MSL)의 선 폭(W)은 그 특성 임피던스가 50

이 되도록 설계되어 있고, 도 4(a)에는 0.4㎜, 도 4(b)에는 1.14㎜이다.

유전체층의 두께(d)를 되도록 두껍게 하는 것에 의해, 각 개소의 기생 용량(Cp), 즉 신호 경로(16)의 대접지 용량이 저감되고, 고주파 특성이 개선될 수 있다.

도 5는 광반도체 스위치(10)의 제1 단자(P1)와 제2 단자(P2)의 사이의 통과 특성(삽입 손실)을 나타내는 도면이다. 실선(Ⅰ)은 도 2의 핀 카드(100)에 있어서, 도 4(b)의 기판을 사용한 경우의 특성을 나타낸다. 실선(Ⅱ)은 제1 임피던스 회로(20) 및 제2 임피던스 회로(22)가 마련되지 않고, 도 4(a)의 유전체층의 얇은 기판을 사용한 종래의 핀 카드의 특성을 나타낸다.

실선(Ⅱ)을 참조하면, 제1 임피던스 회로(20) 및 제2 임피던스 회로(22)를 마련하지 않고, 광반도체 스위치(10) 단체를 이용한 경우, 그 컷오프 주파수(3dB 감쇠)는 4GHz가 되고 수 Gbps의 패턴 신호를 통과시킬 수 없다.

이것 반해, 실선(Ⅰ)에 나타난 바와 같이 제1 임피던스 회로(20) 및 제2 임피던스 회로(22)를 마련하고 유전체층의 두꺼운 기판을 사용하는 것에 의해, 주파수 대역(3dB 감쇠)을 2배 이상 확대할 수 있다.

또한, 두께 d=0.335㎜로 설계한 경우라고 해도, 제1 임피던스 회로(20) 및 제2 임피던스 회로(22)를 마련하는 것에 의해, 도 5의 실선(Ⅱ)으로 도시된 종래의 핀 카드보다도 넓은 주파수 대역을 실현할 수 있다.

이상, 본 발명에 대해 실시형태를 기초로 설명했다. 이 실시형태는 예시이고, 그들 각 구성 요소나 각 처리 프로세스의 조합에 여러 가지의 변형예가 가능하고 그러한 변형예도 본 발명의 범위에 있는 것은 당업자에게 이해되는 부분이다. 이하, 이러한 변형예에 대해 설명한다.

제1 임피던스 회로(20) 및 제2 임피던스 회로(22)는 각각 버랙터 등의 용량 가변 소자를 구비해도 좋다. 용량 가변 소자는 페라이트 비즈(L10)나 저항 소자(R10)에 대해 분로 용량으로서, 바꿔 말하면 기생 용량(Cp)과 병렬로 접속된다. 또는, 용량 가변 소자의 일단을 제1 임피던스 회로(20)의 경로 상의 노드에, 그 타단을 제2 임피던스 회로(22)의 경로 상의 노드에 접속해도 좋다. 이 변형예에 의하면, 용량 가변 소자의 용량 값을 전환하는 것에 의해, 광반도체 스위치(10)의 통과 대역을 의도적으로 전환할 수 있다.

실시형태에는, 광반도체 스위치(10) 및 그 주변 회로가 핀 카드(100)에 실장되는 경우를 설명했지만, 본 발명은 그것에 한정되지 않는다. 즉, 광반도체 스위치(10) 및 주변 회로는 핀 카드와 같이 시험장치 본체와 착탈 가능하게 구성될 필요는 없고, 기타의 회로 블록과 일체로 구성되어도 좋다.

실시형태에 기초하여 본 발명을 설명했지만, 실시형태는 본 발명의 원리, 응용을 나타내는 것에 지나지 않고, 실시형태에는 청구범위에 규정된 본 발명의 사상을 일탈하지않는 범위에서, 많은 변형예나 배치의 변경이 가능하다.

본 발명은 반도체 시험장치에 이용할 수 있다.

1: DUT
2: 시험장치
100: 핀 카드
Pio: I/O 단자,
DR: 드라이버
TCP: 타이밍 콤퍼레이터
10: 광반도체 스위치
10a: 1차 측 회로
10b: 2차 측 회로
12: 포토 트랜지스터
14: 발광다이오드
16: 신호 경로
L1, L2, L3, L4: 인덕터
Cc: 커플링 용량
P1: 제1 단자
P2: 제2 단자
P3: 정극 제어 단자
P4: 부극 제어 단자
20: 제1 임피던스 회로
22: 제2 임피던스 회로
L10: 페라이트 비즈
R10: 저항 소자
24: 제어 신호 발생원
30: 교류 시험 유닛
40: 직류 시험 유닛
SW1: 제1 스위치
SW2: 제2 스위치

Claims

피시험 디바이스와 접속되어야 하는 입출력 단자;
상기 피시험 디바이스의 직류 시험을 실행하는 직류 시험 유닛;
제1 단자가 상기 피시험 디바이스의 교류 시험을 실행하기 위해 교류 시험 유닛과 접속되고, 제2 단자가 상기 입출력 단자 및 상기 피시험 디바이스의 직류 시험을 실행하는 직류 시험 유닛과 접속되고, 정 및 부의 제어 단자에 입력되는 제어 신호에 따라, 상기 제1 단자와 상기 제2 단자의 사이의 도통, 차단 상태가 전환 가능하게 구성된 광반도체 스위치;
상기 광반도체 스위치의 상기 정의 제어단자에 대한 상기 제어 신호의 신호 경로에 마련된 제1 임피던스 회로; 및
상기 광반도체 스위치의 상기 부의 제어 단자에 대한 상기 제어 신호의 신호 경로에 마련된 제2 임피던스 회로를 포함하는 것을 특징으로 하는 핀 카드.
제1항에 있어서,
직류 시험을 실행할 때는, 광반도체 스위치를 차단 상태로 하고 상기 교류 시험 유닛을 사일런트 상태로 제어하는 것을 특징으로 하는 핀 카드.
제1항 또는 제2항에 있어서,
상기 제1 및 제2 임피던스 회로 중 적어도 한쪽은, 직렬 또는 병렬로 마련된 페라이트 비즈 및 저항 소자를 포함하는 것을 특징으로 하는 핀 카드.
제3항에 있어서,
상기 페라이트 비즈의 1~10GHz에 있어서 임피던스는, 100
~1M
인 것을 특징으로 하는 핀 카드.
제1항 또는 제2항에 있어서,
상기 제1 및 제2 임피던스 회로 중 적어도 한쪽은, 저항 소자를 포함하는 것을 특징으로 하는 핀 카드.
제1항 또는 제2항에 있어서,
상기 제1 및 제2 임피던스 회로 중 적어도 한쪽은, 직렬 또는 병렬로 마련된 인덕터 및 저항을 포함하는 것을 특징으로 하는 핀 카드.
제1항 또는 제2항에 있어서,
상기 제1 임피던스 회로 및 상기 제2 임피던스 회로 중 적어도 한쪽은, 용량 가변 소자를 포함하고,
상기 핀 카드의 통과 대역은, 상기 용량 가변 소자의 용량 값에 따라 제어 가능한 것을 특징으로 하는 핀 카드.
제1항 또는 제2항의 핀 카드를 포함하는 것을 특징으로 하는 시험장치.
피시험 디바이스와 접속되어야 하는 입출력 단자;
상기 피시험 디바이스의 교류 시험을 실행하는 교류 시험 유닛;
상기 피시험 디바이스의 직류 시험을 실행하는 직류 시험 유닛;
제1 단자가 상기 교류 시험 유닛과 접속되고, 제2 단자가 상기 입출력 단자와 접속되고, 정 및 부의 제어 단자에 입력되는 제어 신호에 따라, 상기 제1 단자와 상기 제2 단자의 사이의 도통, 차단 상태가 전환 가능하게 구성된 광반도체 스위치;
상기 광반도체 스위치의 상기 정의 제어 단자에 대한 상기 제어 신호의 신호 경로에 마련된 제1 임피던스 회로; 및
상기 광반도체 스위치의 상기 부의 제어 단자에 대한 상기 제어 신호의 신호 경로에 마련된 제2 임피던스 회로를 포함하는 것을 특징으로 하는 시험장치.
제 9항에 있어서,
직류 시험을 실행할 때는, 광반도체 스위치를 차단 상태로 하고 상기 교류 시험 유닛을 사일런트 상태로 제어하는 것을 특징으로 하는 시험장치.