CN102918407A - Pin卡及使用pin卡的试验装置 - Google Patents

Abstract

本发明涉及PIN卡及使用PIN卡的试验装置。在I/O端子（Pio）上连接有DUT1。交流试验单元（30）进行DUT1的交流试验。直流试验单元（40）进行DUT1的直流试验。光半导体开关（10）的第一端子（P1）与交流试验单元（30）连接，第二端子（P2）与I/O端子（Pio）连接。光半导体开关（10）根据输入到控制端子（P3、P4）的控制信号，可切换第一端子（P1）和第二端子（P2）之间的导通、切断状态。第一阻抗电路（20）设置在对正极控制端子（P3）的控制信号的信号路径上，第二阻抗电路（22）设置在对负极控制端子（P4）的控制信号的信号路径上。

Description

PIN卡及使用PIN卡的试验装置

技术领域

本发明涉及PIN（personal identification number：个人识别号码）卡。

背景技术

为了试验半导体设备是否正常工作、或者确定其不良部位而利用半导体试验装置（以下，简称为试验装置）。一般，试验装置进行AC试验和DC试验。

在AC试验中，由模式发生器、定时发生器产生测试模式，再由驱动器（driver）将其提供给被试验设备（DUT）。接收到模式信号的DUT进行预定的信号处理并输出到试验装置。试验装置利用定时比较器判断来自DUT的信号电平，通过将判断结果与期待值进行比较，由此判断DUT的功能的优劣。

在DC试验中，由直流试验单元将直流电压（DC电压）或电流信号提供给DUT，测试以DUT的输入输出阻抗、漏电流为代表的DC特性。

驱动器、定时比较器以及进行DC试验的PMU设置在PIN卡（PIN electronicscard）、数字模块或被称为接口卡（interface card）的线路板上，多数情况下能够与试验装置的主体分离。

图1是表示一般的PIN卡的结构。图1中仅示出与一个设备PIN对应的一个通道，实际上数百~数千通道并排设置。

PIN卡200的I/O端子Pio通过缆线以及未图示的设备卡盘与DUT1对应的设备引脚连接。PIN卡200除了驱动器DR、定时比较器TCP、直流试验单元PMU之外，还包括两个开关（relay：继电器）SW1、SW2。开关SW1、SW2用于切换AC试验和DC试验。

AC试验时开关SW1接通，开关SW2断开。此时驱动器DR和定时比较器TCP与DUT1连接，直流试验单元PMU与DUT1断开。

相反，DC试验时开关SW1断开，开关SW2接通。此时驱动器DR和定时比较器TCP与DUT1断开，直流试验单位PMU与DUT1连接。

发明内容

当测试模式的频率超过数Gbps时，开关SW1上传输超过数GHz的高频信号。此时，开关SW1需要使用可传输高频信号的化合物半导体开关或MEMS（Micro Electro Mechanical Systems：微机电系统）开关。

但是，化合物半导体开关的DC耐压为0.1V左右，非常低，在测试模式中包含直流成分的情况下不能利用。另外，MEMS开关虽满足高速性、DC耐压要求，但存在成本高的问题。具体地，MEMS开关的价格是其之外的开关的近100倍。如上述那样，批量生产用的试验装置由于具备数百~数千通道，因此使用MEMS开关时，对试验装置成本的影响变大。

本发明是鉴于这种状况而做出的，其实施方式例示的目的之一，在于提供一种利用便宜的开关的PIN卡。

本发明的一种技术方案是一种PIN卡，包括：输入输出端子、光半导体开关、第一阻抗电路、以及第二阻抗电路。输入输出端子与被试验设备连接；光半导体开关，其第一端子与进行被试验设备的交流试验的交流试验单元连接，其第二端子与输入输出端子以及进行被试验设备的直流试验的直流试验单元连接。光半导体开关根据输入到其正控制端子以及负控制端子的控制信号，可切换第一端子和第二端子之间的导通、切断状态。第一阻抗电路设置在对光半导体开关的正控制端子的控制信号的信号路径上。第二阻抗电路设置在对光半导体开关的负控制端子的控制信号的信号路径上。

本发明另外一种技术方案是，光半导体开关通过寄生电容与设置有控制端子的一次侧和设置有第一端子、第二端子的二次侧耦合。通过阻抗电路，提高从光半导体开关的正控制端子观察控制信号的发生源的阻抗以及从光半导体开关的负控制端子观察控制信号的发生源的阻抗，因此能降低寄生电容对二次侧的影响。根据该方案，能使用便宜的半导体开关来提供一种高频特性优异的PIN卡。

本发明另外一种技术方案是，在进行直流试验时，使光半导体开关为切断状态，并且将所述交流试验单元控制为静默状态。

本发明另外一种技术方案是，第一阻抗电路、第二阻抗电路中的至少一方包括串联或并联设置的铁氧体磁珠以及电阻元件。

根据该方案，主要能够通过铁氧体磁珠降低寄生电容的影响，并且能够通过电阻元件控制对光半导体开关的控制信号的电流量。即，能提高电路设计的自由度。

本发明另外一种技术方案是，铁氧体磁珠在1~10GHz中的阻抗是100Ω~1MΩ。

本发明另外一种技术方案是，第一阻抗电路、第二阻抗电路中的至少一方包括串联或并联设置的电感以及电阻。

根据该方案，主要能够通过电感降低寄生电容的影响，并且能够通过电阻元件控制对光半导体开关的控制信号的电流量。即，能提高电路设计的自由度。另外，电感可以是铁氧体感应器。

本发明另外一种技术方案是，第一阻抗电路、第二阻抗电路中的至少一方可以仅包含电阻元件。

在使控制信号的振幅为最佳的方式而确定电阻元件的电阻值的情况下，该电阻值具有足以降低寄生电容的影响的大小时，通过省略铁氧体磁珠和电感，能够简化电路，并降低成本。

本发明另外一种技术方案是一种试验装置，该试验装置具备上述任意一种方案的PIN卡。

通过取代高额的MEMS开关而使用便宜的光半导体开关，能降低试验装置的成本。

本发明其他的技术方案是一种试验装置。该试验装置包括：输入输出端子、进行被试验设备的交流试验的交流试验单元、进行被试验设备的直流试验的直流试验单元、光半导体开关、第一阻抗电路、以及第二阻抗电路。输入输出端子与被试验设备连接。光半导体开关，其第一端子与交流试验单元连接，其第二端子与输入输出端子连接。光半导体开关根据输入到其正控制端子以及负控制端子的控制信号，可切换第一端子和第二端子之间的导通、切断状态。第一阻抗电路设置在对所述光半导体开关的正控制端子的控制信号的信号路径上，以及第二阻抗电路，设置在对光半导体开关的负控制端子的控制信号的信号路径上。

另外，以上构成要素的任意组合、本发明的构成要素、表现在方法、装置等之间的相互置换的方案，作为本发明的技术方案也是有效的。

根据本发明，能够提供一种利用了便宜的开关的PIN卡。

附图说明

图1是表示一般的PIN卡的构成的图。

图2是表示具备实施方式涉及的PIN卡的试验装置的构成的框图。

图3是图2的PIN卡中的光半导体开关和第一阻抗电路、第二阻抗电路的外围的布局图。

图4（a）和图4（b）是安装有光半导体开关的两种高频基板的剖视图。

图5是表示图2的PIN卡的第一端子和第二端子之间的通过特性的图。

具体实施方式

以下，基于优选实施方式并参照附图来说明本发明。对各个附图中所示的同一或者同等的构成要素、部件、处理标注同一标记，适当地省略重复的说明。另外，实施方式并非限定发明，而仅仅是例示，实施方式中记载的所有的特征、特征的组合并不一定是本发明的本质的特征。

在本说明书中，“部件A与部件B连接的状态”包括：部件A和部件B物理性直接连接的情况、部件A和部件B通过不影响其电连接状态的其他部件而间接连接的情况。同样，“部件C设置在部件A和部件B之间的状态”除部件A和部件C、或者部件B和部件C直接连接的情况之外，还包括通过不影响电连接状态的其他部件而间接连接的情况。

图2是表示具备实施方式涉及的PIN卡100的试验装置2的构成的框图。试验装置2对DUT1进行AC试验和DC试验。

试验装置2包括相对于DUT1作为前端的PIN卡100。考虑到试验装置2的通用性、维护性、设计性等，PIN卡100相对于试验装置2的主体（未图示）可拆装。PIN卡100的I/O端子Pio通过设备卡盘（未图示）和传送缆线（未图示）而与DUT1的设备引脚连接。图2仅示出一个通道的构成，但在对应批量生产的试验装置中，同样的构成设置数百~数千通道。

在AC试验中，驱动器DR产生的模式信号发送到DUT1，从DUT1读出的信号通过定时比较器TCP来判断电平。将所判断的电平与期待值进行比较，根据其结果来确定DUT1的优劣或不良部位。包含驱动器DR、定时比较器TCP的功能块被称为交流试验单元30。

在DC试验中，由直流试验单元（参数试验单元）40向DUT1提供直流电压（DC电压）或电流信号，试验以DUT的输入输出阻抗、漏电流为代表的DC特性。

为了切换AC试验和DC试验，设置第一开关SW1和第二开关SW2。在AC试验时，第一开关SW1接通，第二开关SW2断开。在DC试验时，第二开关SW2接通，第一开关SW1断开。

针对近年的高速设备，需要试验装置2向DUT1提供超过数Gbps的测试模式。由于该测试模式通过第一开关SW1，因此要求第一开关SW1具有可传送从直流成分到数GHz的高频带的信号的频率特性。如果第一开关SW1的频带较窄，则测试模式失真，不能执行所希望的试验。此外，由于在第二开关SW2上仅传送直流信号，因此当然不要求高频特性。

以上是PIN卡100的功能概略。接着，说明PIN卡100的具体构成。

第一开关SW1由光半导体开关10构成。光半导体开关10包括第一端子P1、第二端子P2、正极控制端子P3、负极控制端子P4。光半导体开关10的第一端子P1与交流试验单元30连接，其第二端子P2与I/O端子Pio连接。由控制信号发生源24生成的控制信号Vcnt+、Vcnt-（以下，总称为控制信号Vcnt）被输入到正极控制端子P3和负极控制端子P4。

第一端子P1和第二端子P2之间的信号路径16上设置有光敏三极管12或光电二极管。在正极控制端子P3和负极控制端子P4之间设置有发光二极管14。当对发光二极管14施加超过阈值的控制信号Vcnt时，发光二极管14发光。光敏三极管12接收到来自发光二极管14的光时导通，使第一端子P1和第二端子P2之间导通。控制信号Vcnt在阈值以下时，发光二极管14不发光，因此第一端子P1和第二端子P2之间被切断。这样的设备也被称为光电耦合器。

在第一端子P1和第二端子P2之间的与光敏三极管12并联的路径上，存在被称为截止电容Coff的寄生电容。另外，在第一端子P1和第二端子P2之间的与光敏三极管12串联的路径（以下，称为信号路径16）上，存在电感L1、电感L2以及导通电阻Ron。截止电容Coff、电感L1~L4、导通电阻Ron等是作为分布常数而存在的，对本领域技术人员来说，图2所示的等效电路可以理解为仅仅是示意性地表示光半导体开关10。

本申请人对使用光半导体开关10的PIN卡100的高频特性进行了研究讨论，其结果，得出了以下的构思。

在光半导体开关10的内部，具有正极控制端子P3、负极控制端子P4以及发光二极管14的一次侧电路10a、与具有第一端子P1、第二端子P2以及光敏三极管12的二次侧电路10b之间，直流绝缘。但是，一次侧电路10a和二次侧电路10b之间存在寄生电容（以下，称为耦合电容）Cc1、Cc2。无需赘言，耦合电容Cc1、Cc2是作为分布常数存在的。

具体而言，耦合电容Cp的一端与二次侧电路10b的信号路径16相耦合，其各自的另一端与一次侧电路10a相耦合。在此，控制信号发生源24的正极（+）和负极（—）可以被看作为高频接地，所以，如果暂时忽视第一阻抗电路20和第二阻抗电路22的阻抗，则可以说正极控制端子P3和负极控制端子P4的阻抗非常低。

这样，信号路径16通过包含耦合电容Cc和一次侧电路10a的路径而被接地。即，耦合电容Cc作为信号路径16的对地电容而起作用。信号路径16的对地电容，形成不希望的低通滤波器，通过该低通滤波器使信号路径16的通频带变窄。寄生电容Cp的电容值为0.4pF~0.8pF，当其与信号路径16耦合时，第一开关SW1的通频带的上限频率（截止频率）为数百MHz~2、3GHz，为较低值，不能通过数Gbps的测试模式。

实施方式涉及的PIN卡100的特征之一是，在对正极控制端子P3的控制信号Vcnt+的信号路径上设置第一阻抗电路20，在对负极控制端子P4的控制信号Vcnt-的信号路径上设置第二阻抗电路22。

第一阻抗电路20起到提高从光半导体开关10的正极控制端子P3观察控制信号发生源24的阻抗的作用。同样，第二阻抗电路22起到提高从光半导体开关10的负极控制端子P4观察控制信号发生源24的阻抗的作用。

如果不设置第一阻抗电路20和第二阻抗电路22，则由于正极控制端子P3和负极控制端子P4被视为高频接地，所以寄生电容Cp作为并联电容器而直接作用于信号路径16上。而如图2所示，通过设置第一阻抗电路20和第二阻抗电路22，信号路径16通过寄生电容Cp和第一阻抗电路20或者寄生电容Cp和第二阻抗电路22而被接地。即，第一阻抗电路20和第二阻抗电路22起到降低经由耦合电容Cc的信号路径16与接地的电容耦合的作用。通过恰当地设置第一阻抗电路20和第二阻抗电路22的高频成分的阻抗，能够降低信号路径16的对地电容，改善PIN卡100的高频特性。

进行DC试验时，第二开关SW2接通，第一开关SW1断开。另外，控制交流试验单元30，以使得不产生能通过截止电容Coff的信号（静默状态）。具体地，可以设驱动器DR为无效状态，使其输出预定的固定电平的电压，或者将其输出设为高阻抗。

这样，根据实施方式，能使用便宜的光半导体开关而提供一种高频特性优异的PIN卡100。

接着，说明第一阻抗电路20和第二阻抗电路22的构成例。如上述，第一阻抗电路20和第二阻抗电路22可以设计成使信号路径16的GHz频带中的对地阻抗（并联成分）足够高。

优选第一阻抗电路20和第二阻抗电路22为同样地构成。在图2中，第一阻抗电路20和第二阻抗电路22分别包含串联设置在控制信号路径中的铁氧体磁珠L10和电阻元件R10。

铁氧体磁珠L10对低频成分用作电感，对高频成分用作电阻。例如，铁氧体磁珠L10可以利用在1~10GHz中的阻抗为100Ω~1MΩ的铁氧体磁珠。

电阻元件R10是用于限制控制信号Vcnt的电流而设置的。因此，电阻元件R10的电阻值只要确定应施加在正极控制端子P3和负极控制端子P4上的控制信号Vcnt的电流满足光半导体开关10的规格即可。

当关注数GHz的频率带宽时，信号路径16经由耦合电容Cc1、电感L3、铁氧体磁珠L10的电阻成分、电阻元件R10而被接地。因此，通过使用具有上述范围的电阻值的铁氧体磁珠10，能将耦合电容Cc1对信号路径16的影响降低，改善高频特性。

根据该结构，通过电阻元件能控制对光半导体开关的控制信号的振幅，通过铁氧体磁珠能降低耦合电容Cc的影响。即，能提高电路设计的自由度。

也可以取代铁氧体磁珠L10而使用一般的电感元件。另外，也可以与铁氧体磁珠L10和电感元件并联地设置电阻元件。

或者，第一阻抗电路20和第二阻抗电路22也可以分别包含电阻元件。在确定电阻元件R10的电阻值以使得施加到光半导体开关10上的控制信号Vcnt的振幅为最优的情况下，当该电阻值具有足以降低寄生电容Cc1、Cc2的影响的大小时，能省略铁氧体磁珠和电感。此时，能够简化装置，并降低成本。

这样，根据实施方式涉及的PIN卡100，在控制信号Vcnt+、Vcnt-各自的信号路径上设置阻抗电路，降低信号路径16的对地电容（并联电容），由此能实现非常优异的高频特性。根据该实施方式，不需要高额的MEMS开关，因而能降低试验装置2的成本。该优点在具有数千通道的对应批量生产的试验装置中尤为显著。

图3是图2的PIN卡100的、光半导体开关10和第一阻抗电路20、第二阻抗电路22的外围的布局图。

光半导体开关10、第一阻抗电路20、第二阻抗电路22布局在由高频材质构成的多层基板上。第一端子P1经由微带线MSL1与交流试验单元30连接。第二端子P2经由微带线MSL2与I/O端子Pio连接。

设计微带线MSL1、MSL2的线宽、电介质层的厚度等，以使其各自的特性阻抗成为50Ω。

另一方面，正极控制端子P3经由图案线（pattern line）PL1与控制信号发生源24连接。同样，负极控制端子P4经由图案线PL2与控制信号发生源24连接。在图案线PL1、PL2各自的路径上串联配置有1005规格、或者0603规格的铁氧体磁珠L10、电阻元件R10。

如上述，信号路径16的对地电容使光半导体开关10的高频特性变差。为此，基于以下考虑而设计图3的基板。

微带线MSL1、MSL2以及与其相对的接地层（未图示）之间的电介质层的厚度d形成得足够厚。具体而言，电介质层的厚度d设计为在0.3mm以上，更优选的是在0.5mm以上。这与一般的GHz频带的高频电路中的微带线的电介质层的厚度相比非常大。

光半导体开关10、第一阻抗电路20、第二阻抗电路22的各部件在与该接地层之间形成寄生电容。例如，光半导体开关10的第一端子P1~负极控制端子P4分别与接地层之间形成寄生电容Cp1~Cp4。另外，铁氧体磁珠L10与接地层、电阻元件R10与接地层、或者图案布线PL1、PL2与接地层之间也分别形成寄生电容Cp5~Cp8。

这些寄生电容Cp1~Cp8任意一者都作为信号路径16的对地电容（并联电容器）而起作用，它们的电容值与电介质层的厚度d成反比。因此，通过设定成满足d>0.5mm，能够充分减小寄生电容Cp1~Cp6对数GHz频带的信号的影响，能防止高频特性变差。

为了检验电介质层厚度的影响，比较两种高频基板。

图4（a）、（b）表示安装有光半导体开关10的两种高频基板的剖视图。高频基板层合有相对介电常数εr为3.5~3.7左右的电介质层和铜的布线层。在图4（a）中，电介质层的厚度d为0.335mm，在图4（b）中电介质层的厚度d为0.570mm。微带线MSL的线宽W设计为其特性阻抗为50Ω，在图4（a）中线宽W为0.4mm，在图4（b）中线宽W为1.14mm。

通过使电介质层的厚度d尽量变厚，能降低各部位的寄生电容Cp、即信号路径16的对地电容，改善高频特性。

图5是表示光半导体开关10的第一端子P1和第二端子P2之间的通过特性（插入损耗）的图。实线（Ⅰ）表示在图2的PIN卡100中使用图4（b）的基板时的特性。实线（Ⅱ）表示未设置第一阻抗电路20和第二阻抗电路22、且使用图4（a）的电介质层较薄的基板的以往的PIN卡的特性。

参考实线（Ⅱ）可知，在未设置第一阻抗电路20和第二阻抗电路22而利用单个光半导体开关10的情况下，其截止频率（3dB衰减）为4GHz，不能通过数Gbps的模式信号。

而如实线（Ⅰ）所示，通过设置第一阻抗电路20和第二阻抗电路22，并使用电介质层较厚的基板，能使频率带宽（3dB衰减）扩大2倍以上。

另外，即使是在设定为厚度d=0.335mm的情况下，通过设置第一阻抗电路20和第二阻抗电路22，也能实现比图5的实线（Ⅱ）所示的以往的PIN卡更宽的频率带宽。

以上，根据实施方式说明了本发明。该实施方式仅仅是例示，本领域技术人员应理解为，这些各构成要素、各处理过程的组合可以有各种变形例，另外这些变形例也落入本发明的范围。以下说明这些变形例。

第一阻抗电路20和第二阻抗电路22可以分别具有变容二极管等电容可变元件。电容可变元件相对于铁氧体磁珠L10和电阻元件R10作为并联电容，换言之，与寄生电容Cp并联连接。或者也可以在第一阻抗电路20的路径的节点上连接电容可变元件的一端，在第二阻抗电路22的路径的节点上连接其另一端。根据该变形例，通过切换电容可变元件的电容值，能够按照意图切换光半导体开关10的通频带。

在实施方式中，说明了光半导体开关10及其外围电路安装在PIN卡100上的情况，但本发明不限于此。即，光半导体开关10及其外围电路不必如PIN卡那样与试验装置主体可拆装地构成，也可以与其他电路模块一体构成。

基于实施方式说明了本发明，实施方式仅仅示出本发明的原理、应用，在不脱离权利要求书所限定的本发明的思想的范围内，实施方式可以有多个变形例或变更配置。

符号说明

1：DUT；2：试验装置；100：PIN卡；Pio：I/O端子；DR：驱动器；

TCP：定时比较器；10：光半导体开关；10a：一次侧电路；

10b：二次侧电路；12：光敏三极管；14：发光二极管；16：信号路径；

L1、L2、L3、L4：电感；Cc：耦合电容；P1：第一端子；P2：第二端子；

P3：正极控制端子；P4：负极控制端子；20：第一阻抗电路；

22：第二阻抗电路；L10：铁氧体磁珠；R10：电阻元件；

24：控制信号发生源；30：交流试验单元；40：直流试验单元；

SW1：第一开关；SW2：第二开关。

工业可利用性

本发明能利用于半导体试验装置。

Claims (10)

1.一种PIN卡，其特征在于，包括：

输入输出端子，其应与被试验设备连接；

直流试验单元，进行所述被试验设备的直流试验；

光半导体开关，其第一端子与用于进行所述被试验设备的交流试验的交流试验单元连接，其第二端子与所述输入输出端子以及进行所述被试验设备的直流试验的直流试验单元连接，根据输入到其正控制端子以及负控制端子的控制信号，可切换所述第一端子和所述第二端子之间的导通、切断状态；

第一阻抗电路，设置在对所述光半导体开关的所述正控制端子的所述控制信号的信号路径上；以及

第二阻抗电路，设置在对所述光半导体开关的所述负控制端子的所述控制信号的信号路径上。

2.如权利要求1所述的PIN卡，其特征在于，

在进行直流试验时，使光半导体开关为切断状态，并且将所述交流试验单元控制为静默状态。

3.如权利要求1或2所述的PIN卡，其特征在于，

所述第一阻抗电路、第二阻抗电路中的至少一方包括串联或并联设置的铁氧体磁珠以及电阻元件。

4.如权利要求3所述的PIN卡，其特征在于，

所述铁氧体磁珠在1~10GHz中的阻抗是100Ω~1MΩ。

5.如权利要求1或2所述的PIN卡，其特征在于，

所述第一阻抗电路、第二阻抗电路中的至少一方包括电阻元件。

6.如权利要求1或2所述的PIN卡，其特征在于，

所述第一阻抗电路、第二阻抗电路中的至少一方包括串联或并联设置的电感以及电阻。

7.如权利要求1至6中任意一项所述的PIN卡，其特征在于，

所述第一阻抗电路以及所述第二阻抗电路中的至少一方包括电容可变元件，

该PIN卡的通频带可根据所述电容可变元件的电容值进行控制。

8.一种试验装置，其特征在于，

包括权利要求1至7中任意一项所述的PIN卡。

9.一种试验装置，其特征在于，包括：

输入输出端子，其应与被试验设备连接；

交流试验单元，进行所述被试验设备的交流试验；

直流试验单元，进行所述被试验设备的直流试验；

光半导体开关，其第一端子与所述交流试验单元连接，其第二端子与所述输入输出端子连接，根据输入到其正控制端子以及负控制端子的控制信号，可切换所述第一端子和所述第二端子之间的导通、切断状态；

第一阻抗电路，设置在对所述光半导体开关的所述正控制端子的所述控制信号的信号路径上，以及

第二阻抗电路，设置在对所述光半导体开关的所述负控制端子的所述控制信号的信号路径上。

10.如权利要求9所述的试验装置，其特征在于，

在进行直流试验时，使光半导体开关为切断状态，并且将所述交流试验单元控制为静默状态。

Images