CN109478747B - 高速通信插座 - Google Patents

Abstract

公开了一种制造高速插座的方法，所述方法包括步骤：形成包括用于接纳插头的端口的壳体，所述端口包括多个引脚，每个引脚连接到所述插头中的对应的信号线；形成包围所述壳体的屏蔽外壳；形成基板的顶层，在所述基板中的所述顶层的第一侧上的第一屏蔽层；在所述基板中与所述第一屏蔽层相邻的第二屏蔽层；以及形成与所述第二屏蔽层相邻的底层，形成延伸通过所述基板的多个第一通孔，每个第一通孔被构造为容纳所述壳体上的引脚，形成延伸通过所述基板的多个第二通孔，每个第二通孔被构造为容纳所述壳体上的引脚。

Description

高速通信插座

对相关申请的交叉引用

本公开是于2016年5月4日提交的美国专利申请No.15/146,019(其现在是美国专利No.9,627,816)的PCT，该美国专利申请是于2014年10月1日提交的美国专利申请No.14/504,088(其现在是美国专利No.9,337,592)的部分继续申请并要求了其优先权，其是于2011年1月11日提交的美国专利申请No.13/739,214(其现在是美国专利No.8,858,266)的部分继续申请并要求了其优先权，其要求于2012年2月13日提交的美国临时专利申请No.61/598,288的权益和优先权，所有这些专利通过引用整体上并入本文。

技术领域

本公开涉及用于将网络电缆连接到设备的网络连接插座(jack)。

背景技术

随着电通信设备及其相关联的应用变得更加复杂和强大，它们收集信息和与其它设备共享信息的能力也变得更加重要。这些智能的、内部联网的设备的激增已导致需要在它们所连接到的网络上增加数据吞吐能力，以提供满足这种需求所需的改进的数据速率。因此，现有的通信协议标准不断地被改进或者新的通信协议标准被创建。几乎所有这些标准都直接或间接地要求或显著地受益于通过有线网络的高清晰度信号的传送。需要以一致的方式支持可能具有更多的带宽以及相应地更高频率要求的这些高清晰度信号的传输。但是，即使当各种标准的更新版本提供理论上更高的数据速率或速度时，它们仍然受到某些物理部件的当前设计的速度限制。不幸的是，对什么是在多千兆赫和更高频率实现一致的信号质量所必需的缺乏理解而困扰了这些物理部件的设计。

例如，通信插座在用于连接或耦合用于发送和接收表示正在传送的数据的电信号的电缆的通信设备和装备中使用。注册插座(registered jack，RJ)是用于连接电信和数据装备的标准化物理接口。RJ标准化物理接口包括插座结构和布线模式两者。数据装备通常使用的RJ标准化物理接口是RJ45物理网络接口，也称为RJ45插座。RJ45插座广泛用于局域网，诸如实现电气和电子工程师协会(IEEE)802.3以太网协议的那些局域网。RJ45插座在各种标准中描述，所述标准包括由美国国家标准协会(ANSI)/电信工业协会(TIA)在ANSI/TIA-1096-A中颁布的标准。

所有电接口部件，诸如电缆和插座(包括RJ45插座)，不仅抵抗电流的初始流动，而且还对抗其任何变化。这种性质被称为电抗。两种相关类型的电抗是电感性电抗和电容性电抗。电感性电抗可以例如基于电流通过抵抗的电缆的移动而产生，其导致在电缆中感应出电压的磁场。另一方面，电容性电抗由当来自两个相对表面的电子被靠近在一起放置时出现的静电电荷产生。

为了减少或避免所发送信号的任何劣化，通信电路的各种部件优选地具有匹配的阻抗。如果没有，那么具有一个阻抗值的负载将反射或回波由具有不同阻抗水平的电缆承载的信号的一部分，从而导致信号故障。由于这个原因，数据通信装备设计者和制造商(诸如电缆供应商)设计和测试其电缆以验证电缆的阻抗值以及电阻水平和电容水平符合某些性能参数。RJ45插座也是几乎每个通信电路中的重要部件，但是，插座制造商没有对其性能提供同样水平的关注。因此，虽然与现有RJ45插座相关的问题在测试中被详细记录，并且其对高频信号线的负面影响被理解，但是工业界似乎不愿意解决物理层的这个重要部件的问题。因此，需要一种改进的高速通信插座。

发明内容

本发明的一个实施例包括一种高速通信插座，包括：壳体，包括用于接纳插头的端口，所述端口包括多个引脚，每个引脚连接到所述插头中的对应的信号线；包围所述壳体的屏蔽外壳；所述壳体中的电路板，具有：基板，延伸通过所述基板的多个第一通孔，每个第一通孔被构造为容纳所述壳体上的引脚，延伸通过所述基板的多个第二通孔，每个第二通孔被构造为容纳所述壳体上的引脚，在所述基板的顶层上的第一组迹线，所述第一组迹线连接至少一个第一通孔与至少一个对应的第二通孔；在所述基板中的所述顶层的第一侧上的第一屏蔽层；在所述基板中与所述第一屏蔽层相邻的第二屏蔽层；以及在所述基板的与所述顶层相对的一侧上的第二组迹线，所述第二组迹线连接至少一个第一通孔与至少一个第二通孔。

在另一个实施例中，所述第二组迹线连接不同的通孔，所述通孔在顶表面上被连接。

在另一个实施例中，所述插座包括在所述第一组迹线之间的顶表面上的第一隔离区。

在另一个实施例中，所述插座包括在第二组迹线之间的顶表面上的第二隔离区。

在另一个实施例中，所述第一屏蔽层被覆盖在导电材料中。

在另一个实施例中，所述导电材料不覆盖围绕所述第一通孔和所述第二通孔的周边的区域。

在另一个实施例中，所述第二屏蔽层被覆盖在导电材料中。

在另一个实施例中，所述导电材料不覆盖围绕所述第一通孔和所述第二通孔的周边的区域。

在另一个实施例中，所述导电材料由铜和成品银(finished silver)组成。

在另一个实施例中，所述导电材料由铜和成品银组成。

本发明的另一个实施例包括一种制造高速插座的方法，所述方法包括步骤：形成包括用于接纳插头的端口的壳体，所述端口包括多个引脚，每个引脚连接到所述插头中的对应的信号线，形成包围所述壳体的屏蔽外壳，形成基板的顶层，在所述基板中的所述顶层的第一侧上的第一屏蔽层，在所述基板中与所述第一屏蔽层相邻的第二屏蔽层，以及形成与所述第二屏蔽层相邻的底层，形成延伸通过所述基板的多个第一通孔，每个第一通孔被构造为容纳所述壳体上的引脚，形成延伸通过所述基板的多个第二通孔，每个第二通孔被构造为容纳所述壳体上的引脚，在所述基板的顶层上形成第一组迹线，所述第一组迹线连接至少一个第一通孔与至少一个对应的第二通孔，在所述基板的与所述顶层相对的一侧上形成第二组迹线，所述第二组迹线连接至少一个第一通孔与至少一个第二通孔。

在另一个实施例中，所述第二组迹线连接不同的通孔，所述通孔在所述顶表面上被连接。

在另一个实施例中，所述方法包括在所述第一组迹线之间的顶表面上形成第一隔离区的步骤。

在另一个实施例中，所述方法包括在第二组迹线之间的顶表面上形成第二隔离区的步骤。

在另一个实施例中，所述第一屏蔽层被覆盖在导电材料中。

在另一个实施例中，所述导电材料不覆盖围绕所述第一通孔和所述第二通孔的周边的区域。

在另一个实施例中，所述第二屏蔽层被覆盖在导电材料中。

在另一个实施例中，所述导电材料不覆盖围绕所述第一通孔和所述第二通孔的周边的区域。

在另一个实施例中，所述导电材料由铜和成品银组成。

在另一个实施例中，所述导电材料由铜和成品银组成。

附图说明

图1示出了根据本公开内容的各个方面的一种实施例配置的高速通信插座，其包括RJ45插座，

图2示出了图1的RJ45插座的左侧部分的底部透视部分，

图3示出了用于为图1的RJ45插座和柔性印刷电路板提供屏蔽的插座屏蔽件(jackshield)的底部和右侧视图，

图4A示出了图1的印刷电路板的前表面的顶视图的示意性表示，

图4B示出了图1的印刷电路板的前表面的顶视图的示意性表示的另一种实施例，

图5A示出了图4A的印刷电路板的后表面的顶视图的示意性表示，

图5B示出了图4A的印刷电路板的后表面的顶视图的示意性表示的另一种实施例，

图6A示出了图4A的印刷电路板的基板沿着线BB的横截面图，

图6B示出了图4A的印刷电路板中的通孔的横截面图，

图6C示出了图4A的印刷电路板中的通孔的另一个示例的横截面图，

图7示出了具有彼此匹配和平衡的发送和接收电缆对的RJ45插座的示意性表示，

图8示出了差分平衡的信号线对的示意性表示，

图9示出了用于基于第一信号和第二信号差分平衡图4A中的两条迹线的过程的示意性表示，

图10A示出了其中屏蔽件被去除后的图1的RJ45插座的后透视图；

图10B示出了其中屏蔽件被去除后的图1的RJ45插座的另一种实施例的后透视图；

图11描绘了包括刚性基板的高速通信插座的一个实施例；

图12描绘了刚性高速通信插座中的各层的示意性表示；

图13A描绘了高速通信插座的侧视图；

图13B描绘了刚性基板的顶视图；

图14A描绘了基板的接地层(ground layer)；

图14B描绘了基板的第二接地层；

图14C描绘了基板的底层；

图14D描绘了刚性基板的第四层；

图15A示出了在正常操作期间插座的差分模式(differential mode)版本的插入损耗；

图15B描绘了正常操作中插座的近场串扰的图形表示；

图15C描绘了正常操作中插座的近场串扰的图形表示；

图15D描绘了在正常操作期间插座的回波损耗(return loss)；

图15E描绘了在正常操作期间插座的远端串扰的图形表示；以及

图15F描绘了在正常操作期间插座的远端串扰的另一个图形表示。

具体实施方式

图1示出了根据本公开内容的各个方面的一种实施例配置的高速通信插座，其包括RJ45插座110、柔性印刷电路板(PCB)120和插座屏蔽件130。如本文所述，根据本公开内容的各个方面，柔性PCB 120提供可以直接焊接到RJ45插座110的每个引脚上的平衡的射频调谐电路，而插座屏蔽件130为RJ45插座110和柔性PCB 120提供屏蔽，以及用作底盘接地。组合地，RJ45插座110、柔性PCB 120和插座屏蔽件130可以提供类似于调谐波导和通过其通信信号可以被发送的管道的功能，其中通信信号的能量部分在管道外通过插座屏蔽件130行进；并且通信信号的信息部分沿着非阻抗金线在管道内行进；从而允许获得高速数据信号速度。例如，可以设想可支持40千兆位(Gb)及以上的数据速度。

虽然下面使用RJ45通信插座，但是本通信插座不限于RJ45通信插座，并且可以在任何类型的高速通信插座中使用，所述插座包括所有类别的模块化RJ型连接器、通用串行总线(USB)连接器和插座、火线(1394)连接器和插座、HDMI(高清晰度多媒体接口)连接器和插座、D-超小型连接器和插座、带状连接器或插座、或接收高速通信信号的任何其它连接器或插座。

在本公开内容的各个方面中，本文公开的各种引脚和迹线可以由任何合适的导电元素(诸如，金、银或铜)或任何合适的导电元素的合金和组合构成。例如，RJ45插座110的一组引脚和插头触点可以包括镀金的铜引脚或导线，而柔性PCB 120的一组迹线可以包括镀金的铜路径。镀金用于在铜上提供耐腐蚀的导电层，铜通常是容易氧化的材料。可替代地，在应用镀金之前，可以在铜基板上沉积合适的阻挡金属(诸如镍)层。镍层可以通过向金层提供机械背衬来改善镀金的耐磨性。镍层也可以减少可能存在于金层中的孔的影响。在较高频率下，镀金不仅可以减少信号损失，而且还可以从其中电流密度在导体的外边缘上最高的集肤效应(skin effect)增加带宽。作为对照，由于相同效应，单独使用镍将导致在较高频率下的信号劣化。因此，在单独使用镀镍的RJ45插座中可能无法实现更高的速度。例如，一旦信号进入GHz范围，仅仅镀镍的引脚或迹线就会使其有用的信号长度缩短多达三分之一，虽然已在本文中描述了在铜路径上使用镀金的一些益处，但是可以使用其它导电元素来镀铜路径。例如，可以使用也是非反应性的但是是良好导体的铂而不是金来镀铜路径。

在提供这些部件如何互操作以实现对高速通信的支持的讨论之前，本文将简要描述高速通信插座的每个主要部件，即，RJ45插座110、柔性印刷电路板(PCB)120和插座屏蔽件130。

图2示出了图1的RJ45插座110的前部的底部透视图，其中可以看到，插头开口230被提供用于插入插头(未示出)。插头开口230可以被配置为接纳插头以将插头上的触点耦合到RJ45插座110中的一组插头触点212。插头可以是RJ458位8触点(8P8C)模块插头。该组插头触点212形成为一组引脚210，其被配置为附连到电路板上的通信电路。例如，RJ45插座110可以通过使用一对立柱220安装到网络交换机设备的电路板，并且然后该组引脚210可以焊接到设备的电路板上的相应触点焊盘(contact pad)上。通过自身，如图2所示的类似于RJ45插座110的插座提供了RJ45电缆的插头和插座被集成在其中的设备的电路板之间的基本连接。但是，该插座没有被设计为处理高速通信所需的通信频率。如根据本文所述的公开方法的各个方面配置的RJ45插座110可以与诸如插座屏蔽件130和柔性PCB 120的其它部件集成，使得它可以用于在没有来自瞬态信号的干扰的情况下以更高的速度通信。

图3示出了用于为RJ45插座110和柔性PCB 120提供屏蔽的插座屏蔽件的底部和右侧视图。插座屏蔽件130包括顶部302、底部304、后部306、前部308、左侧部分(未示出但基本上与右侧部分相同)和右侧部分310。为了提供期望的屏蔽属性，在本公开内容的一种实施例中，插座屏蔽件130可以包括导电材料，诸如，但不限于，钢、铜或任何其它导电材料。在插座屏蔽件130的右侧310和左侧(未示出)两者上靠近底部304的一对接片320可以用于将插座屏蔽件130接地并固定到设备内的电路板(未示出)。例如，插座屏蔽件130上的一对接片320可以插入到电路板上的一对匹配的安装孔中，并且焊接在其上。

图4A示出了RJ45插座的PCB 120的前表面的顶视图的示意性表示。PCB 120包括由结合带状线柔性或等效技术的介电材料制成的多层基板402。基板402的边缘由保护层404围绕。保护层404由非导电材料制成，诸如但不限于塑料或柔性焊料掩膜(solder mask)。基板402的前表面包括穿过基板402制成的多个通孔406、408、410、412、414、416、418和420。每个通孔406、408、410、412、414、416、418和420穿过基板402并且被调整大小以容纳引脚210。围绕每个通孔406、408、410、412、414、416、418和420的区域涂覆有导电材料，诸如金。围绕每个通孔406、408、410、412、414、416、418和420的涂层可以是基本上正方形或基本上矩形的形状。在另一种实施例中，如图4B所示，围绕每个通孔406、408、410、412、414、416、418和420的涂层可以是基本上圆形的形状。通过将涂层制成圆形的形状，相邻通孔406、408、410、412、414、416、418和420之间的干扰被减少。

多条迹线422、424、426、428、430、432、434和436从每个通孔406、408、410、412、414、416、418和420朝PCB 120的端部延伸。每条迹线422、424、426、428、430、432、434和436由包括铜或金的导电材料制成。在一种实施例中，在基板402上形成镍层，并且在镍层上形成金层，以形成每条迹线422、424、426、428、430、432、434和436。每条迹线422、424、426、428、430、432、434和436朝PCB 120的后端延伸，直到迹线422、424、426、428、430、432、434或436到达与通孔406、408、410、412、414、416、418和420相对的PCB 120的边缘附近的屏蔽迹线层490。每条迹线422、424、426、428、430、432、434和436包括与第二部分470、472、474、476、478、480、482和484相邻的第一部分454、456、458、460、462、464、466和468，其中每个第二部分470、472、474、476、478、480、482和484延伸到屏蔽迹线层490而不接触屏蔽迹线层490。每个第一部分454、456、458、460、462、464、466和468从相应的第二部分470、472、474、476、478、480、482和484朝相应的通孔406、408、410、412、414、416、418或420逐渐变细。每个第二部分470、472、474、476、478、480、482和484具有取决于迹线422、424、426、428、430、432、434或436而不同的长度。

两个屏蔽接片(shielding tab)486和488被定位在PCB 120的相对边缘上。每个屏蔽接片486和488由覆盖在例如金或铜的导电材料中的基底制成。屏蔽接片486和488通过在屏蔽接片486和488之间延伸并且被定位在每条迹线422、424、426、428、430、432、434和436的第二部分470、472、474、476、478、480、482和484和与通孔406、408、410、412、414、416、418和420相对的PCB 120的边缘之间的基板402上的屏蔽迹线层490电连接。

图5A示出了图4A的印刷电路板的后表面的顶视图的示意性表示。后表面包括通孔406、408、410、412、414、416、418和420，屏蔽接片486和488、以及在每个屏蔽接片486和488的后表面之间延伸的屏蔽迹线层502。屏蔽迹线层502覆盖屏蔽接片486和488之间的PCB120的后表面的部分。屏蔽接片486和488包括返回通孔504、506、508、510、512、514、516和518，其穿过连接屏蔽迹线层490和屏蔽迹线层502的基板402。图5B描绘了图4B的印刷电路板的后表面的顶视图的另一种实施例。

图6A示出了PCB 120中的多层基板402沿着图4A的线BB的横截面图。多层基板402的第一层602包括由诸如PSR9000FST柔性焊料掩膜的材料制成的焊料掩膜部分。第二层604形成在顶层下面并且包括迹线422、424、426、428、430、432、434和436中的每一条。每条迹线422、424、426、428、430、432、434和436具有长度(L)、高度(H)和宽度(W)，并且与相邻迹线间隔开距离(S)。每条迹线的长度(L)是迹线沿着柔性电路板120的表面从其相应的通孔406、408、410、412、414、416、418和420的边缘延伸到屏蔽迹线层490的长度。

每条迹线422、424、426、428、430、432、434和436延伸穿过第一层602，使得每条迹线422、424、426、428、430、432、434和436不被柔性焊料掩膜覆盖。屏蔽迹线层490也形成在第二层604的一部分之上，其中屏蔽迹线层490延伸穿过第一层602。第三介电层606形成在第二层604下面。第三层606具有介于大约0.002密耳至大约0.005密耳之间的深度(D)，并且由具有大于3.0的介电常数的材料制成，诸如但不限于RO XT8100、Rogerson材料或能够隔离高频电信号的任何其它材料。

第四层608在第三层606下面形成，其中第四层608包括信号返回部分和屏蔽迹线部分502。信号返回部分和屏蔽迹线部分502两者都由导电材料(优选地为金或铜)制成。第五层610在第四层608上形成，其中第五层610具有柔性焊料掩膜部分和屏蔽迹线层502部分。柔性焊料掩膜部分由与第一层602的柔性焊料掩膜部分相同的材料制造。在替代的示例中，柔性焊料掩膜部分由与第一层602中的柔性焊料掩膜不同的材料制成。在替代的示例中，第二信号返回层(未示出)可以被定位在介电材料中。

为了消除由相邻迹线引起的串扰，每条迹线422、424、426、428、430、432、434和436电耦合到相邻迹线422、424、426、428、430、432、434和436。作为说明性示例，迹线422可以耦合到迹线424。在操作期间，第一信号沿着第一迹线传送，并且具有相反极性的相同信号沿着匹配的迹线传送，从而将迹线差分地耦合在一起。由于迹线被差分地耦合在一起，因此每条迹线的阻抗确定了迹线是如何被驱动的。相应地，每组匹配迹线的阻抗应该基本上相等。

匹配迹线组中的每条迹线422、424、426、428、430、432、434和436的物理特性被调整以平衡用于传输的匹配迹线之间的阻抗以及在每条迹线上发送的返回信号。通过调整每条迹线的长度(L)、宽度(W)、高度(H)中的任何一个或其组合以及用于通过每条迹线422、424、426、428、430、432、434和436发送的每个信号的匹配迹线之间的间隔(S)来调整每条迹线422、424、426、428、430、432、434和436的阻抗。每条迹线422、424、426、428、430、432、434和436的高度(H)可以在大约2密耳和大约6密耳之间，并且相邻迹线422、424、426、428、430、432、434和436之间的间隔(S)可以在大约3密耳和大约10密耳之间。

回到图4A，每条迹线在第一部分454、456、458、460、462、464、466和468中具有可变宽度，并且在第二部分470、472、474、476、478、480和482中具有基本上不变的宽度。相应地，每条迹线422、424、426、428、430、432、434和436的宽度在第一部分454、456、458、460、462、464、466和468或第二部分470、472、474、476、478、480和482，或者在第一部分454、456、458、460、462、464、466和468和第二部分470、472、474、476、478、480和482两者中沿着迹线422、424、426、428、430、432、434和436的高度H被调整，使得当匹配迹线被间隔开距离S时，匹配组中的每条迹线具有基本上相同的阻抗。

由于制造和材料中的不一致性，通过每组差分匹配迹线422、424、426、428、430、432、434和436驱动的信号可能不相同，这导致信号的一部分反射回，从而造成共模干扰。为了消除任何共模干扰，匹配迹线组中的每条迹线422、424、426、428、430、432、434或436包括被调谐以消除匹配组中的任何共模干扰的共模滤波器。每个滤波器包括由每条迹线422、424、426、428、430、432、434或436的通孔406、408、410、412、414、416、418或420和多层基板402的第四层608形成的电容器。每个通孔406、408、410、412、414、416、418和420包括在基板402的第二层604和第四层608上围绕通孔406、408、410、412、414、416、418和420的周边形成的导电材料(诸如，金或铜)层。第一层602上的导电材料连接到与通孔406、408、410、412、414、416、418和420相关联的迹线422、424、426、428、430、432、434或436，并且第四层608上的导电材料连接到第四层608的信号返回部分。每个电容器的大小由第二层604与第四层608上的导电材料之间的距离来确定。相应地，调整第三层606相对于通孔406、408、410、412、414、416、418和420上的导电材料的深度，允许调整每个通孔406、408、410、412、414、416、418和420的电容效应。由通孔406、408、410、412、414、416、418和420以及第四层608的返回部分产生的电容器的大小在大约0.1皮法(pf)至大约0.5pf之间进行调整。基板402的顶表面和底表面可以被覆盖在塑料绝缘层中，以进一步增强电路的操作。

在每个通孔406、408、410、412、414、416、418和420中产生的电容器和信号返回层的特性电感的组合为每条迹线422、424、426、428、430、432、434或436产生共模滤波器。通过基于迹线422、424、426、428、430、432、434或436的阻抗调整每个电容器的电容值，共模噪声被更大地减小，从而提高每条迹线422、424、426、428、430、432、434和436上的信号吞吐量。

图6B示出了通孔406、408、410、412、414、416、418或420的横截面图的示意性表示。每个通孔406、408、410、412、414、416、418和420通过第一层602、第二层604、第三层606、第四层608和第五层610形成。第二层604由诸如金或铜的导电材料制成，并且围绕每个通孔406、408、410、412、414、416、418和420的周边。第二层604还将每个通孔406、408、410、412、414、416、418和420连接到其相应的迹线422、424、426、428、430、432、434或436。第三层606用作如图6A中所述的介电层。第四层608形成在第三层606中并且用作信号返回层。第五层610也由诸如铜或金的导电材料制成，并且也以与第二层602相同的方式围绕通孔的周边。密封层(未示出)也可以形成在第五层610上方。

第四层608与第二层604分开距离D1，并且与第五层610分开第二距离D2。第二层604、第三介电层606和第四返回信号层608的组合产生具有在大约0.1pf和0.5pf之间的电容值的电容器。通过调整第四层608与第二层604的距离D1，通孔电容器的电容值被调整。因为通孔将其相关联的迹线与第四返回信号层608连接，因此第二层604、第三介电层606和第四返回信号层608的组合形成共模滤波器，其消除由制造过程中的缺陷导致的信号反射引起的任何干扰。通过调整通孔电容器的电容值，可以调谐共模滤波器以消除由传输或返回信号的反射引起的基本上所有信号噪声。

图6C示出了通孔406、408、410、412、414、416、418和420的横截面图的另一个示例。第二返回信号层612被添加到第一返回信号层608和第五层610之间的第三层606。第二返回信号层612平行于第一信号层608延伸，并增强共模滤波器的滤波效果。通过调整第一返回信号层608和第二返回信号层612之间的距离D3，由第一返回信号层608、第三层606和第二返回信号层612形成的第二电容器在通孔中创建。通过调整距离D3，第二通孔电容器的值可以被调整以增强共模滤波器的操作。此外，如发明人已了解的，在通孔中形成第二电容器允许在PCB 102的单独端部上的迹线的匹配。作为说明性示例，迹线422可以与迹线436匹配。相应地，通过形成第二电容器，可以实现根据RJ 45标准定位的信号线对。

图7示出了具有匹配的发送和接收迹线的RJ45插座的示意性表示。通过调整每条迹线422、424、426、428、430、432、434或436的高度H、宽度W和长度L，发送线和接收线可以进行阻抗匹配。为了增强插座的操作，具有相反极性的相同高频信号沿每对发送。因为匹配迹线经由屏蔽件耦合，因此该对充当彼此的共模滤波器。此外，如果一个信号不能被递送，则对应的相反信号线将递送相同的信号。因为匹配迹线充当耦合到屏蔽件的滤波器，因此由高带宽传输引起的噪声被从信号中滤除。此外，由于发送线与接收线匹配，因此信号的滤波以更高的精度执行，这是因为滤波器的参考点是信号本身，而不是接地连接。

图8示出了差分平衡信号线对的示意性表示。如图所示，每条迹线的特性被调整，使得第一迹线的阻抗使用先前所讨论的方法与第二迹线的阻抗匹配。此外，在每个通孔中形成的电容器与嵌入在PCB 120中的返回信号线形成共模滤波器。通过在发送信号和响应信号两者的传输期间差分平衡两条迹线，实现了完全平衡的双向通信电路。

图9示出了平衡用于发送和返回信号的匹配迹线的方法的示意性表示。在步骤902中，匹配迹线对中的每条迹线的物理特性被调整，使得迹线的阻抗基本上相等。物理特性可以包括每条迹线的高度、长度和宽度以及将匹配迹线组中的每条迹线分开的距离。在步骤904中，具有第一极性的第一信号沿着匹配迹线组中的第一迹线发送。第一信号可以是在大于10千兆赫(“GHz”)的频率下操作的高频通信信号。在步骤906中，与第一信号基本上相同并且具有与第一信号的极性相反的极性的第二信号在匹配迹线组的第二迹线上与第一信号同时发送。在步骤908中，在迹线的生成和终止端处测量第一信号，并且比较两个测量结果以确定沿着迹线长度的数据损失量。在步骤910中，基于测得的信号损失量来调整第一迹线或第二迹线的至少一个物理特性。直到信号损失量小于大约10分贝(“db”)，该过程才可以返回到步骤904。

在步骤912中，第三信号在匹配迹线组的第二迹线上发送。在步骤914中，与第三信号基本上相同但具有与第三信号的极性相反的极性的第四信号在第一迹线上发送。在步骤916中，在迹线的生成和终止端处测量第三信号，并且比较两个测量结果以确定沿着迹线长度的数据损失量。在步骤918中，基于测得的信号损失量来调整第一迹线或第二迹线的至少一个物理特性。直到信号损失量小于大约10分贝(“db”)，该过程才可以返回到步骤912。在另一个示例中，该过程可以返回到步骤904以确认第一信号的信号损失不受响应于第三信号损失而做出的调整的影响。

图10A和图10B示出了被定位在插座110中的PCB 120。PCB 120的基板402由柔性材料制成，其允许使PCB 120的第一部分被定向到PCB 120的第二部分大约90度角。相应地，PCB 120被弯曲，使得通孔406、408、410、412、414、416、418和420被定位在插座中的引脚210上方，并且迹线422、424、426、428、430、432、434和436从通孔406、408、410、412、414、416、418和420延伸到用于插座的触点焊盘。屏蔽接片486和488被弯曲，使得它们与PCB 120成大约90度角。屏蔽接片486和488沿着插座的侧面定位，使得插座的插座屏蔽件130接合屏蔽接片486和488。

柔性PCB 120可以使用使得柔性PCB 120能够弯曲的任何柔性塑料基板来实现。如本文所述，柔性PCB 120可以折曲或弯曲以符合RJ45插座110的现有形状因子并且由插座屏蔽件130屏蔽。例如，柔性PCB 120可以附连到RJ45插座110、放置在RJ45插座110和插座屏蔽件130之间。柔性PCB 120屏蔽接片486和488可以附连到插座屏蔽件130，以提供到柔性PCB120上的柔性电路的公共连接。RJ45插座110的一组引脚210然后可以电耦合到其中使用RJ45插座110的设备的电路板。

柔性PCB 120可以被配置为折叠并符合RJ45插座110的形状，以更好地适配到诸如插座屏蔽件130的现有外壳中。例如，在所公开的方法的一个方面，柔性PCB 120以大约90度的角度朝柔性PCB 120的中间部分弯曲，以折叠到插座屏蔽件130中。柔性PCB 120的屏蔽接片486和488被折叠到插座屏蔽件130上并与其接触，可以被焊接以将柔性PCB 120固定到插座屏蔽件130。本领域技术人员将认识到，根据本公开内容的各个方面，柔性PCB 120相对于插座屏蔽件130内的RJ45插座110的朝向可以变化。例如，柔性PCB 120可以足够薄以折曲和折叠到插座屏蔽件130的其它侧中。柔性PCB 120可以被成形为完全沿着插座屏蔽件130的底部部分304平放，而无需折曲或弯曲到插座屏蔽件130中。

前面的详细描述仅仅是本公开内容的一些示例和实施例，并且在不脱离其精神或范围的情况下，可以根据本文的公开内容对公开内容的实施例做出许多改变。因此，前面的描述并不意味着限制本公开内容的范围，而是为本领域的普通技术人员提供足够的公开内容以在没有过多负担的情况下实践本发明。

图11描绘了包括刚性基板的高速通信插座的一个实施例。高速通信插座1100包括被构造为接纳通信插头(未示出)的插座壳体1102。基板1300被定位在壳体的下表面上，使得引脚1306从基板1300延伸，以与安装时插座安装到的电路板接合。

图12描绘了刚性高速通信插座中的各层的示意性表示。基板1300包括顶层1202、第二层1204、第三层1206和第四层1208，其中顶层1202包括其每一个的尺寸都适于容纳引脚的多个通孔(未示出)，第二层1204包括多个如上面所讨论的阻抗匹配迹线，第三层和第四层包括与第一层1202中的通孔同心对齐的通孔。第一层1202通过由非导电材料(诸如但不限于Rogers材料)制成的第一中间层1210与第二层1204分离。第二层1204通过第二中间层1212与第三层1206分离，并且第三层1206通过第三中间层1214与第四层1208分离。顶部焊料掩膜层1216在第一层1202的与第一中间层1210相对的侧上形成。在一个实施例中，第一层1202、第二层1204、第三层1206和第四层1208由1/4盎司(oz)铜和1/4盎司成品银组成。在一个实施例中，第一中间层1210、第二中间层1212和第三中间层1214由Rogers R04003材料制成。在另一个实施例中，第一层1202通过粘合剂粘附到第一中间层1210，第二层1204和第三层1206通过粘合剂粘附到第二中间层1212，并且第三层1206和第四层1208通过粘合剂粘附到第三中间层1214。

图13A描绘了高速通信插座的侧视图。插座包括刚性基板1300，刚性基板1300包括位于基板1300下侧的第一组引脚1302和位于基板1300上侧的第二组引脚1304。图13B描绘了刚性基板1300的顶视图。刚性基板1300包括延伸通过基板1300的多个第一通孔1306、1308、1310、1312、1314、1316、1318和1320，这些通孔与基板1300的相对侧上的第一组引脚1302接合。第一组引脚1302被构造为接合电路板上的通孔(未示出)，以在插座和电路板之间提供通信连接。第二组引脚1304中的每一个接合位于与第一通孔1306、1308、1310、1312、1314、1316、1318和1320相对的基板1300的一侧上的第二通孔1322、1324、1326、1328、1330、1332、1334和1336。第二组引脚1304被构造为当插头被插入到插座中时接合插头中的对应插脚。

迹线1338在基板1300的顶表面上形成并且将第二通孔1326连接到第一通孔1310，并且迹线1340将第二通孔1328连接到第一通孔1312。在迹线1338和1340之间形成第一隔离区1342以在两条迹线1338和1340之间提供隔离。迹线1344将第二通孔1334连接到第一通孔1318，并且迹线1346将第二通孔1336连接到第一通孔1320。第二隔离区1348将迹线1340与迹线1344隔离，并且第三隔离区1350将迹线1344与迹线1346隔离。隔离平面1352围绕基板1302的周边在第二通孔1322、1324、1326、1328、1330、1332、1334和1336与基板的边缘以及迹线1338和1346与基板1302的边缘之间延伸。在一个实施例中，隔离区和平面由为1/4盎司铜和1/4盎司银的材料制成。通过在不同迹线之间提供隔离，减少或消除了迹线之间的电干扰的影响。在一个实施例中，在每个隔离区中形成通孔以将隔离区连接到下接地层。

图14A描绘了基板1300的接地层1400。接地层1400定位成与顶层1300相邻。接地层1400包括接地平面1402。接地平面1402覆盖接地层1400的表面，不包括围绕第一通孔1306、1308、1310、1312、1314、1316、1318和1320以及第二通孔1322、1324、1326、1328、1330、1332、1334和1336周边的区域。接地层1400的表面被涂覆导电材料以形成接地平面1402。在一个实施例中，该材料是1/4盎司铜和1/4盎司银。

图14B描绘了基板1300的第二接地层1404。第二接地层1404覆盖有导电材料，该导电材料基本上覆盖第二接地层1404的整个表面，不包括围绕第一通孔1306、1308、1310、1312、1314、1316、1318和1320以及第二通孔1322、1324、1326、1328、1330、1332、1334和1336的区域。在一个实施例中，覆盖第二层1404的材料是1/4盎司铜和1/4盎司银。

图14C描绘了基板1300的底层1406。底层1406包括第一通孔1306、1308、1310、1312、1314、1316、1318和1320以及第二通孔1322、1324、1326、1328、1330、1332、1334和1336。迹线1408将第二通孔1322与第一通孔1306连接，并且迹线1410将第二通孔1324与第一通孔1308连接。隔离区1412将迹线1408与迹线1410分离。第二隔离区1418将迹线1410与迹线1414分离，并且第三隔离区1420将迹线1414与迹线1416分离。隔离平面1422围绕底层1406的周边在第二通孔1322、1324、1326、1328、1330、1332、1334和1336与基板1302的边缘以及迹线1408和1416与基板1302的边缘之间延伸。

图15A-15F描绘了高速通信插座的测试结果的图形表示。图15A示出了在正常操作期间插座的差分模式版本的插入损耗。如图所示，在接近2000MHz的速度下，插入损耗约为1.8dB。图15B和图15C描绘了正常操作中插座的近场串扰的图形表示。图15D描绘了在正常操作期间插座的回波损耗。该图还示出了IEEE 40GBase-T标准的性能要求。如图所示，在接近2000MHz的速度下，插座的性能优于IEEE 40GBase-T标准的要求。图15E描绘了在正常操作期间插座的远端串扰的图形表示。该图还示出了IEEE 40GBase-T标准的性能要求。如图所示，在接近2000MHz的速度下，插座的性能优于IEEE 40GBase-T标准的要求。图15F描绘了在正常操作期间插座的远端串扰的另一个图形表示。

如图15A-15F所展示的，通过在基板1300上布置和连接迹线和接地平面，插座能够以非常高的速度传输数据而没有干扰。此外，通过布置基板的各层以提供多个接地层，增加了基板上的迹线的隔离，从而进一步提高了插座的性能。

在本公开中，词语“一”或“一个”应当被理解为既包括单数又包括复数。相反，在适当的情况下，对复数项的任何引用都将包括单数。

应当理解的是，对于本领域技术人员而言，对本文公开的当前优选实施例的各种改变和修改将是显而易见的。可以在不脱离本公开的精神和范围的情况下并且在不会削弱其预期的优点的情况下，做出这样的改变和修改。因此，意图使所附权利要求涵盖此类改变和修改。

Claims (16)

1.一种高速通信插座，包括：

壳体，包括用于接纳插头的端口，所述端口包括多个引脚，每个引脚连接到所述插头中的对应的信号线；

包围所述壳体的屏蔽外壳；

所述壳体中的电路板，具有：

基板，

延伸通过所述基板的多个第一通孔，每个第一通孔被构造为容纳所述壳体上的引脚，

延伸通过所述基板的多个第二通孔，每个第二通孔被构造为容纳所述壳体上的引脚，

在所述基板的顶层上的第一组迹线，所述第一组迹线连接至少一个第一通孔与至少一个对应的第二通孔；

在所述基板中的所述顶层的第一侧上的第一屏蔽层；

在所述基板中与所述第一屏蔽层相邻的第二屏蔽层；以及

在所述基板的与所述顶层相对的一侧上的第二组迹线，所述第二组迹线连接至少一个第一通孔与至少一个第二通孔，其中

所述第一组迹线由顶表面上的第一组隔离区分开，并且所述第二组迹线由与顶表面相对的表面上的第二组隔离区分开。

2.如权利要求1所述的插座，其中与在顶表面上被连接的通孔相比，所述第二组迹线连接不同的通孔。

3.如权利要求1所述的插座，其中所述第一屏蔽层被覆盖在导电材料中。

4.如权利要求3所述的插座，其中所述导电材料不覆盖围绕所述第一通孔和所述第二通孔的周边的区域。

5.如权利要求1所述的插座，其中所述第二屏蔽层被覆盖在导电材料中。

6.如权利要求5所述的插座，其中所述导电材料不覆盖围绕所述第一通孔和所述第二通孔的周边的区域。

7.如权利要求3所述的插座，其中所述导电材料由铜和成品银组成。

8.如权利要求5所述的插座，其中所述导电材料由铜和成品银组成。

9.一种制造高速插座的方法，所述方法包括步骤：

形成包括用于接纳插头的端口的壳体，所述端口包括多个引脚，每个引脚连接到所述插头中的对应的信号线；

形成包围所述壳体的屏蔽外壳；

形成基板的顶层，

在所述基板中的所述顶层的第一侧上的第一屏蔽层；

在所述基板中与所述第一屏蔽层相邻的第二屏蔽层；以及

形成与所述第二屏蔽层相邻的底层，

形成延伸通过所述基板的多个第一通孔，每个第一通孔被构造为容纳所述壳体上的引脚，

形成延伸通过所述基板的多个第二通孔，每个第二通孔被构造为容纳所述壳体上的引脚，

在所述基板的顶层上形成第一组迹线，所述第一组迹线连接至少一个第一通孔与至少一个对应的第二通孔；

在所述基板的与所述顶层相对的一侧上形成第二组迹线，所述第二组迹线连接至少一个第一通孔与至少一个第二通孔；

在所述第一组迹线之间在顶表面上形成第一隔离区；

在所述第二组迹线之间在顶表面上形成第二隔离区。

10.如权利要求9所述的方法，其中与在顶层上被连接的通孔相比，所述第二组迹线连接不同的通孔。

11.如权利要求9所述的方法，其中所述第一屏蔽层被覆盖在导电材料中。

12.如权利要求11所述的方法，其中所述导电材料不覆盖围绕所述第一通孔和所述第二通孔的周边的区域。

13.如权利要求9所述的方法，其中所述第二屏蔽层被覆盖在导电材料中。

14.如权利要求13所述的方法，其中所述导电材料不覆盖围绕所述第一通孔和所述第二通孔的周边的区域。

15.如权利要求11所述的方法，其中所述导电材料由铜和成品银组成。

16.如权利要求13所述的方法，其中所述导电材料由铜和成品银组成。

Images