CN108475885B - 高速通信插座 - Google Patents

Abstract

本公开涉及一种高速通信插座，其包括：壳体，包括用于接纳插头的端口，端口包括多个引脚，每个引脚连接到插头中对应的信号线；包围壳体的屏蔽外壳；壳体中的刚性电路板，具有：基板，延伸通过基板的多个通孔，每个通孔被构造为容纳壳体上的引脚，在基板中的中间层上的多条迹线，每条迹线从多个通孔中对应的一个通孔延伸；在基板中的中间层的第一侧上的第一屏蔽层；在基板中的中间层的第二侧上的第二屏蔽层；以及与第二屏蔽层相邻的第三屏蔽层。

Description

高速通信插座

相关申请的交叉引用

本公开是于2015年12月1日提交的标题为“HIGH SPEED COMMUNICATION JACK"的美国专利申请No.14/955,166的部分继续，该申请要求于2014年10月1日提交的标题为“HIGH SPEED COMMUNICATION JACK"的美国专利No.9,337,592的优先权，该专利要求于2013年1月11日提交的标题为“HIGH SPEED COMMUNICATION JACK"的8,858,266的优先权，其全部通过引用整体上并入本文。

技术领域

本公开涉及用于将网络电缆连接到设备的网络连接插座(jack)。

背景技术

随着电子通信设备及其相关应用变得更加复杂和强大，它们与其它设备收集和共享信息的能力也变得更加重要。这些智能网络互联设备的普及已导致需要增加与其连接的网络上的数据吞吐能力，以提供满足这种需求所需的改进数据速率。因此，现有的通信协议标准不断得到改进或新的标准被创建。几乎所有这些标准都要求或者直接或间接地受益于从经由有线网络的高清晰度信号的传送中获益。需要以一致的方式支持这些高清晰度信号的传输，这些信号可以具有更多的带宽以及相应地，更高的频率要求。但是，即使各种标准的更新版本在理论上提供更高的数据速率或速度，它们仍然是受限于某些物理部件的当前设计的速度。遗憾的是，这种物理部件的设计受到不理解什么是在千兆赫兹和更高频率下实现一致信号质量所必需的困扰。

例如，通信插座用在通信设备和装备中，用于连接或耦合用于发送和接收表示所传送的数据的电信号的电缆。注册插座(RJ)是用于连接电信和数据装备的标准物理接口。RJ标准物理接口包括插座构造和布线模式。用于数据装备的常用RJ标准化物理接口是RJ45物理网络接口，也称为RJ45插座。RJ45插座广泛用于局域网，诸如实现电气和电子工程师协会(IEEE)802.3以太网协议的那些局域网。RJ45插座以各种标准进行了描述，所述标准包括由美国国家标准学会(ANSI)/电信工业协会(TIA)在ANSI/TIA-1096-A中颁布的标准。

所有的电气接口部件，诸如电缆和插座(包括RJ45插座)，不仅抵抗电流的初始流动，还对抗任何电流变化。这个特性被称为电抗(reactance)。两种相关的电抗类型是感抗和容抗。例如，可以基于通过进行抵抗的电缆的电流的移动来产生感抗，这造成在电缆中感应出电压的磁场。另一方面，容抗是由当来自两个相对表面的电子被靠近地放置在一起时出现的静电荷产生的。

为了减少或避免所发送的信号的任何降级，通信电路的各种部件优选地具有匹配的阻抗。如果不具有，那么具有一个阻抗值的负载将反射或回波由具有不同阻抗级别的电缆携带的信号的部分，从而造成信号失效。为此，数据通信装备设计人员和制造商(诸如电缆供应商)设计并测试其电缆，以核实电缆的那个阻抗值以及电阻电平和电容电平是否符合某些性能参数。RJ45插座也是几乎每个通信电路中的重要部件，但插座制造商并未对其性能给予同等重视。因此，虽然测试中已经记录了与现有RJ45插座相关的问题，并了解了它们对高频信号线的负面影响，但业界似乎不愿意解决物理层这一重要部件的问题。因此，需要改进的高速通信插座。

发明内容

本公开的一个实施例包括一种高速通信插座，包括：壳体，包括用于接纳插头的端口，所述端口包括多个引脚，每个引脚连接到所述插头中对应的信号线；包围所述壳体的屏蔽外壳；所述壳体中的刚性电路板，具有：基板，延伸通过所述基板的多个通孔，每个通孔被构造为容纳所述壳体上的引脚，在所述基板中的中间层上的多条迹线，每条迹线从所述多个通孔中对应的一个通孔延伸；在所述基板中的所述中间层的第一侧上的第一屏蔽层；在所述基板中的所述中间层的第二侧上的第二屏蔽层；以及与所述第二屏蔽层相邻的第三屏蔽层。

在另一个实施例中，在被通电时，所述多条迹线中的每条迹线与所述多条迹线中的第二相邻迹线差分匹配。

在另一个实施例中，匹配的迹线对中的第一迹线的阻抗值被调整为大体上等于所述匹配的迹线对中的第二迹线的阻抗值。

在另一个实施例中，通过迹线层和嵌入在介电层中的返回信号层在每个通孔中形成电容器。

在另一个实施例中，所述返回信号层与所述迹线层之间的距离被调整为使得所述电容器具有介于约0.1pf与约0.5pf之间的值。

在另一个实施例中，调整匹配的迹线集合中的每条迹线的宽度、高度或长度以使得所述第一迹线的阻抗匹配所述第二迹线的阻抗。

在另一个实施例中，在第一返回信号层下方的介电层中形成第二返回信号层以形成第二电容器。

在另一个实施例中，调整第一信号层与第二信号层之间的距离以在0.1pf与0.5pf之间调整所述第二电容器的值。

在另一个实施例中，调整所述第一迹线和所述第二迹线的阻抗以使得当在所述第一迹线上传送第一信号并且在所述第二迹线上传送第二信号时，所述迹线匹配。

在另一个实施例中，所述电容器、迹线和返回信号层与匹配的迹线集合形成共模滤波器。

在另一个实施例中，所述电容器的值被调整以使得所述共模滤波器防止来自匹配的迹线的信号的反射。

在另一个实施例中，在所述基板的一侧上的第二屏蔽接线片(shielding tab)与第一屏蔽相对。

在另一个实施例中，所述迹线被镀金。

在另一个实施例中，所述基板包括介电常数大于3.0的介电材料。

本公开的另一个实施例包括一种高速通信插座，包括具有用于接纳插头的端口的标准RJ45壳体，所述端口包括连接到所述插头中对应的信号线的多个引脚，所述插座包括：包围所述壳体的屏蔽外壳；在所述壳体的下部上的刚性电路板，具有：基板，延伸通过所述基板的多个通孔，每个通孔被构造为容纳所述壳体上的引脚，在所述基板的中间层上的多条迹线，每条迹线从所述多个通孔中对应的一个通孔延伸，及在所述基板中的所述中间层的第一侧上的第一屏蔽层；在所述基板中的所述中间层的第二侧上的第二屏蔽层；以及与所述第二屏蔽层相邻的第三屏蔽层。

本公开的另一个实施例包括一种形成高速通信插座的方法，所述方法包括：形成第一接地层，在第一层的一侧上形成介电材料的第二层，在第二层的与第一层相对的一侧上形成第三层，所述第三层具有由导电材料制成的接地平面；在第三层的与第二层相对的一侧上形成第四层，所述第四层由介电材料制成；

在第四层的与第三层相对的一侧上形成第五层，所述第五层具有由导电材料制成的接地平面；在第五层的与第四层相对的一侧上形成第六层，所述第六层由介电材料制成；在第六层的与第五层相对的一侧上形成第七层，所述第七层具有由导电材料制成的接地平面；以及形成通过第一层、第二层、第三层、第四层、第五层、第六层和第七层的通孔，其中第三层包括从每个通孔延伸的多条迹线。

本发明的另一个实施例包括一种高速通信插座，包括：壳体，包括用于接纳插头的端口，所述端口包括多个引脚，每个引脚连接到所述插头中对应的信号线；包围所述壳体的屏蔽外壳；所述壳体中的多层刚性电路板，具有：第一接地层，介电材料的第二层，所述第二层在第一层的一侧上，第三层，所述第三层在第二层的与第一层相对的一侧上并具有由导电材料制成的接地平面；第四层，所述第四层在第三层的与第二层相对的一侧上并由介电材料制成；第五层，所述第五层在第四层的与第三层相对的一侧上并具有由导电材料制成的接地平面；第六层，所述第六层被形成在第五层的与第四层相对的一侧上并由介电材料制成；第七层，所述第七层被形成在第六层的与第五层相对的一侧上并具有由导电材料制成的接地平面；以及多个通孔，所述多个通孔延伸通过第一层、第二层、第三层、第四层、第五层、第六层和第七层，其中每个通孔被构造为容纳所述壳体上的引脚。

在另一个实施例中，通过第一层、第二层和第三层上的多条迹线之一的组合，在每个通孔中形成电容器。

在另一个实施例中，调整第二层的深度以使得每个通孔中的电容器具有介于约0.1pf和约0.5pf之间的值。

在另一个实施例中，通过第一层、第二层、第三层、第四层、第五层、第六层和第七层形成的多个接地通孔。

附图说明

图1图示了根据本公开的各个方面的一个实施例构造的高速通信插座，其包括RJ45插座，

图2图示了图1的RJ45插座的左侧部分的底部透视部分，

图3图示了用于为图1的RJ45插座和柔性印刷电路板提供屏蔽的插座屏蔽件(shield)的底部和右侧视图，

图4A图示了图1的印刷电路板的前表面的顶视图的示意性表示，

图4B图示了图1的印刷电路板的前表面的顶视图的示意性表示的另一个实施例，

图5A图示了图4A的印刷电路板的后表面的顶视图的示意性表示，

图5B图示了图4B的印刷电路板的后表面的顶视图的示意性表示的另一个实施例，

图6A图示了沿着线BB的图4A印刷电路板的基板的横截面视图，

图6B图示了图4B的印刷电路板中的通孔的横截面视图，

图6C图示了图4B的印刷电路板中的通孔的另一个示例的横截面视图，

图7图示了具有彼此匹配和平衡的发送和接收电缆对的RJ45插座的示意性表示，

图8图示了差分平衡的一对信号线的示意性表示，

图9图示了用于基于第一信号和第二信号差分平衡图4A-4B中的两条迹线的处理的示意性表示，

图10A图示了去除屏蔽件的图1的RJ45插座的后部透视图；

图10B图示了去除屏蔽件的图1的RJ45插座的另一个实施例的后部透视图；

图11描绘了包括刚性基板的高速通信插座的一个实施例；

图12描绘了刚性高速通信插座中的各层的示意性表示；

图13A描绘了高速通信插座的侧视图；

图13B描绘了刚性基板的顶视图；

图14A描绘了刚性基板的顶层；

图14B描绘了刚性基板的第二层；

图14C描绘了刚性基板的第三层；

图14D描绘了刚性基板的第四层；

图15描绘了基板的底视图；以及

图16描绘了基板的顶视图。

具体实施方式

图1图示了根据本公开的各个方面的一个实施例构造的高速通信插座，其包括RJ45插座110、柔性印刷电路板(PCB)120和插座屏蔽件130。如本文所述，根据本公开的各个方面，柔性PCB120提供可以直接焊接到RJ45插座110的每个引脚上的平衡的射频调谐电路，而插座屏蔽件130为RJ45插座110和柔性PCB 120提供屏蔽，以及用作为底盘接地(chassisground)。RJ45插座110、柔性PCB 120和插座屏蔽件130结合起来可以提供与调谐的波导和通信信号可以通过其被发送的管相似的功能，其中通信信号的能量部分通过插座屏蔽件130行进到管的外部；并且通信信号的信息部分沿着非电阻性的金线在管内行进；由此允许获得高速数据信号速度。例如，设想可以支持40千兆位(Gbs)及以上的数据速度。

虽然以下使用RJ45通信插座，但本通信插座不限于RJ45通信插座，并且可用于任何类型的高速通信插座，其包括所有类的模块化RJ型连接器、通用串行总线(USB)连接器和插座、Firewire(1394)连接器和插座、HDMI(高清晰度多媒体接口)连接器和插座、D超小型连接器和插座、带状(ribbon type)连接器或插座，或接收高速通信信号的任何其它连接器或插座。

在本公开的各个方面中，本文公开的各种引脚和迹线可以由任何合适的导电元素(诸如金、银或铜)或者任何合适的导电元素的合金和组合组成。例如，RJ45插座110的引脚和插头触点的集合可以包括镀金的铜引脚或导线，而柔性PCB 120的迹线的集合可以包括镀金的铜路径。镀金用于在铜上提供耐腐蚀的导电层，铜通常是容易氧化的材料。可替代地，在应用镀金之前，可以在铜基板上沉积合适的阻挡金属(诸如镍)层。镍层可以通过为金层提供机械背衬来提高镀金的耐磨性。镍层还可以减少可能存在于金层中的气孔(pore)的影响。在较高的频率下，镀金不仅可以减少信号损失，而且还可以根据导体的外边缘上电流密度最高的集肤效应(skin effect)增加带宽。相反，由于相同的效果，单独使用镍将导致较高频率下的信号衰减。因此，单独使用镍镀的RJ45插座中可能无法实现更高的速度。例如，一旦信号进入GHz范围，仅镀镍的引脚或迹线可以使其有用信号长度缩短多达三倍，虽然本文已经描述了在铜路径上使用镀金的一些益处，但是其它导电元素可以用于镀铜路径。例如，可以使用也是不反应的但是良好的导体的铂代替金来镀铜路径。

在提供高速通信插座的主要部件(即，RJ45插座110、柔性印刷电路板(PCB)120和插座屏蔽件130)如何互操作以获得对于高速通信的支持的讨论之前，将简要描述这些部件中的每一个。

图2图示了图1的RJ45插座110的前部的底部透视图，其中可以看到提供插头开口230用于插入插头(未示出)。插头开口230可以被构造为接纳插头以将插头上的触点耦合到RJ45插座110中的插头触点212的集合。插头可以是RJ458位置8触点(8P8C)模块化插头。插头触点212的集合被形成为引脚210的集合，引脚210的集合被构造为附连到电路板上的通信电路。例如，可以通过使用一对柱220将RJ45插座110安装到网络交换设备的电路板，然后可以将引脚210的集合焊接到设备的电路板上的相应接触垫上。与图2所示的RJ45插座110类似的插座本身提供了RJ45电缆的插头与集成了插座的设备的电路板之间的基本连接。但是，那个插座不被设计为处理高速通信所需的通信频率。根据本文所述的公开方法的各个方面构造的RJ45插座110可以与其它部件(诸如，插座屏蔽130和柔性PCB120)集成，使得它可以用于以更高的速度进行通信而没有来自瞬态信号的干扰。

图3图示了用于为RJ45插座110和柔性PCB 120提供屏蔽的插座屏蔽件的底部和右侧视图。插座屏蔽件130包括顶部302、底部304、后部306、前部308、左侧部分(未示出但基本上与右侧部分完全相同)和右侧部分310。为了提供期望的屏蔽特性，在本公开的一个实施例中，插座屏蔽件130可以包括导电材料，诸如但不限于钢、铜或任何其它导电材料。插座屏蔽件130的右侧310和左侧(未示出)上靠近底部304的一对接线片(tab)320可以用于将插座屏蔽件130接地并固定到设备内的电路板(未示出)。例如，插座屏蔽件130上的接线片320对可以插入电路板上的一对匹配的安装孔中，并焊接在其上。

图4A图示了RJ45插座的PCB 120的前表面的顶视图的示意性表示。PCB 120包括由结合带-线屈曲或等同技术的介电材料制成的多层基板402。基板402的边缘被保护层404包围。保护层404由非导电材料制成，诸如但不限于塑料或柔性阻焊膜(solder mask)。基板402的前表面包括穿过基板402制成的多个通孔406、408、410、412、414、416、418和420。每个通孔406、408、410、412、414、416、418和420穿过基板402并且尺寸被确定为容纳引脚210。包围每个通孔406、408、410、412、414、416、418和420的区域涂覆有导电材料(诸如金)。包围每个通孔406、408、410、412、414、416、418和420的涂层可以是大致正方形形状或大致矩形形状。在另一个实施例中，如图4B中所描绘的，包围每个通孔406、408、410、412、414、416、418和420的涂层可以是大致圆形形状。通过使涂层为圆形形状，相邻通孔406、408、410、412、414、416、418和420之间的干扰被减少。

多条迹线422、424、426、428、430、432、434和436从每个通孔406、408、410、412、414、416、418和420朝着PCB 120的端部延伸。每条迹线422、424、426、428、430、432、434和436由包括铜或金的导电材料制成。在一个实施例中，在基板402上形成镍层，并且在镍层上形成金层，以形成每条迹线422、424、426、428、430、432、434和436。每条迹线422、424、426，428、430、432、434和436朝着PCB 120的后端延伸，直到迹线422、424、426、428、430、432、434或436到达靠近PCB 120的与通孔406、408、410、412、414、416、418和420相对的边缘的屏蔽迹线层490。每条迹线422、424、426、428、430、432、434和436包括与第二部分470、472、474、476、478、480、482和484相邻的第一部分454、456、458、460、462、464、466和468，其中每个第二部分470、472、474、476、478、480、482和484延伸到屏蔽迹线层490而不接触屏蔽迹线层490。每个第一部分454、456、458、460、462、464、466和468从相应的第二部分470、472、474、476、478、480、482和484朝着相应通孔406、408、410、412、414、416、418或420逐渐变细。每个第二部分470、472、474、476、478、480、482和484具有根据迹线422、424、426、428、430、432、434或436变化的长度。

两个屏蔽接线片486和488定位在PCB 120的相对边缘上。每个屏蔽接线片486和488由覆盖有导电材料(例如，金或铜)的基板制成。屏蔽接线片486和488通过基板402上的屏蔽迹线层490电连接，屏蔽迹线层490在屏蔽接线片486和488之间延伸并且定位在每条迹线422、424、426、428、430、432、434和436的第二部分470、472、474、476、478、480、482和484与PCB 120的与通孔406、408、410、412、414、416、418和420相对的边缘之间。

图5A图示了图4A的印刷电路板的后表面的顶视图的示意性表示。后表面包括通孔406、408、410、412、414、416、418和420，屏蔽接线片486和488，以及在每个屏蔽接线片486和488的后表面之间延伸的屏蔽迹线层502。屏蔽迹线层502覆盖PCB 120的后表面在屏蔽接线片486和488之间的部分。屏蔽接线片486和488包括返回通孔504、506、508、510、512、514、516和518，其穿过基板402，从而连接屏蔽迹线层490和屏蔽迹线层502。图5B描绘了图4B的印刷电路板的后表面的顶视图的另一个实施例。

图6A图示了沿着图4A的线BB的PCB120中的多层基板402的横截面视图。多层基板402的第一层602包括阻焊膜部分，其由诸如PSR9000FST柔性阻焊膜之类的材料制成。第二层604被形成在顶层之下并且包括迹线422、424、426、428、430、432、434和436中的每一条。每条迹线422、424、426、428、430、432、434和436具有长度(L)、高度(H)和宽度(W)，并且与相邻迹线分开距离(S)。每条迹线的长度(L)是迹线沿着柔性电路板120的表面从其相应通孔406、408、410、412、414、416、418和420的边缘延伸到屏蔽迹线层490的长度。

每条迹线422、424、426、428、430、432、434和436延伸穿过第一层602，使得每条迹线422、424、426、428、430、432、434和436不被柔性阻焊膜覆盖。屏蔽迹线层490也在第二层604的一部分上方形成，屏蔽迹线层490延伸穿过第一层602。第三介电层606在第二层604下方形成。第三层606具有介于约0.002密耳(mil)至约0.005密耳之间的深度(D)，并且由介电常数大于3.0的材料制成，所述材料诸如但不限于RO XT8100、Rogerson材料或能够隔离高频电信号的任何其它材料。

第四层608在第三层606下方形成，第四层608包括信号返回部分和屏蔽迹线部分502。信号返回部分和屏蔽迹线部分502均由导电材料(优选地是金或铜)制成。第五层610在第四层608上形成，其中第五层610具有柔性阻焊膜部分和屏蔽迹线层502部分。柔性阻焊膜部分由与第一层602的柔性阻焊膜部分相同的材料制成。在可替代实例中，柔性阻焊膜部分由与第一层602中的柔性阻焊膜不同的材料制成。在可替代示例中，第二信号返回层(未示出)可以被定位在介电材料中。

为了消除由相邻迹线造成的串扰，每条迹线422、424、426、428、430、432、434和436电耦合到相邻迹线422、424、426、428、430、432、434和436。作为说明性示例，迹线422可以耦合到迹线424。在操作期间，沿着第一迹线发送第一信号，并且沿着匹配的迹线发送具有相反极性的完全相同的信号，从而将迹线差分耦合在一起。因为迹线被差分耦合在一起，所以每条迹线的阻抗确定迹线如何被驱动。因而，每个匹配迹线集合的阻抗应当大致相等。

调整匹配迹线集合中的每条迹线422、424、426、428、430、432、434和436的物理特点，以平衡用于在每条迹线上发送的传输信号和返回信号的匹配迹线之间的阻抗。每条迹线422、424、426、428、430、432、434和436的阻抗通过调整每条迹线的长度(L)、宽度(W)、高度(H)以及用于通过每条迹线422、424、426、428、430、432、434和436发送的每个信号的匹配迹线之间的间距(S)中的任何一个或其组合来调整。每条迹线422、424、426、428、430、432、434和436的高度(H)可以在约2密耳和约6密耳之间，并且相邻迹线422、424、426、428、430、432、434和436之间的间距(S)可以在约3密耳和约10密耳之间。

回到图4A，每条迹线在第一部分454、456、458、460、462、464、466和468中具有可变宽度，并且在第二部分470、472、474、476、478、480和482中具有大致恒定的宽度。因而，每条迹线422、424、426、428、430、432、434和436的宽度在第一部分454、456、458、460、462、464、466和468或者在第二部分470、472、474、476、478、480和482中或者在第一部分454、456、458、460、462、464、466和468以及第二部分470、472、474、476、478、480和482二者中连同迹线422、424、426、428、430、432、434和436的高度H一起被调整，使得当匹配的迹线分开距离S时匹配集合中的每条迹线具有大致相同的阻抗。

由于制造和材料的不一致性，通过差分匹配的迹线422、424、426、428、430、432、434和436的每个集合被驱动的信号可以不完全相同，这使得信号的一部分反射回来，从而造成共模干扰。为了消除任何共模干扰，匹配的迹线集合中的每条迹线422、424、426、428、430、432、434或436包括被调谐以消除匹配集合中的任何共模干扰的共模滤波器。每个滤波器由每条迹线422、424、426、428、430、432、434或436的通孔406、408、410、412、414、416、418或420和多层基板402的第四层608形成的电容器组成。每个通孔406、408、410、412、414、416、418和420包括基板402的第二层604和第四层608上围绕通孔406、408、410、412、414、416、418和420的周边形成的一层导电材料(诸如，金或铜)。第一层602上的导电材料连接到与通孔406、408、410、412、414、416、418和420相关联的迹线422、424、426、428、430、432、434或436，并且第四层608上的导电材料连接到第四层608的信号返回部分。每个电容器的尺寸由第二层604和第四层608上的导电材料之间的距离确定。因而，调整第三层606相对于通孔406、408、410、412、414、416、418和420上的导电材料的深度允许调整每个通孔406、408、410、412、414、416、418和420的电容效应。由通孔406、408、410、412、414、416、418和420以及第四层608的返回部分形成的电容器的尺寸在约0.1皮法(picofarad，pf)到约0.5pf之间。基板402的顶表面和底表面可以覆盖在塑料绝缘层中，以进一步增强电路的操作。

在每个通孔406、408、410、412、414、416、418和420中产生的电容器的组合以及信号返回层的特征电感为每条迹线422、424、426、428、430、432、434或436产生共模滤波器。通过基于迹线422、424、426、428、430、432、434和436的阻抗调整每个电容器的电容值，共模噪声被更大地减小，由此提高了每条迹线422、424、426、428、430、432、434和436上的信号吞吐量。

图6B图示了通孔406、408、410、412、414、416、418或420的横截面视图的示意性表示。每个通孔406、408、410、412、414、416、418和420被形成为通过第一层602、第二层604、第三层606、第四层608和第五层610。第二层604由导电材料(诸如，金或铜)制成并且包围每个通孔406、408、410、412、414、416、418和420的周边。第二层604还将每个通孔406、408、410、412、414、416、418和420连接到其相应的迹线422、424、426、428、430、432、434或436。第三层606充当介电层，如图6A中所述。第四层608在第三层606中形成，并用作信号返回层。第五层610也由导电材料(诸如，铜或金)制成，并且也以与第二层602相同的方式包围通孔的周边。还可以在第五层610上方形成密封层(未示出)。

第四层608与第二层604分开距离D1并与第五层610分开第二距离D2。第二层604、第三介电层606和第四返回信号层608的组合产生具有在约0.1pf和0.5pf之间的电容值的电容器。通过调整第四层608与第二层604的距离D1，通孔电容器的电容值被调整。因为通孔将其相关联的迹线与第四返回信号层608连接，所以第二层604、第三介电层606和第四返回信号层608的组合形成共模滤波器，该共模滤波器去除由制造过程中的缺陷产生的信号反射造成的任何干扰。通过调整通孔电容器的电容值，可以调谐共模滤波器，以基本上消除由传输或返回信号的反射造成的所有信号噪声。

图6C图示了通孔406、408、410、412、414、416、418和420的横截面视图的另一个示例。第二返回信号层612被添加到第一返回信号层608与第五层610之间的第三层606。第二返回信号层612平行于第一信号层608延伸并增强共模滤波器的滤波效果。通过调整第一返回信号层608与第二返回信号层612之间的距离D3，在通孔中创建由第一返回信号层608、第三层606和第二返回信号层612形成的第二电容器。通过调整距离D3，可以调整第二通孔电容器的值，以增强共模滤波器的操作。另外，如发明人已经了解的，在通孔中形成第二电容器允许匹配在PCB 102的分离端部上的迹线。作为说明性示例，迹线422可以与迹线436匹配。因而，通过形成第二电容器，可以实现根据RJ45标准定位的信号线对。

图7图示了具有匹配的发送和接收迹线的RJ45插座的示意性表示。通过调整每条迹线422、424、426、428、430、432、434或436的高度H、宽度W和长度L，发送和接收线路可以被阻抗匹配。为了增强插座的操作，沿着每对发送具有相反极性的完全相同的高频信号。因为匹配的迹线经由屏蔽件被耦合，所以这些对彼此充当共模滤波器。而且，如果一个信号不能被递送，那么对应的相对信号线路将递送完全相同的信号。因为匹配的迹线充当耦合到屏蔽件的滤波器，所以高带宽传输造成的噪声将从信号中被滤除。另外，因为发送线路与接收线路匹配，所以信号的过滤以更大的准确性执行，因为用于滤波器的参考点是信号本身，而不是接地连接。

图8图示了差分平衡的一对信号线的示意性表示。如图所描绘的，调整每条迹线的特点，使得使用前面讨论的方法使第一迹线的阻抗与第二迹线的阻抗匹配。另外，在每个通孔中形成的电容器与嵌入在PCB 120中的返回信号线形成共模滤波器。通过在传输信号和响应信号两者的传输期间差分平衡两条迹线，实现了完全平衡的双向通信电路。

图9图示了平衡用于传输和返回信号的匹配迹线的方法的示意性表示。在步骤902中，调整匹配的迹线对中的每条迹线的物理特点，使得迹线的阻抗大致相等。物理特点可以包括每条迹线的高度、长度和宽度以及分离匹配的迹线对中的每条迹线的距离。在步骤904中，具有第一极性的第一信号沿着匹配的迹线集合中的第一迹线被发送。第一信号可以是以大于10千兆赫(“GHz”)的频率操作的高频通信信号。在步骤906中，与第一信号大致完全相同并且具有与第一信号的极性相反的极性的第二信号在匹配的迹线集合的第二迹线上与第一信号同时被发送。在步骤908中，在迹线的生成和终止端处测量第一信号，并且比较两个测量结果，以确定沿着迹线长度损失的数据量。在步骤910中，基于测得的信号损失量来调整第一迹线或第二迹线的至少一个物理特点。该处理可以返回到步骤904，直到信号损失量小于大约10分贝(“db”)。

在步骤912中，在匹配的迹线集合的第二迹线上发送第三信号。在步骤914中，在第一迹线上发送与第三信号大致完全相同但具有与第三信号的极性相反的极性的第四信号。在步骤916中，在迹线的生成和终止端处测量第三信号，并且比较两个测量结果，以确定沿着迹线长度损失的数据量。在步骤918中，基于测得的信号损失量来调整第一迹线或第二迹线的至少一个物理特点。该处理可以返回到步骤912，直到信号损失量小于大约10分贝(“db”)。在另一个示例中，该处理可以返回到步骤904，以确认第一信号的信号损失不受响应于第三信号损失而进行的调整的影响。

图10A-10B图示了定位在插座110中的PCB 120。PCB 120的基板402由柔性材料制成，该柔性材料允许PCB 120的第一部分以大约90度角被定向到PCB 120的第二部分。因而，PCB 120弯曲，使得通孔406、408、410、412、414、416、418和420被定位在插座中的引脚210上方，并且迹线422、424、426、428、430、432、434和436从通孔406、408、410、412、414、416、418和420延伸到插座的接触垫。屏蔽接线片486和488弯曲，使得它们相对于PCB 120成大约90度角。屏蔽接线片486和488沿着插座的侧面定位，使得插座的插座屏蔽件130接合屏蔽接线片486和488。

柔性PCB 120可以使用能够使柔性PCB 120弯曲的任何柔性塑料基板来实现。如本文所述，柔性PCB 120可以屈曲或弯曲，以符合RJ45插座110的现有形状因子并被插座屏蔽130屏蔽。例如，柔性PCB 120可以附连到RJ45插座110，被放置在RJ45插座110和插座屏蔽件130之间。屏蔽接线片486和488的柔性PCB 120可以附连到插座屏蔽件130，以提供到柔性PCB 120上的柔性电路的公共连接。然后，RJ45插座110的引脚210集合可以电耦合到其中使用RJ45插座110的设备的电路板。

柔性PCB 120可以被构造为折叠并符合RJ45插座110的形状，以更好地适合现有外壳(诸如插座屏蔽件130)。例如，在所公开方法的一个方面中，柔性PCB 120朝着柔性PCB120的中间区段以大约90度角弯曲，以折叠到插座屏蔽件130中。柔性PCB 120的屏蔽接线片486和488被折叠到插座屏蔽件130上并与其接触，可以被焊接以将柔性PCB 120固定到插座屏蔽件130。本领域技术人员将认识到的是，根据本公开的各个方面，柔性PCB 120相对于插座屏蔽件130内的RJ45插座110的朝向可以变化。例如，柔性PCB 120可以足够薄，以屈曲并折叠到插座屏蔽件130的其它侧中。柔性PCB 120可以成形为完全沿着插座屏蔽件130的底部区段304而不需要屈曲或弯曲到插座屏蔽件130中。

前面的详细描述仅仅是本公开的一些示例和实施例，并且在不脱离其精神或范围的情况下，可以根据本文的公开内容对公开的实施例进行许多改变。因此，前面的描述并不意味着限制本公开的范围，而是向本领域的普通技术人员提供足够的公开内容来实践本发明而没有不适当的负担。

图11描绘了包括刚性基板的高速通信插座的一个实施例。高速通信插座1100包括被构造为接纳通信插头(未示出)的插座壳体1102。基板1300被定位在壳体的下表面上，使得引脚1306从基板1300延伸，以与安装时插座安装到的电路板接合。

图12描绘了刚性高速通信插座中的各层的示意性表示。基板1300包括顶层1202、第二层、第三层1206和第四层1208，其中顶层1202包括其尺寸分别适于容纳引脚的多个通孔(未示出)，第二层1204包括多个如上面所讨论的阻抗匹配迹线，第四层包括与第一层1202中的通孔同心对齐的通孔。第一层1202通过由非导电材料(诸如但不限于Rogers材料)制成的第一中间层1210与第二层1204分离。第二层1204通过第二中间层1212与第三层1206分离，并且第三层1206通过第三中间层1214与第四层1208分离。顶部阻焊膜层1216在第一层1202的与第一中间层1210相对的侧上形成。在一个实施例中，第一层1202、第二层1204、第三层1206和第四层1208由1/4盎司铜和1/4盎司成品银组成。在一个实施例中，第一中间层1210、第二中间层1212和第三中间层1214由Rogers R04003材料制成。在另一个实施例中，第一层1202通过粘合剂粘附到第一中间层1210，第二层1204和第三层1206通过粘合剂粘附到第二中间层1212，第三层1206和第四层1208通过粘合剂粘附到第三中间层1214。

图13A描绘了高速通信插座的侧视图。插座包括刚性基板1300、接地部分1302、插口(socket)1304和插口1304中的引脚1306。刚性基板1300包括图12中描述的分层结构。图13B描绘了刚性基板1300的顶视图。刚性基板1300包括多个引脚通孔1402，每个引脚通孔1402的尺寸被设置为容纳引脚1306，使得引脚1306延伸通过基板1302。刚性基板包括延伸通过基板1300的多个接地通孔1310。

图14A描绘了刚性基板1300的顶层1202。顶层1202包括定位在刚性基板1300的一端上的引脚通孔1402。第一层1202的表面涂覆有导电材料，以形成接地平面。在一个实施例中，材料是1/4盎司铜和1/4盎司银。除了每个引脚通孔1402的外围周围的区域之外，涂层基本上覆盖了第一层1202的整个表面。图14B描绘了刚性基板1300的第二层1404。第二层1204覆盖有导电材料，该导电材料基本上覆盖除引脚通孔1402周围的区域以及从每个引脚通孔1402延伸的迹线1406周围的区域之外的第二层1204的整个表面。每条迹线1406包括第一部分1408和第二部分1410。两条相邻迹线的第一部分1408和第二部分1410的长度、宽度和深度被调整，使得通过使用前面讨论的任何技术使迹线阻抗匹配。在一个实施例中，覆盖第二层1204的材料是1/4盎司铜和1/4盎司银。

图14C描绘了刚性基板1300的第三层1206。除引脚通孔1402的区域之外，第三层1206基本上被导电材料覆盖。在一个实施例中，覆盖第二层1204的材料是1/4盎司铜和1/4盎司银。图14D描绘了刚性基板1300的第四层1208。除引脚通孔1402的外围之外，第四层1208被导电材料覆盖。在一个实施例中，覆盖第二层1204的材料是1/4盎司铜和1/4盎司银。

图15描绘了基板1300的底视图。引脚1306被插入到每个引脚通孔1402中，使得引脚1306延伸通过基板。每个接地通孔1310填充有导电材料，以将基板1300的底表面与基板1300的第一层1202、第二层1204、第三层1206和第四层1208连接。两个接地平面1502被形成在基板1300的相对端上。接地平面1502在至少两个接地通孔1306上方形成，以将接地平面1502连接到基板的第一层1202、第二层1204、第三层1206和第四层1208。当插座壳体1102连接到电路板(未示出)时，接地平面1510接合电路板上的对应接地平面，以将插座接地到电路板。

图16描绘了基板1300的顶视图。插座1304在引脚通孔1402中被形成。每个插座的尺寸被设计为接合导线(未示出)，其与插入到插座壳体1100中的对应插头中的导线接合。接地通孔1301与基板1300的背面上的接地通孔1310对应。

在本公开中，词语“一"或“一个"应当被理解为既包括单数又包括复数。相反，在适当的情况下，对复数项的任何引用都将包括单数。

应当理解的是，对于本领域技术人员而言，对本文公开的当前优选实施例的各种改变和修改将是显而易见的。可以在不脱离本公开的精神和范围的情况下做出这样的改变和修改，并且不会削弱其预期的优点。因此，所附权利要求涵盖此类改变和修改。

Claims (20)

1.一种高速通信插座，包括：

壳体，包括用于接纳插头的端口，所述端口包括多个第一引脚，每个所述引脚连接到所述插头中对应的信号线；

包围所述壳体的屏蔽外壳；

所述壳体中的刚性电路板，具有：

基板，

延伸通过所述基板的多个通孔，每个通孔被构造为容纳在所述壳体上的多个第二引脚中的引脚，

在所述基板中的中间层上的多条迹线，每条迹线从所述多个通孔中对应的一个通孔延伸；

在所述基板中的所述中间层的第一侧上的第一屏蔽层；

在所述基板中的所述中间层的第二侧上的第二屏蔽层；以及

与所述第二屏蔽层相邻的第三屏蔽层。

2.如权利要求1所述的插座，其中，在被通电时，所述多条迹线中的每条迹线与所述多条迹线中的第二相邻迹线差分匹配。

3.如权利要求2所述的插座，其中匹配的迹线对中的第一迹线的阻抗值被调整为大体上等于所述匹配的迹线对中的第二迹线的阻抗值。

4.如权利要求1所述的插座，其中通过迹线层和嵌入在介电层中的返回信号层在每个通孔中形成电容器。

5.如权利要求4所述的插座，其中所述返回信号层与所述迹线层之间的距离被调整为使得所述电容器具有介于约0.1pf与约0.5pf之间的值。

6.如权利要求3所述的插座，其中调整匹配的迹线集合中的每条迹线的宽度、高度或长度以使得所述第一迹线的阻抗匹配所述第二迹线的阻抗。

7.如权利要求4所述的插座，其中在嵌入在介电层中的返回信号层下方的介电层中形成第二返回信号层以形成第二电容器。

8.如权利要求7所述的插座，其中调整第一信号层与第二信号层之间的距离以在0.1pf与0.5pf之间调整所述第二电容器的值。

9.如权利要求3所述的插座，其中调整所述第一迹线和所述第二迹线的阻抗以使得当在所述第一迹线上传送第一信号并且在所述第二迹线上传送第二信号时，所述迹线匹配。

10.如权利要求4所述的插座，其中所述电容器、迹线和返回信号层与匹配的迹线集合形成共模滤波器。

11.如权利要求10所述的插座，其中所述电容器的值被调整以使得所述共模滤波器防止来自匹配的迹线的信号的反射。

12.如权利要求11所述的插座，包括在所述基板的与第一屏蔽层相对的一侧上的第二屏蔽接线片。

13.如权利要求1所述的插座，其中所述迹线被镀金。

14.如权利要求1所述的插座，其中所述基板包括介电常数大于3.0的介电材料。

15.一种高速通信插座，包括具有用于接纳插头的端口的标准RJ45壳体，所述端口包括连接到所述插头中对应的信号线的多个第一引脚，所述插座包括：

包围所述壳体的屏蔽外壳；

在所述壳体的下部上的刚性电路板，具有：

基板，

延伸通过所述基板的多个通孔，每个通孔被构造为容纳所述壳体上的多个第二引脚中的引脚，

在所述基板的中间层上的多条迹线，每条迹线从所述多个通孔中对应的一个通孔延伸，及

在所述基板中的所述中间层的第一侧上的第一屏蔽层；

在所述基板中的所述中间层的第二侧上的第二屏蔽层；以及与所述第二屏蔽层相邻的第三屏蔽层。

16.一种形成高速通信插座的方法，所述方法包括：

形成第一接地层，

在第一层的一侧上形成介电材料的第二层，

在第二层的与第一层相对的一侧上形成第三层，所述第三层具有由导电材料制成的接地平面；

在第三层的与第二层相对的一侧上形成第四层，所述第四层由介电材料制成；

在第四层的与第三层相对的一侧上形成第五层，所述第五层具有由导电材料制成的接地平面；

在第五层的与第四层相对的一侧上形成第六层，所述第六层由介电材料制成；

在第六层的与第五层相对的一侧上形成第七层，所述第七层具有由导电材料制成的接地平面；以及

形成通过第一层、第二层、第三层、第四层、第五层、第六层和第七层的通孔，

其中第三层包括从每个通孔延伸的多条迹线。

17.一种高速通信插座，包括：

壳体，包括用于接纳插头的端口，所述端口包括多个第一引脚，每个所述引脚连接到所述插头中对应的信号线；

包围所述壳体的屏蔽外壳；

所述壳体中的多层刚性电路板，具有：

第一接地层，

介电材料的第二层，所述第二层在第一层的一侧上，

第三层，所述第三层在第二层的与第一层相对的一侧上并具有由导电材料制成的接地平面；

第四层，所述第四层在第三层的与第二层相对的一侧上并由介电材料制成；

第五层，所述第五层在第四层的与第三层相对的一侧上并具有由导电材料制成的接地平面；

第六层，所述第六层被形成在第五层的与第四层相对的一侧上并由介电材料制成；

第七层，所述第七层被形成在第六层的与第五层相对的一侧上并具有由导电材料制成的接地平面；以及

多个通孔，所述多个通孔延伸通过第一层、第二层、第三层、第四层、第五层、第六层和第七层，其中每个通孔被构造为容纳所述壳体上的多个第二引脚中的引脚，

其中第三层包括从每个通孔延伸的多条迹线。

18.如权利要求17所述的插座，其中通过第一层、第二层和第三层上的多条迹线之一的组合，在每个通孔中形成电容器。

19.如权利要求18所述的插座，其中调整第二层的深度以使得每个通孔中的电容器具有介于约0.1pf和约0.5pf之间的值。

20.如权利要求17所述的插座，包括通过第一层、第二层、第三层、第四层、第五层、第六层和第七层形成的多个接地通孔。

Images