JP6843312B1 - 回路基板及び電子機器 - Google Patents

回路基板及び電子機器 Download PDF

Info

Publication number
JP6843312B1
JP6843312B1 JP2020557354A JP2020557354A JP6843312B1 JP 6843312 B1 JP6843312 B1 JP 6843312B1 JP 2020557354 A JP2020557354 A JP 2020557354A JP 2020557354 A JP2020557354 A JP 2020557354A JP 6843312 B1 JP6843312 B1 JP 6843312B1
Authority
JP
Japan
Prior art keywords
ground pattern
ground
pattern
circuit board
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020557354A
Other languages
English (en)
Other versions
JPWO2021192073A1 (ja
Inventor
辰也 山中
辰也 山中
佑介 山梶
佑介 山梶
雄大 米岡
雄大 米岡
顕次 和田
顕次 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6843312B1 publication Critical patent/JP6843312B1/ja
Publication of JPWO2021192073A1 publication Critical patent/JPWO2021192073A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0215Grounding of printed circuits by connection to external grounding means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • H05K1/0227Split or nearly split shielding or ground planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0999Circuit printed on or in housing, e.g. housing as PCB; Circuit printed on the case of a component; PCB affixed to housing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

回路基板(21)には、グラウンド線を含む信号線群が接続される。回路基板(21)は、信号線群を介して受信した信号又は信号線群を介して送信する信号を処理する通信回路部(50)を搭載する。回路基板(21)は、信号線群内のグラウンド線が接続されることができる第1のグラウンドパターン(60)と、インダクタンス素子(90)を介して第1のグラウンドパターン(60)に電気的に接続され、第1の接地線(30)を介して接地される第2のグラウンドパターン(70)と、キャパシタンス素子(100)を介して第2のグラウンドパターン(70)に電気的に接続され、第1のグラウンドパターン(60)から絶縁され、通信回路部(50)のグラウンド端子が接続される、第3のグラウンドパターン(80)と、を備える。

Description

本開示は、回路基板及び電子機器に関する。
外部の機器と通信を行う機能を備える電子機器が知られている。このような電子機器は、通信回路を搭載した回路基板と、通信ケーブルを接続するコネクタと、を備える。
このような電子機器が静電気、雷、又は周囲に配置された他の電子機器、電源ケーブルを介して共通の電源に接続された他の電子機器等から発生する電磁ノイズに曝されると、通信ケーブルを接続したコネクタから侵入した電磁ノイズが回路基板上の導電体のパターンを介して電子機器の内部に侵入することがある。
侵入した電磁ノイズが通信回路に伝搬すると、電子機器の性能が低下するおそれがあるため、電子機器の筐体が接続されるグラウンドのパターンを通信回路のグラウンドのパターンから分離する回路基板が用いられてきた。
例えば、特許文献1には、グラウンドされる電子機器の筐体のグラウンドのパターンと通信回路のグラウンドのパターンとの間にこれらのパターンを分離するスリット部を配置した回路基板が記載されている。
特開2010−050298号公報
しかし、特許文献1に記載された回路基板では、回路基板を含む機器筐体に接続される接地配線のインピーダンスによって、通信ケーブルのシールドから侵入した高周波帯域の電磁ノイズはグラウンドに逃れない。このため、高周波帯域の電磁ノイズが通信回路に伝搬し、通信回路が誤動作するおそれがある。
また、特許文献1に記載された回路基板においては、接地配線を接続しないことにより、侵入する電磁ノイズを低減することができる。しかし、一般的に、他の機器との安定した通信を維持するため、回路基板又は金属の機器筐体は、接地配線で接続される。
このような接地配線は、残留インダクタンス、残留抵抗等を有するため、回路基板の外から侵入する電磁ノイズに対して高いインピーダンスを有する。接地配線を通して通信ケーブルから電磁ノイズが侵入すると、半導体素子を含む通信回路に伝搬し、通信回路が誤動作するおそれがある。
本開示は、上記に鑑みてなされたものであり、電磁ノイズの影響を受けにくい回路基板を提供することを目的とする。
上記目的を達成するため、本開示に係る回路基板は、
グラウンド線を含む信号線群が接続され、前記信号線群を介して受信した信号又は前記信号線群を介して送信する信号を処理する通信回路部を搭載する回路基板であって、
前記信号線群内の前記グラウンド線が接続されることができる第1のグラウンドパターンと、
インダクタンス素子を介して前記第1のグラウンドパターンに電気的に接続され、第1の接地線を介して接地される第2のグラウンドパターンと、
キャパシタンス素子を介して前記第2のグラウンドパターンに電気的に接続され、前記第1のグラウンドパターンから絶縁され、前記通信回路部のグラウンド端子が接続される、第3のグラウンドパターンと、を備える。
本開示によれば、通信ケーブルを接続したコネクタから侵入した高周波帯域の電磁ノイズが通信回路部まで伝搬しにくく、かつ、もとの経路に戻りにくいため、電磁ノイズの影響を受けにくい回路基板及び電子機器を提供することができる。
実施の形態1に係る電子機器の斜視図 図1に示す電子機器の上面図 図1に示す電子機器の回路図 図1に示す電子機器の変形例を示す図 1つの実施例に係る電子機器の回路図 比較例1に係る電子機器の回路図 比較例2に係る電子機器の回路図 図1に示す電子機器と比較例1に係る電子機器の電磁界シミュレーションの結果を示す図 実施の形態2に係る電子機器の上面図 図9に示す電子機器の回路図 実施の形態3に係る電子機器の上面図 図11に示す電子機器の回路図 図11に示す電子機器の別の斜視図 実施の形態4に係る電子機器の上面図 図14に示す電子機器の回路図 実施の形態5に係る電子機器の上面図 実施の形態6に係る電子機器の斜視図 図17に示す電子機器の上面図 図17に示す電子機器の断面図
(実施の形態1)
以下、実施の形態1に係る回路基板21を含む電子機器1について、図面を参照しながら説明する。
図1の斜視図に示すように、電子機器1は、回路素子、配線等を覆う金属の筐体10と、ピン、素子、集積回路等を搭載し、プリントされた銅箔のパターンを有する回路基板21と、筐体10に電気的に接続された接地配線30と、を備える。
なお、ここでいうパターンは回路基板にプリントされた導体の箔を含む回路電極のことをいい、箔の形状を表すものではない。
回路基板21は、筐体10上に配置されている。回路基板21は、例えば、誘電体の基板の片面にのみ銅箔のパターンが配置されている片面基板である。
接地配線30は、例えば、地中に埋め込まれたアース棒に接続されて接地される銅線である。以下、接地配線30は接地されていることとして説明する。
なお、接地の電位は、絶対的な電位に限られるものではない。接地の電位は、例えば、アース棒に接続されていない導体であって、コモンモード電流のリターン経路となり、かつ接続されている複数の電子機器の基準電位となる導体の電位を広く含む。
接地配線30は、請求項における、第1の接地線の一例である。
また、電子機器1は、図2の上面図に示すように、外部の機器を接続する通信ケーブルのコネクタ40と、コネクタ40に接続される通信回路部50と、を備える。
コネクタ40は、通信ケーブルのプラグ又はジャックを受け入れるレセプタクルである。通信ケーブルは、破線で示すように、信号線、例えば、一対の差動通信配線DS1、DS2と、シールド配線SWと、を含む。
破線で示すように、コネクタ40は、コネクタ本体B1と、コネクタ本体B1に覆われ、通信ケーブルの端子と物理的に接触することで電気的に接続される導電体の端子T1、T2、T3と、を備える。
通信ケーブルがコネクタ40に接続されると、通信ケーブルのシールド配線SW、差動通信配線DS1及びDS2は、コネクタ40の端子T1、T2、T3にそれぞれ電気的に接続される。
シールド配線SWは、請求項における、グラウンド線の一例である。差動通信配線DS1、DS2及びシールド配線SWの群は、請求項における、信号線群の一例である。
なお、シールド配線SWは、コネクタ40を導電体で覆い、この導電体と電気的に接続された金属のシールドケース、シールドシース、シールド筐体等を回路基板21に接続する配線であってもよい。
信号線は、一対の差動通信配線DS1、DS2でなくてもよく、シールド配線SWを電流のリターン経路とする1線のシングルエンド通信配線でも構わない。
また、上記の差動通信配線DS1、DS2又はシングルエンド通信配線上に一般的なノイズフィルタを設けても構わない。ノイズフィルタはコネクタ40の内部に配置されていても、回路基板21上のコネクタ40と通信回路部50との間に配置されていてもよい。ノイズフィルタは、一般的にノイズを低減する部品、例えば、抵抗、線間コンデンサ、対地間コンデンサ、トランス、ノーマルモードチョークコイル、コモンモードチョークコイル等を組み合わせたものを含む。
回路基板21の銅箔のパターン上には、3つの接続部P1、P2、P3が設けられている。
接続部P1は、第1のグラウンドパターン60上に設けられた接続点である。接続部P1は、第1のグラウンドパターン60をコネクタ40から突出する端子T1のピンにハンダで接続したものである。
なお、端子T1のピンを介さず、シールド配線SWと第1のグラウンドパターン60とを直接に接続してもよい。また、シールド配線SWと第1のグラウンドパターン60との間に、前述した金属のシールドケース、シールドシース、シールド筐体等を配置し、シールド配線SW、シールドケース、第1のグラウンドパターン60の順に接続してもよい。
接続部P2、P3は、通信回路部50から延びる信号線のパターン上に設けられた接続点である。接続部P2、P3は、通信回路部50から延びる信号線のパターンをコネクタ40から突出する端子T2、T3のピンにハンダで接続したものである。
以下の説明では、コネクタ40の詳細を省略する。また、端子T1、T2、T3のピンを介した電気的接続を配線と表現することがある。
通信回路部50は、通信用の集積回路(IC、Integrated Circuit)、高周波トランジスタ、コモンモードチョークコイル、水晶発振子等を含む回路素子を搭載する。通信回路部50は、差動通信配線DS1、DS2及びシールド配線SWを介して受信した信号を処理する電子回路である。
接地配線30は筐体10に電気的に接続され、第2のグラウンドパターン70は筐体10に電気的に接続されている。このため、筐体10、接地配線30及び第2のグラウンドパターン70は、グラウンドされている。
第3のグラウンドパターン80は、通信回路部50に基準電位を提供する回路基板21上の銅箔のパターンである。第3のグラウンドパターン80は、通信回路部50のグラウンド端子と電気的に接続されている。
第1のグラウンドパターン60、第2のグラウンドパターン70及び第3のグラウンドパターン80は、回路基板21の表面に形成されている。
図面においては、理解を促進するため、第1のグラウンドパターン60、第2のグラウンドパターン70及び第3のグラウンドパターン80は、異なる模様でハッチングされている。
電子機器1は、さらに、インダクタンス素子90とキャパシタンス素子100とを備える。
図1、図2に示したように、第1のグラウンドパターン60と第2のグラウンドパターン70はインダクタンス素子90で接続されている。また、第2のグラウンドパターン70と第3のグラウンドパターン80はキャパシタンス素子100で接続されている。
これに対し、第1のグラウンドパターン60と第3のグラウンドパターン80は、導電体、キャパシタンス素子、インダクタンス素子のいずれでも接続されず、接続部材でも接続されていない。
以下、導電体、キャパシタンス素子、インダクタンス素子のいずれでも接続されていないことを絶縁されていると表現する。
差動通信配線DS1と第1のグラウンドパターン60との間、差動通信配線DS2と第1のグラウンドパターンとの間に、ボブスミス終端を含む終端を施してもよい。また、差動通信配線DS1と第3のグラウンドパターン80との間、差動通信配線DS2と第3のグラウンドパターン80との間に、ボブスミス終端を含む終端を施してもよい。このように、差動信号を用いて通信を行う場合には、差動通信配線DS1、DS2の末端を同一のグラウンドパターン、例えば、第1のグラウンドパターン60又は第3のグラウンドパターン80、に対して終端することが望ましい。
また、ボブスミス終端においては、差動通信配線DS1、DS2にコモンモードで混入したノイズが流れやすい。また、第3のグラウンドパターンを介して通信回路部50にノイズが流れやすいので、差動通信配線DS1、DS2を第3のグラウンドパターン80に接続するよりも、差動通信配線DS1、DS2を第1のグラウンドパターン60に接続する方が望ましい。
次に、電子機器1の回路図である図3を参照して、インダクタンス素子90のインダクタンス値Lとキャパシタンス素子100のキャパシタンス値Cについて説明する。
なお、図3においては、ノイズ源をNSで表し、ノイズ源NSで発生した電磁ノイズは通信ケーブルのシールド配線SWに作用するものとした。
インダクタンス素子90のインダクタンス値Lは、具体的には、コネクタ40から侵入すると想定される高周波帯域、例えば、1MHz以上の電磁ノイズHNに対して高インピーダンスとなるインダクタンス値Lである。
インダクタンス素子90は、抵抗成分とインダクタンス成分の両方を有し、かつ周波数に応じて特性が変化する素子、例えば、フェライトビーズであってもよい。以下、インダクタンス素子90としてフェライトビーズを用いる場合について説明する。
スイッチング回路、雷等は、周波数の低い成分で大きい振幅を有し、周波数の高い成分で小さい振幅を有する電磁ノイズを発生させる。
このような低周波帯域の電磁ノイズは、接地配線30の残留インダクタンス成分の影響を受けにくく、ノイズ源NSに戻りやすい。残留インダクタンスは、寄生インダクタンス、浮遊インダクタンス、自己インダクタンス等と呼ばれることがあるが、本実施の形態においては、残留インダクタンスと呼ぶ。
一方、静電気放電、ブラシモータ等で発生する高周波帯域の電磁ノイズは、残留インダクタンス成分の影響を受けやすい。また、高周波帯域の電磁ノイズに対して、キャパシタンス素子100のインピーダンスは小さい。このため、高周波帯域の電磁ノイズは、回路基板21に侵入する。
インダクタンス素子90としてフェライトビーズを用いれば、特定の高周波帯域に対してのみインピーダンスが高いので、高周波帯域の電磁ノイズHNが回路基板21に侵入しにくい。特に、通信に用いられる信号の周波数と近い周波数の電磁ノイズを通しにくい性質を有するフェライトビーズを用いれば、通信回路部50の誤動作をより効果的に防止することができる。
なお、インダクタンス素子90とキャパシタンス素子100と接地配線30の残留インダクタンスは、LCLのT型フィルタ回路の一種である。このT型フィルタ回路は、インダクタンス素子90の回路定数とキャパシタンス素子100の回路定数によって定められる共振周波数で直列共振する性質を備える。
共振周波数に近い周波数成分を有する電磁ノイズは、ノイズ源NSからインダクタンス素子90及びキャパシタンス素子100を介して、通信回路部50に伝搬する。
従って、通信に用いられる信号の周波数と共振周波数が近いと、伝搬した電磁ノイズが通信回路部50の動作により大きい影響を与えるおそれがある。
このため、好ましくは、キャパシタンス素子100のキャパシタンス値C及びインダクタンス素子90のインダクタンス値Lは、T型フィルタ回路の共振周波数を通信に用いられる信号の周波数から異ならせる値として設定される。
また、通信回路部50で通信に用いられる信号の周波数の帯域が広い場合には、好ましくは、インダクタンス素子90として抵抗成分が大きいフェライトビーズを用い、インダクタンス素子90と直列に配置された抵抗素子を用いる。このようにすることで、LCLのT型フィルタ回路の共振の振幅を小さくし、通信回路部50に伝搬する電磁ノイズの量を低減することができる。
さらに、好ましくは、キャパシタンス素子100のキャパシタンス値C及びインダクタンス素子90のインダクタンス値Lは、通信に用いられる信号の周波数の基本周波数だけでなく、n次高調波の周波数から共振周波数を異ならせる値として設定される。
以上、インダクタンス素子90としてフェライトビーズを用いた場合について説明した。
図1から図3に示した電子機器1においては、インダクタンス素子90は回路基板21上に配置されている。しかし、インダクタンス素子90は、コネクタ40の内部に配置されていてもよい。
キャパシタンス素子100のキャパシタンス値Cは、具体的には、コネクタ40から侵入すると想定される低周波帯域、例えば、数百kHz以下の電磁ノイズLNに対して高インピーダンスとなるキャパシタンス値Cである。
第2のグラウンドパターン70と第3のグラウンドパターン80の間に配置されるキャパシタンス素子100は、2個以上のキャパシタであってもよい。
インダクタンス素子90、キャパシタンス素子100の仕様、回路基板20上の配置は、例えば、電子計算機を用いたシミュレーションによって求められる。
以上の構成を有する電子機器1が電磁ノイズに曝された場合の挙動について、電子機器1と異なる構成を備える比較例1、2に係る電子機器2、3の回路図を示す図5、図6と、実施の形態1に係る電子機器1の別の回路図を示す図7を参照しながら説明する。
(比較例1)
比較例1に係る回路基板22を含む電子機器2は、電子機器1と異なり、第1のグラウンドパターン60及びインダクタンス素子90を備えない。電子機器2においては、コネクタ40のシールド配線SWは第2のグラウンドパターン70に直接に接続されている。
図5に、電子機器2に電磁ノイズHNと低周波帯域の電磁ノイズLNが侵入した場合のノイズの伝搬経路を太い矢印で示す。
コネクタ40から侵入した低周波数帯域の電磁ノイズLNに対して、キャパシタンス素子100は高インピーダンスであり、接地配線30は低インピーダンスである。
このため、低周波帯域の電磁ノイズLNは、第2のグラウンドパターン70から接地配線30を通ってアースに逃げる。
従って、低周波帯域の電磁ノイズLNは、通信回路部50まで伝搬しない。
一方、コネクタ40から侵入した高周波帯域の電磁ノイズHNに対して、キャパシタンス素子100は低インピーダンスであるが、残留インダクタンス成分のため、接地配線30は高インピーダンスとなる。
このため、高周波帯域の電磁ノイズHNは、接地配線30を通ってアースに逃げることはできず、第2のグラウンドパターン70からキャパシタンス素子100を経由して第3のグラウンドパターン80に伝搬し、通信回路部50に侵入する。
(比較例2)
比較例2に係る回路基板23を含む電子機器3においては、電子機器1と異なり、第1のグラウンドパターン60は第3のグラウンドパターン80から電気的に分離されていない。第1のグラウンドパターン60と第3のグラウンドパターン80とは接続部材130により接続されている。
図6に、電子機器3に電磁ノイズHNと低周波帯域の電磁ノイズLNが侵入した場合のノイズの伝搬経路を太い矢印で示す。
キャパシタンス成分を有するため、図6においては、接続部材130は、第1のグラウンドパターン60と第3のグラウンドパターン80との間に接続されたキャパシタンス素子130で示されている。
コネクタ40から侵入した低周波帯域の電磁ノイズLNに対して、インダクタンス素子90は低インピーダンス、キャパシタンス素子100及び接続部材130は高インピーダンスとなる。
このため、低周波帯域の電磁ノイズLNは、第1のグラウンドパターン60、インダクタンス素子90、第2のグラウンドパターン70及び接地配線30を通ってアースに逃げる。
一方、コネクタ40から侵入した高周波帯域の電磁ノイズHNに対して、インダクタンス素子90は高インピーダンスであり、接続部材130は低インピーダンスとなる。
このため、高周波帯域の電磁ノイズHNは、インダクタンス素子90を通ってアースに逃げることはできず、第1のグラウンドパターン60から接続部材130を経由して第3のグラウンドパターン80に伝搬し、通信回路部50に侵入する。
このように、比較例1、2に係る電子機器2、3では、高周波帯域の電磁ノイズHNは、通信回路部50に侵入するため、通信回路部50の性能を低下させることがある。
これに対し、図7に太い矢印で示すように、実施の形態1に係る電子機器1では、低周波帯域の電磁ノイズLNだけでなく、高周波帯域の電磁ノイズHNも、通信回路部50に伝搬しない。
以下、電子機器1に高周波帯域の電磁ノイズHNと低周波帯域の電磁ノイズLNが侵入した場合のノイズの伝搬経路を説明する。
コネクタ40から侵入した低周波帯域の電磁ノイズLNに対して、インダクタンス素子90は低インピーダンスである。
このため、比較例2と同様に、低周波帯域の電磁ノイズLNは、第1のグラウンドパターン60、インダクタンス素子90、第2のグラウンドパターン70及び接地配線30を通ってアースに逃げる。
また、コネクタ40から侵入した高周波帯域の電磁ノイズHNに対して、インダクタンス素子90は高インピーダンスとなる。
このため、比較例1と異なり、高周波帯域の電磁ノイズHNは、インダクタンス素子90を通ってアースに逃げることはできない。また、比較例2と異なり、第1のグラウンドパターン60と第3のグラウンドパターン80とは接続されていないから、高周波帯域の電磁ノイズHNは、第3のグラウンドパターン80に伝搬しない。
従って、高周波帯域の電磁ノイズHNは、インダクタンス素子90によって反射され、通信回路部50に伝搬しない。
インダクタンス素子90によって反射された高周波帯域の電磁ノイズHNは、シールド配線SWが十分長ければ、シールド配線SWの損失によって減衰する。
なお、接地配線30が長い場合、接地配線30は、高周波帯域の電磁ノイズHNに対して高い残留インダクタンスをもつ。しかし、この場合でも、電子機器1によれば、高周波帯域の電磁ノイズHNは、接地配線30まで伝搬しないため、通信回路部50に侵入しない。
図8に電子機器1の回路基板21と電子機器2の回路基板22を比較した電磁界シミュレーションの結果を示す。このシミュレーションは、高周波帯域の電磁ノイズHNを第1のグラウンドパターン60とアース電位の間に印加した場合に、通信回路部50の差動通信配線に伝搬するノイズの量をSパラメータとして出力した結果を示すものである。
実線で示した回路基板21は、ほぼすべての周波数領域にわたって破線で示した回路基板22よりも効果的にノイズの量を抑制している。特に、100MHz付近では、回路基板21は、回路基板22に比べて、ノイズを10dB程度抑制している。
以上説明した電子機器1においては、筐体10と第2のグラウンドパターン70とを接地配線30で接続したが、筐体10と第2のグラウンドパターン70とを接続する方法は、これに限られない。
例えば、図4に斜視図を示した回路基板29においては、第2のグラウンドパターン70は、筐体10の一部を隆起させて形成した金属の凸部11と電気的に接続されている。
例えば、第2のグラウンドパターン70と筐体10は、以下の方法で接続されてもよい。
回路基板29の第2のグラウンドパターン70上にねじ穴を開ける。そのねじ穴の直下において、筐体10に凸部11を形成し、凸部11の上端部にねじ穴を形成する。第2のグラウンドパターン70をはんだレベラー処理することにより、回路基板29の裏面に金属を露出させる。露出した金属の箇所と凸部11を接触させる。第2のグラウンドパターン70の上からねじを挿入して凸部11のねじ穴に嵌合させ、ネジ止めする。
このようにすることで、凸部11に第2のグラウンドパターン70が押し付けられて固定されるため、第2のグラウンドパターン70、筐体10及び接地配線30の間の接触抵抗が低減される。
さらに、接地配線30は、板金、ブスバーを用いたもの又はこれらを組み合わせたものであってもよい。すなわち、第2のグラウンドパターン70と筐体10を電気的に接続する導体であって、残留インダクタンスの影響のない直流に対してアース電位と等しくするものであれば、図示したハーネス状のものに限られない。
なお、直流に対しても、接地配線30は残留抵抗成分を有するため、接地配線30に流れた電流に応じて、アース電位と第2のグラウンドパターン70又は筐体10との間に電位差が発生する。接地配線30の残留抵抗成分は十分に小さいので、以下、接地配線30及び接地配線30を介して電気的に接続された導体の電位は、アース電位と等しいものと考える。
(実施の形態2)
実施の形態2に係る回路基板24を含む電子機器4は、実施の形態1に係る電子機器1と同様の構成を備え、かつ、第1のグラウンドパターン60と第2のグラウンドパターン70と第3のグラウンドパターン80との間の距離に後述する関係を備えるものである。
図9の上面図に示すように、回路基板24の第1のグラウンドパターン60と第3のグラウンドパターン80との最短の距離DAは、第2のグラウンドパターン70と第3のグラウンドパターン80との最短の距離DBより大きい。
第1のグラウンドパターン60と第3のグラウンドパターン80との間に寄生キャパシタンス成分が生じるとしても、そのキャパシタンス値はキャパシタンス素子100に対して比較的小さい。
図10に示した回路図において、キャパシタンス素子100のキャパシタンス値をCとし、第1のグラウンドパターン60と第3のグラウンドパターン80との間に生じる寄生キャパシタンス成分140のキャパシタンス値をC0とする。
また、第1のグラウンドパターン60と第3のグラウンドパターン80の対向する断面積をS1[m]、第2のグラウンドパターン70と第3のグラウンドパターン80の対向する断面積をS2[m]とする。
前述したように、距離DAは距離DBより大きい。
このため、下記の数式に示すように、第1のグラウンドパターン60と第3のグラウンドパターン80との間の容量C1[F]と、第2のグラウンドパターン70と第3のグラウンドパターン80との間の容量C2[F]について、C2>>C1を満たすことができる。
Figure 0006843312
寄生キャパシタンス成分140のキャパシタンス値C0は、一般に、C0>C1である。しかし、DAをDBより十分に大きくすれば、C0の値を十分に小さくすることができる。
以上から、寄生キャパシタンス成分140のキャパシタンス値C0は、高周波帯域の電磁ノイズHNにとって無視できるほど小さい。
従って、コネクタ40から侵入した高周波帯域の電磁ノイズHNは、太い矢印で示すように、寄生キャパシタンス成分140を経由して第3のグラウンドパターン80に伝搬することはない。また、インダクタンス素子90は、高周波帯域の電磁ノイズHNに対して高インピーダンスとなるから、高周波帯域の電磁ノイズHNは、インダクタンス素子90を通って通信回路部50に伝搬することもない。
このように、電子機器4によれば、電子機器1に比べて、より効果的に高周波帯域の電磁ノイズHNの侵入を防止することができる。
(実施の形態3)
電子機器1、2においては、第2のグラウンドパターン70のみ接地されているが、第2のグラウンドパターン70とともに、第1のグラウンドパターン60を接地してもよい。
図11に示すように、実施の形態3に係る回路基板25を含む電子機器5は、実施の形態1に係る電子機器1と同様の構成を備え、かつ、接地配線30とは別に、第1のグラウンドパターン60に接続された接地配線31を備える。
接地配線30は、接地配線接続部71で第2のグラウンドパターン70と電気的に接続され、接地配線31は、接地配線接続部61で第1のグラウンドパターン60と電気的に接続されている。
接地配線接続部61、71は、銅箔のパターン上に設けられた導電体の接続部であり、例えば、金属のリングである。
図12に、電子機器5に電磁ノイズHNと低周波帯域の電磁ノイズLNが侵入した場合のノイズの伝搬経路を太い矢印で示す。
コネクタ40から侵入した低周波帯域の電磁ノイズLNに対して、インダクタンス素子90は低インピーダンス、キャパシタンス素子100は高インピーダンスとなる。
このため、低周波帯域の電磁ノイズLNは、第1のグラウンドパターン60、インダクタンス素子90、第2のグラウンドパターン70及び接地配線30を通ってアースに逃げる。
一方、コネクタ40から第1のグラウンドパターン60に侵入した高周波帯域の電磁ノイズHNは、インダクタンス素子90を通ることができない。
また、接地配線31は、接地配線30と同様に、残留インダクタンス成分を有する。それでも、接地配線31が短ければ、高周波帯域の電磁ノイズHNに対する残留インダクタンス成分のインピーダンス値は比較的小さい。
このため、コネクタ40から侵入した高周波帯域の電磁ノイズHNは、シールド配線SWに戻ることなく、接地配線31を通してアースに逃げる。
このように、電子機器5によれば、高周波帯域の電磁ノイズHNが通信回路部50に伝搬しないだけでなく、通信ケーブルを介して接続された他の機器への高周波帯域の電磁ノイズHNの反射波の伝搬を抑制できる。
このため、通信ケーブルを介して電子機器5に接続された他の機器の誤動作を防止することができる。
なお、接地配線31は、ハーネス状のものに限らず、板金、ブスバー等の板状のものであってもよい。
接地配線31は、請求項における、第2の接地線の一例である。
電子機器5は、接地配線30と接地配線31の2つの配線を有する。しかし、第1のグラウンドパターン60と第2のグラウンドパターン70を接地するための配線を接地配線30の1つとし、第1のグラウンドパターン60と第2のグラウンドパターン70を筐体10に電気的に接続してもよい。
具体的には、図13に示すように、金属の凸部11、12を筐体10に配置し、第1のグラウンドパターン60をねじ110で凸部12に接続し、第2のグラウンドパターン70をねじ110で凸部11に接続してもよい。
このようにすることで、筐体10を介して第1のグラウンドパターン60及び第2のグラウンドパターン70はグラウンドされる。
(実施の形態4)
電子機器5の接地配線31は、第1のグラウンドパターン60を直接に接地する配線であるが、第1のグラウンドパターン60を接地する構成は、これに限られない。
図14に示すように、実施の形態4に係る電子機器6は、回路基板26に、接地配線30とは別の接地配線32を備える。また、電子機器6は、接地配線32と電気的に接続され、第1のグラウンドパターン60、第2のグラウンドパターン70、第3のグラウンドパターン80とは別の第4のグラウンドパターン150を備えている。
第1のグラウンドパターン60と第4のグラウンドパターン150との間には、印加される電圧が高くなると抵抗値が下がる素子であるバリスタ素子160が配置されている。
電子機器6は、高電圧高周波帯域の電磁ノイズHHNを効果的にアースに逃がす効果を有する。
図15を参照して、電子機器6の有する効果を説明する。
高電圧高周波のノイズHHNがコネクタ40から侵入した場合、第1のグラウンドパターン60に接続されたバリスタ素子160に高い電圧が印加され、バリスタ素子160は低インピーダンスとなる。このため、コネクタ40から侵入した高電圧高周波のノイズHHNは、バリスタ素子160及び第4のグラウンドパターン150を経由して接地配線32からアースに逃げる。
従って、電子機器6によれば、高電圧高周波のノイズHHNがコネクタ40から侵入しても、インダクタンス素子90、キャパシタンス素子100、通信回路部50等の絶縁破壊を防止することができる。
なお、接地配線32は、請求項における、第2の接地線の一例である。
(実施の形態5)
第1のグラウンドパターン60と第2のグラウンドパターン70との間に接続されたインダクタンス素子90は、個別の部品としてのコイルでなくてもよい。
図16に示すように、実施の形態5に係る回路基板27を含む電子機器7は、インダクタンス素子90の代わりに銅箔のパターン91を備える。
銅箔のパターン91は、第1のグラウンドパターン60と第2のグラウンドパターン70との間に、細長い矩形の形状にプリントされている。
この銅箔のパターン91は、高周波帯域の電磁ノイズHNに対してインダクタンス成分を有する導体である。このような銅箔のパターン91の具体的な位置、幅、長さ、厚さ等は、例えば、一般的なストリップライン、マイクロストリップライン等の手法により、回路基板27の構成、回路基板27に含まれる誘電体の材質、厚さ等に基づいて、設計される。
電子機器7によれば、第1のグラウンドパターン60、第2のグラウンドパターン70をプリントする際に、電子機器1におけるインダクタンス素子90を銅箔のパターン91によって形成することができる。このように、個別の部品としてのコイルを必要としないため、電子機器7の部品の点数を電子機器1に比べて削減することができる。
このため、電子機器7によれば、回路基板27の設計の自由度が向上し、電子機器7の省スペース化及び軽量化が達成される。
なお、銅箔のパターン91の形状は、細長い矩形に限られない。銅箔のパターン91は、例えば、回路基板27の層を利用して形成したコイルであってもよい。このようにすることで、銅箔のパターン91のインダクタンス値を大きくすることができる。
(実施の形態6)
実施の形態6に係る電子機器8は、回路基板20を片面基板によって構成した電子機器1と異なり、回路基板28を多層基板170によって構成し、多層基板170の内部に銅箔のパターンを備える機器である。
図17に示すように、多層基板170は、誘電体の層である2つの誘電体層171、172と、2つの誘電体層171、172に挟まれる層である内層173と、最も外側に配置され、通信回路部50、第1のグラウンドパターン60、第2のグラウンドパターン70、第3のグラウンドパターン80等を実装する表層174と、を備える。
誘電体層171は、請求項における第1の誘電体層、誘電体層172は、請求項における第2の誘電体層、表層174は、請求項における最表層の一例である。
図18に示すように、多層基板170の最表層には、第1のグラウンドパターン60、第2のグラウンドパターン70及び第3のグラウンドパターン80が配置されている。
また、破線で示したように、通信回路部50に対向する位置に、銅箔のパターンである第5のグラウンドパターン81が配置されている。
電子機器8のA−A線に沿う断面図である図19に示すように、第5のグラウンドパターン81は、内層173に配置され、誘電体層171、172に挟まれている。
表層174と内層173に配置された第3のグラウンドパターン80は、ビア180で電気的に接続されている。
ビア180は、請求項における、接続導電体の一例である。
これまで、高周波帯域の電磁ノイズHNがコネクタ40から侵入する場合を検討してきた。しかし、高周波帯域の電磁ノイズHNがコネクタ40から侵入するとは限らない。
例えば、電磁気の空間結合のため、コネクタ40以外の経路から高周波帯域の電磁ノイズHNが侵入する場合がある。
高周波帯域の電磁ノイズHNによって誘電体層171の表面と裏面のうちの一面の電位が変化すると、他面の電位も変化する。そして、等しい位相で変化する電位は、コモンモード結合のため、互いに打ち消し合う。このため、通信回路部50と第3のグラウンドパターン80と第5のグラウンドパターン81との間に電圧の変動は生じない。
以下、その理由を説明する。
まず、高周波帯域の電磁ノイズHNが通信回路部50に侵入して、通信回路部50の電圧をΔVだけ変動させたとすると、通信回路部50に対向して配置されている第5のグラウンドパターン81の電圧もΔVだけ変動する。そして、第3のグラウンドパターン80と第5のグラウンドパターン81はビア180によって電気的に接続されているから、第3のグラウンドパターン80の電圧もΔVだけ変動する。
このため、通信回路部50の電圧と第3のグラウンドパターン80の電圧は、等しい電圧に保たれる。
また、高周波帯域の電磁ノイズHNが第3のグラウンドパターン80に侵入して、第3のグラウンドパターン80の電圧をΔVだけ変動させたとすると、第3のグラウンドパターン80とビア180によって電気的に接続されている第5のグラウンドパターン81の電圧もΔVだけ変動する。そして、第5のグラウンドパターン81に対向して配置されている通信回路部50の電圧もΔVだけ変動する。
このため、通信回路部50の電圧と第3のグラウンドパターン80の電圧は、等しい電圧に保たれる。
さらに、高周波帯域の電磁ノイズHNが通信回路部50と第3のグラウンドパターン80の両方に侵入した場合にも、同様に、通信回路部50の電圧と第3のグラウンドパターン80の電圧は、等しい電圧に保たれる。
このように、コネクタ40以外の経路から高周波帯域の電磁ノイズHNが侵入した場合でも、通信回路部50の電圧と、通信回路部50の基準電位となる第3のグラウンドパターン80の電圧との間に差が生じない。
従って、電子機器8によれば、このような場合でも、通信回路部50の誤動作が発生しにくい。
本開示は、本開示の広義の精神と範囲を逸脱することなく、様々な実施の形態及び変形が可能とされるものである。また、上述した実施の形態は、この開示を説明するためのものであり、本開示の範囲を限定するものではない。すなわち、本開示の範囲は、実施の形態ではなく、請求の範囲によって示される。そして、請求の範囲内及びそれと同等の開示の意義の範囲内で施される様々な変形が、本開示の範囲内とみなされる。
1、2、3、4、5、6、7、8 電子機器、10 筐体、11、12 凸部、20、21、22、23、24、25、26、27、28、29 回路基板、30、31、32 接地配線、40 コネクタ、50 通信回路部、60 第1のグラウンドパターン、61 接地配線接続部、70 第2のグラウンドパターン、71 接地配線接続部、80 第3のグラウンドパターン、81 第5のグラウンドパターン、90 インダクタンス素子、91 銅箔のパターン、100 キャパシタンス素子、110 ねじ、130 接続部材、140 寄生キャパシタンス成分、150 第4のグラウンドパターン、151 接地配線接続部、160 バリスタ素子、170 多層基板、171、172 誘電体層、173 内層、174 表層、180 ビア、B1 コネクタ本体、C、C0 キャパシタンス値、DA 第1のグラウンドパターンと第3のグラウンドパターンとの距離、DB 第2のグラウンドパターンと第3のグラウンドパターンとの距離、DS1、DS2 差動通信配線、NS ノイズ源、HN 高周波帯域の電磁ノイズ、L インダクタンス値、LN 低周波帯域の電磁ノイズ、HHN 高電圧高周波帯域の電磁ノイズ、P1、P2、P3 接続部、SW シールド配線、T1、T2、T3 端子。

Claims (8)

  1. グラウンド線を含む信号線群が接続され、前記信号線群を介して受信した信号又は前記信号線群を介して送信する信号を処理する通信回路部を搭載する回路基板であって、
    前記信号線群内の前記グラウンド線が接続されることができる第1のグラウンドパターンと、
    インダクタンス素子を介して前記第1のグラウンドパターンに電気的に接続され、第1の接地線を介して接地される第2のグラウンドパターンと、
    キャパシタンス素子を介して前記第2のグラウンドパターンに電気的に接続され、前記第1のグラウンドパターンから絶縁され、前記通信回路部のグラウンド端子が接続される、第3のグラウンドパターンと、を備える、
    回路基板。
  2. 前記第1のグラウンドパターンと前記第3のグラウンドパターンとの間の最短の距離は、前記第2のグラウンドパターンと前記第3のグラウンドパターンとの間の最短の距離よりも離れている、
    請求項1に記載の回路基板。
  3. 第2の接地線は、前記第1のグラウンドパターンに電気的に接続され、
    前記第1の接地線は、前記第2の接地線と異なる、
    請求項1又は2に記載の回路基板。
  4. バリスタ素子を介して前記第1のグラウンドパターンに電気的に接続される第4のグラウンドパターンを備え、
    前記第2の接地線は、前記第4のグラウンドパターンに電気的に接続される、
    請求項3に記載の回路基板。
  5. 前記インダクタンス素子は、銅箔のパターンである、
    請求項1から4のいずれか1項に記載の回路基板。
  6. 第1の誘電体を含む第1の誘電体層と、第2の誘電体を含む第2の誘電体層と、前記第1の誘電体層と前記第2の誘電体層との間に配置される第5のグラウンドパターンを含む内層と、前記第1の誘電体層に接する層であって前記内層とは異なる側に位置する最表層と、を含み、
    前記第1のグラウンドパターン、前記第2のグラウンドパターン及び前記第3のグラウンドパターンは、前記最表層に配置され、
    前記第3のグラウンドパターンと前記第5のグラウンドパターンとは、前記第1の誘電体層を貫く接続導電体によって電気的に接続され、
    前記通信回路部は、前記最表層に、前記第5のグラウンドパターンと対向して配置されている、
    請求項1から5のいずれか1項に記載の回路基板。
  7. 前記インダクタンス素子と、前記キャパシタンス素子と、前記第1の接地線と、を含むT型のフィルタ回路の共振周波数は、前記受信した信号の周波数又は前記送信する信号の周波数と異なる、
    請求項1から6のいずれか1項に記載の回路基板。
  8. 前記信号線群が接続されるコネクタと、
    前記コネクタを介して、前記信号線群を前記通信回路部に接続し、前記グラウンド線を前記第1のグラウンドパターンに接続する配線と、を備える、
    請求項1から7のいずれか1項に記載の回路基板を含む、電子機器。
JP2020557354A 2020-03-25 2020-03-25 回路基板及び電子機器 Active JP6843312B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/013204 WO2021192073A1 (ja) 2020-03-25 2020-03-25 回路基板及び電子機器

Publications (2)

Publication Number Publication Date
JP6843312B1 true JP6843312B1 (ja) 2021-03-17
JPWO2021192073A1 JPWO2021192073A1 (ja) 2021-09-30

Family

ID=74860856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020557354A Active JP6843312B1 (ja) 2020-03-25 2020-03-25 回路基板及び電子機器

Country Status (4)

Country Link
JP (1) JP6843312B1 (ja)
CN (1) CN115299184B (ja)
DE (1) DE112020006584B4 (ja)
WO (1) WO2021192073A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022190306A1 (ja) * 2021-03-11 2022-09-15
JPWO2022215176A1 (ja) * 2021-04-06 2022-10-13

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0384627U (ja) * 1989-12-20 1991-08-28
JP2003008153A (ja) * 2001-06-19 2003-01-10 Taiyo Yuden Co Ltd 電子回路装置及びローパスフィルタ
JP2016219553A (ja) * 2015-05-18 2016-12-22 三菱電機株式会社 回路基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261455A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd 半導体装置およびmimキャパシタ
JP5063529B2 (ja) 2008-08-22 2012-10-31 キヤノン株式会社 プリント回路板
US8824570B2 (en) 2010-04-06 2014-09-02 Broadcom Corporation Communications interface to differential-pair cabling
JP6391885B1 (ja) * 2017-03-24 2018-09-19 三菱電機株式会社 回路基板
JP6479288B1 (ja) 2017-06-09 2019-03-06 三菱電機株式会社 プリント基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0384627U (ja) * 1989-12-20 1991-08-28
JP2003008153A (ja) * 2001-06-19 2003-01-10 Taiyo Yuden Co Ltd 電子回路装置及びローパスフィルタ
JP2016219553A (ja) * 2015-05-18 2016-12-22 三菱電機株式会社 回路基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022190306A1 (ja) * 2021-03-11 2022-09-15
JP7301250B2 (ja) 2021-03-11 2023-06-30 三菱電機株式会社 サージ保護回路及びサージ保護方法
JPWO2022215176A1 (ja) * 2021-04-06 2022-10-13
CN117063618A (zh) * 2021-04-06 2023-11-14 三菱电机株式会社 印刷电路基板
JP7395057B2 (ja) 2021-04-06 2023-12-08 三菱電機株式会社 プリント回路基板
CN117063618B (zh) * 2021-04-06 2024-05-17 三菱电机株式会社 印刷电路基板
US12057414B2 (en) 2021-04-06 2024-08-06 Mitsubishi Electric Corporation Printed circuit board

Also Published As

Publication number Publication date
DE112020006584T5 (de) 2022-11-10
WO2021192073A1 (ja) 2021-09-30
DE112020006584B4 (de) 2024-01-04
JPWO2021192073A1 (ja) 2021-09-30
CN115299184B (zh) 2023-07-14
CN115299184A (zh) 2022-11-04

Similar Documents

Publication Publication Date Title
US11050403B2 (en) Circuit module, network module, and in-vehicle electronic device
KR101999509B1 (ko) 회로 기판
JPH1140915A (ja) プリント配線板
KR20170024116A (ko) 플러그 커넥터 및 컴포넌트
JP2000286587A (ja) 外部ケーブル接続用コネクタ部の電磁シールド構造
US6337798B1 (en) Digital circuit decoupling for EMI reduction
JP6843312B1 (ja) 回路基板及び電子機器
KR20200014231A (ko) 회로 기판 및 이를 포함하는 전자 기기
US6016083A (en) Electronic circuit apparatus for suppressing electromagnetic radiation
US10153746B2 (en) Wiring board with filter circuit and electronic device
WO2012039120A4 (en) Printed circuit board
US20200403357A1 (en) Connector
RU2748423C1 (ru) Полосковая структура, защищающая от сверхкоротких импульсов в дифференциальном и синфазном режимах
US6933805B1 (en) High density capacitor filter bank with embedded faraday cage
JP2005294511A (ja) コネクタ端子を有する電子回路ユニットおよび回路基板
CN101297494A (zh) 便携电子装置
US10912187B2 (en) Printed board
CN109417846B (zh) 印刷基板
US9532442B2 (en) Feed line structure, circuit board using same, and EMI noise reduction method
US8536960B2 (en) Filter structure
CN110784995A (zh) 电路板结构
JP2001326432A (ja) プリント配線板とケーブルの接続構造及び電子機器
TW201306376A (zh) 濾波裝置與濾波電路
JPH11259172A (ja) 電子機器
JP7497232B2 (ja) プリント回路板、プリント配線板、及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201016

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20201016

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20201204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210222

R150 Certificate of patent or registration of utility model

Ref document number: 6843312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250