JPH09101330A - プルアップ抵抗及びプルダウン抵抗の自動試験器 - Google Patents
プルアップ抵抗及びプルダウン抵抗の自動試験器Info
- Publication number
- JPH09101330A JPH09101330A JP7259891A JP25989195A JPH09101330A JP H09101330 A JPH09101330 A JP H09101330A JP 7259891 A JP7259891 A JP 7259891A JP 25989195 A JP25989195 A JP 25989195A JP H09101330 A JPH09101330 A JP H09101330A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- pull
- value
- under test
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 プルアップ抵抗、プルダウン抵抗を安価に、
かつ短時間で試験する。 【解決手段】 試験装置３は３ステートバッファ２０の
出力をハイインピーダンスにする（ステップ１）。測定
点Ｐ１の電圧は「Ｈ」となり、これに応じた被試験回路
１の出力値ＯＵＴ１が出力される。試験装置３がバッフ
ァ２０の出力を「Ｌ」にすると（ステップ２）、点Ｐ１
の電圧は「Ｌ」となる。プルアップ抵抗１０に不良が発
生すると、ステップ１において、点Ｐ１の電圧は「Ｌ」
となる。試験装置３は、ステップ１、２における出力値
ＯＵＴ１の正規の値を期待値として記憶しており、これ
をステップ１、２で得られた出力値ＯＵＴ１と比較す
る。こうして、入力回路のプルアップ抵抗の試験を行う
ことができる。
かつ短時間で試験する。 【解決手段】 試験装置３は３ステートバッファ２０の
出力をハイインピーダンスにする（ステップ１）。測定
点Ｐ１の電圧は「Ｈ」となり、これに応じた被試験回路
１の出力値ＯＵＴ１が出力される。試験装置３がバッフ
ァ２０の出力を「Ｌ」にすると（ステップ２）、点Ｐ１
の電圧は「Ｌ」となる。プルアップ抵抗１０に不良が発
生すると、ステップ１において、点Ｐ１の電圧は「Ｌ」
となる。試験装置３は、ステップ１、２における出力値
ＯＵＴ１の正規の値を期待値として記憶しており、これ
をステップ１、２で得られた出力値ＯＵＴ１と比較す
る。こうして、入力回路のプルアップ抵抗の試験を行う
ことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル回路の
製品検査のための自動試験器に関し、特にプルアップ抵
抗とプルダウン抵抗が正常かどうかを試験する自動試験
器に関するものである。
製品検査のための自動試験器に関し、特にプルアップ抵
抗とプルダウン抵抗が正常かどうかを試験する自動試験
器に関するものである。
【０００２】
【従来の技術】従来より、ディジタル回路の製品検査に
おいて自動試験器が用いられているが、プルアップ抵抗
とプルダウン抵抗の試験は、ディジタルマルチメータ等
による抵抗測定によって行われていた。これは、ディジ
タルマルチメータと被試験回路の各測定点との間に各々
リレーを設け、特定の測定点に接続されたリレーをオン
にして残りのリレーをオフにし、この測定点の抵抗値を
測ることを各測定点ごとに繰り返すものである。こうし
て、各測定点に接続されたプルアップ抵抗あるいはプル
ダウン抵抗が正常かどうかを試験していた。
おいて自動試験器が用いられているが、プルアップ抵抗
とプルダウン抵抗の試験は、ディジタルマルチメータ等
による抵抗測定によって行われていた。これは、ディジ
タルマルチメータと被試験回路の各測定点との間に各々
リレーを設け、特定の測定点に接続されたリレーをオン
にして残りのリレーをオフにし、この測定点の抵抗値を
測ることを各測定点ごとに繰り返すものである。こうし
て、各測定点に接続されたプルアップ抵抗あるいはプル
ダウン抵抗が正常かどうかを試験していた。
【０００３】
【発明が解決しようとする課題】以上のように従来の自
動試験器では、ディジタルマルチメータ等の高価な測定
器が必要であるという問題点があった。また、動作速度
の遅いリレーを用いて測定点を切り替えるため、１測定
点についてミリ秒単位の測定時間が要するという問題点
があった。本発明は、上記課題を解決するためになされ
たもので、ディジタルマルチメータ等の高価な測定器が
不要で、測定時間を短縮することができる自動試験器を
提供することを目的とする。
動試験器では、ディジタルマルチメータ等の高価な測定
器が必要であるという問題点があった。また、動作速度
の遅いリレーを用いて測定点を切り替えるため、１測定
点についてミリ秒単位の測定時間が要するという問題点
があった。本発明は、上記課題を解決するためになされ
たもので、ディジタルマルチメータ等の高価な測定器が
不要で、測定時間を短縮することができる自動試験器を
提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明は、入力回路の測
定点に接続された被試験抵抗がプルアップ抵抗である被
試験回路に対して、測定点に接続するためのプルダウン
抵抗を備えた試験治具と、被試験抵抗とプルダウン抵抗
の分圧値に応じた被試験回路の出力値を所定の期待値と
比較する試験装置とを有するものである。このように被
試験抵抗とプルダウン抵抗の分圧値を測定点における入
力値として与え、被試験回路の出力値を所定の期待値と
比較することにより、被試験抵抗が正常かどうかを試験
することができる。
定点に接続された被試験抵抗がプルアップ抵抗である被
試験回路に対して、測定点に接続するためのプルダウン
抵抗を備えた試験治具と、被試験抵抗とプルダウン抵抗
の分圧値に応じた被試験回路の出力値を所定の期待値と
比較する試験装置とを有するものである。このように被
試験抵抗とプルダウン抵抗の分圧値を測定点における入
力値として与え、被試験回路の出力値を所定の期待値と
比較することにより、被試験抵抗が正常かどうかを試験
することができる。
【０００５】また、出力回路の測定点に接続された被試
験抵抗がプルアップ抵抗である被試験回路に対して、測
定点に接続するためのプルダウン抵抗を備えた試験治具
と、被試験回路の出力値である被試験抵抗とプルダウン
抵抗の分圧値を所定の期待値と比較する試験装置とを有
するものである。このように被試験抵抗とプルダウン抵
抗の分圧値を所定の期待値と比較することにより、被試
験抵抗が正常かどうかを試験することができる。
験抵抗がプルアップ抵抗である被試験回路に対して、測
定点に接続するためのプルダウン抵抗を備えた試験治具
と、被試験回路の出力値である被試験抵抗とプルダウン
抵抗の分圧値を所定の期待値と比較する試験装置とを有
するものである。このように被試験抵抗とプルダウン抵
抗の分圧値を所定の期待値と比較することにより、被試
験抵抗が正常かどうかを試験することができる。
【０００６】また、入力回路の測定点に接続された被試
験抵抗がプルダウン抵抗である被試験回路に対して、測
定点に接続するためのプルアップ抵抗を備えた試験治具
と、被試験抵抗とプルアップ抵抗の分圧値に応じた被試
験回路の出力値を所定の期待値と比較する試験装置とを
有するものである。このように被試験抵抗とプルアップ
抵抗の分圧値を測定点における入力値として与え、被試
験回路の出力値を所定の期待値と比較することにより、
被試験抵抗が正常かどうかを試験することができる。
験抵抗がプルダウン抵抗である被試験回路に対して、測
定点に接続するためのプルアップ抵抗を備えた試験治具
と、被試験抵抗とプルアップ抵抗の分圧値に応じた被試
験回路の出力値を所定の期待値と比較する試験装置とを
有するものである。このように被試験抵抗とプルアップ
抵抗の分圧値を測定点における入力値として与え、被試
験回路の出力値を所定の期待値と比較することにより、
被試験抵抗が正常かどうかを試験することができる。
【０００７】また、出力回路の測定点に接続された被試
験抵抗がプルダウン抵抗である被試験回路に対して、測
定点に接続するためのプルアップ抵抗を備えた試験治具
と、被試験回路の出力値である被試験抵抗とプルアップ
抵抗の分圧値を所定の期待値と比較する試験装置とを有
するものである。このように被試験抵抗とプルアップ抵
抗の分圧値を所定の期待値と比較することにより、被試
験抵抗が正常かどうかを試験することができる。
験抵抗がプルダウン抵抗である被試験回路に対して、測
定点に接続するためのプルアップ抵抗を備えた試験治具
と、被試験回路の出力値である被試験抵抗とプルアップ
抵抗の分圧値を所定の期待値と比較する試験装置とを有
するものである。このように被試験抵抗とプルアップ抵
抗の分圧値を所定の期待値と比較することにより、被試
験抵抗が正常かどうかを試験することができる。
【０００８】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は本発明の第１の実施の形態を示す
自動試験器のブロック図である。まず、被試験回路１内
の測定対象入力回路がプルアップ抵抗１０、バッファ１
１からなる場合、３ステートバッファ２０、プルダウン
抵抗２１からなる回路を測定対象入力回路ごとに試験治
具２内に設ける。
して説明する。図１は本発明の第１の実施の形態を示す
自動試験器のブロック図である。まず、被試験回路１内
の測定対象入力回路がプルアップ抵抗１０、バッファ１
１からなる場合、３ステートバッファ２０、プルダウン
抵抗２１からなる回路を測定対象入力回路ごとに試験治
具２内に設ける。
【０００９】このとき、プルダウン抵抗２１の値は、３
ステートバッファ２０の出力がハイインピーダンスにな
ったときの測定点Ｐ１における電圧、すなわち電圧ＶCC
を抵抗１０、２１で分圧した電圧が、バッファ１１が
「Ｈ」レベルの入力と認識する電圧ＶH 以上になるよう
に設定する。例えば、電圧ＶCCが５Ｖ、電圧ＶH が４Ｖ
で、プルアップ抵抗１０が５１ｋΩの場合、プルダウン
抵抗２１を２２０ｋΩ以上にすればよい。
ステートバッファ２０の出力がハイインピーダンスにな
ったときの測定点Ｐ１における電圧、すなわち電圧ＶCC
を抵抗１０、２１で分圧した電圧が、バッファ１１が
「Ｈ」レベルの入力と認識する電圧ＶH 以上になるよう
に設定する。例えば、電圧ＶCCが５Ｖ、電圧ＶH が４Ｖ
で、プルアップ抵抗１０が５１ｋΩの場合、プルダウン
抵抗２１を２２０ｋΩ以上にすればよい。
【００１０】次に、実際に試験を行うとき、マイクロコ
ンピュータ又はロジックアナライザ等からなる試験装置
３が制御信号ＣＴＬ１を「Ｈ」レベルにすると、３ステ
ートバッファ２０の出力がハイインピーダンスとなる
（以下、ステップ１とする）。これにより、測定点Ｐ１
の電圧は上述のように「Ｈ」レベルとなり、この入力ロ
ジックレベルに応じた被試験回路１の出力値ＯＵＴ１が
測定対象入力回路の後段の出力点Ｐ６に現れる。
ンピュータ又はロジックアナライザ等からなる試験装置
３が制御信号ＣＴＬ１を「Ｈ」レベルにすると、３ステ
ートバッファ２０の出力がハイインピーダンスとなる
（以下、ステップ１とする）。これにより、測定点Ｐ１
の電圧は上述のように「Ｈ」レベルとなり、この入力ロ
ジックレベルに応じた被試験回路１の出力値ＯＵＴ１が
測定対象入力回路の後段の出力点Ｐ６に現れる。
【００１１】また、試験装置３が制御信号ＣＴＬ１を
「Ｌ」レベルにすると、３ステートバッファ２０の出力
が「Ｌ」レベルとなる（以下、ステップ２とする）。こ
れにより、測定点Ｐ１の電圧は「Ｌ」レベルとなり、こ
の入力ロジックレベルに応じた被試験回路１の出力値Ｏ
ＵＴ１が出力点Ｐ６に現れる。
「Ｌ」レベルにすると、３ステートバッファ２０の出力
が「Ｌ」レベルとなる（以下、ステップ２とする）。こ
れにより、測定点Ｐ１の電圧は「Ｌ」レベルとなり、こ
の入力ロジックレベルに応じた被試験回路１の出力値Ｏ
ＵＴ１が出力点Ｐ６に現れる。
【００１２】ここで、プルアップ抵抗１０が挿入されて
いない等の不良が発生すると、測定点Ｐ１に接続されて
いる抵抗はプルダウン抵抗２１のみとなるので、ステッ
プ１において、測定点Ｐ１の電圧は「Ｌ」レベルとな
り、これに応じた出力値ＯＵＴ１が出力点Ｐ６に現れ
る。そして、測定点Ｐ１の値に応じて出力点Ｐ６にどの
ような値が現れるかは、被試験回路１の構成から求める
ことができる。
いない等の不良が発生すると、測定点Ｐ１に接続されて
いる抵抗はプルダウン抵抗２１のみとなるので、ステッ
プ１において、測定点Ｐ１の電圧は「Ｌ」レベルとな
り、これに応じた出力値ＯＵＴ１が出力点Ｐ６に現れ
る。そして、測定点Ｐ１の値に応じて出力点Ｐ６にどの
ような値が現れるかは、被試験回路１の構成から求める
ことができる。
【００１３】そこで、試験装置３は、ステップ１、２に
おける出力値ＯＵＴ１の正規の値（「Ｈ」あるいは
「Ｌ」）をそれぞれ所定の期待値として記憶しており、
この期待値をステップ１、２において得られた出力値Ｏ
ＵＴ１と各々比較する。よって、プルアップ抵抗１０が
正常な場合は、期待値と出力値ＯＵＴ１が一致し、プル
アップ抵抗１０が異常な場合は、ステップ１においてこ
れらが不一致となる。こうして、入力回路のプルアップ
抵抗の試験を行うことができる。
おける出力値ＯＵＴ１の正規の値（「Ｈ」あるいは
「Ｌ」）をそれぞれ所定の期待値として記憶しており、
この期待値をステップ１、２において得られた出力値Ｏ
ＵＴ１と各々比較する。よって、プルアップ抵抗１０が
正常な場合は、期待値と出力値ＯＵＴ１が一致し、プル
アップ抵抗１０が異常な場合は、ステップ１においてこ
れらが不一致となる。こうして、入力回路のプルアップ
抵抗の試験を行うことができる。
【００１４】また、被試験回路１内の測定対象入力回路
がプルダウン抵抗１２、バッファ１３からなる場合、３
ステートバッファ２２、プルアップ抵抗２３からなる回
路を測定対象入力回路ごとに試験治具２内に設ける。こ
のとき、プルアップ抵抗２３の値は、３ステートバッフ
ァ２２の出力がハイインピーダンスになったときの測定
点Ｐ２における電圧、すなわち電圧ＶCCを抵抗１２、２
３で分圧した電圧が、バッファ１３が「Ｌ」レベルの入
力と認識する電圧ＶL 以下になるように設定する。
がプルダウン抵抗１２、バッファ１３からなる場合、３
ステートバッファ２２、プルアップ抵抗２３からなる回
路を測定対象入力回路ごとに試験治具２内に設ける。こ
のとき、プルアップ抵抗２３の値は、３ステートバッフ
ァ２２の出力がハイインピーダンスになったときの測定
点Ｐ２における電圧、すなわち電圧ＶCCを抵抗１２、２
３で分圧した電圧が、バッファ１３が「Ｌ」レベルの入
力と認識する電圧ＶL 以下になるように設定する。
【００１５】例えば、電圧ＶCCが５Ｖ、電圧ＶL が０．
５Ｖで、プルダウン抵抗１２が５１ｋΩの場合、プルア
ップ抵抗２１を４７０ｋΩ以上にすればよい。そして、
試験装置３が制御信号ＣＴＬ２を「Ｌ」レベルにする
と、３ステートバッファ２２の出力がハイインピーダン
スとなる（以下、ステップ３とする）。これにより、測
定点Ｐ２の電圧は「Ｌ」レベルとなり、この入力値に応
じた被試験回路１の出力値ＯＵＴ２が測定対象入力回路
の後段の出力点Ｐ７に現れる。
５Ｖで、プルダウン抵抗１２が５１ｋΩの場合、プルア
ップ抵抗２１を４７０ｋΩ以上にすればよい。そして、
試験装置３が制御信号ＣＴＬ２を「Ｌ」レベルにする
と、３ステートバッファ２２の出力がハイインピーダン
スとなる（以下、ステップ３とする）。これにより、測
定点Ｐ２の電圧は「Ｌ」レベルとなり、この入力値に応
じた被試験回路１の出力値ＯＵＴ２が測定対象入力回路
の後段の出力点Ｐ７に現れる。
【００１６】続いて、試験装置３が制御信号ＣＴＬ２を
「Ｈ」レベルにすると、３ステートバッファ２２の出力
が「Ｈ」レベルとなる（以下、ステップ４とする）。こ
れにより、測定点Ｐ２の電圧は「Ｈ」レベルとなり、こ
の入力ロジックレベルに応じた被試験回路１の出力値Ｏ
ＵＴ２が出力点Ｐ７に現れる。
「Ｈ」レベルにすると、３ステートバッファ２２の出力
が「Ｈ」レベルとなる（以下、ステップ４とする）。こ
れにより、測定点Ｐ２の電圧は「Ｈ」レベルとなり、こ
の入力ロジックレベルに応じた被試験回路１の出力値Ｏ
ＵＴ２が出力点Ｐ７に現れる。
【００１７】ここで、プルダウン抵抗１２が挿入されて
いない等の不良が発生すると、測定点Ｐ２に接続されて
いる抵抗はプルアップ抵抗２３のみとなるので、ステッ
プ３において、測定点Ｐ２の電圧は「Ｈ」レベルとな
り、これに応じた出力値ＯＵＴ２が出力点Ｐ７に現れ
る。そして、測定点Ｐ２の値に応じて出力点Ｐ７にどの
ような値が現れるかは、被試験回路１の構成から求める
ことができる。
いない等の不良が発生すると、測定点Ｐ２に接続されて
いる抵抗はプルアップ抵抗２３のみとなるので、ステッ
プ３において、測定点Ｐ２の電圧は「Ｈ」レベルとな
り、これに応じた出力値ＯＵＴ２が出力点Ｐ７に現れ
る。そして、測定点Ｐ２の値に応じて出力点Ｐ７にどの
ような値が現れるかは、被試験回路１の構成から求める
ことができる。
【００１８】そこで、試験装置３は、ステップ３、４に
おける出力値ＯＵＴ２の正規の値（「Ｈ」あるいは
「Ｌ」）をそれぞれ所定の期待値として記憶しており、
この期待値をステップ３、４において得られた出力値Ｏ
ＵＴ２と各々比較する。よって、プルダウン抵抗１２が
正常な場合は、期待値と出力値ＯＵＴ２が一致し、プル
ダウン抵抗１２が異常な場合は、ステップ３においてこ
れらが不一致となる。こうして、入力回路のプルダウン
抵抗の試験を行うことができる。
おける出力値ＯＵＴ２の正規の値（「Ｈ」あるいは
「Ｌ」）をそれぞれ所定の期待値として記憶しており、
この期待値をステップ３、４において得られた出力値Ｏ
ＵＴ２と各々比較する。よって、プルダウン抵抗１２が
正常な場合は、期待値と出力値ＯＵＴ２が一致し、プル
ダウン抵抗１２が異常な場合は、ステップ３においてこ
れらが不一致となる。こうして、入力回路のプルダウン
抵抗の試験を行うことができる。
【００１９】次に、被試験回路１内の測定対象出力回路
が３ステートバッファ１４、プルアップ抵抗１５からな
る場合、プルダウン抵抗２４、バッファ２５からなる回
路を測定対象出力回路ごとに試験治具２内に設ける。こ
のとき、プルダウン抵抗２４の値は、電圧ＶCCを抵抗１
５、２４で分圧した電圧がバッファ２５が「Ｈ」レベル
の入力と認識する電圧ＶH 以上になるように設定する。
が３ステートバッファ１４、プルアップ抵抗１５からな
る場合、プルダウン抵抗２４、バッファ２５からなる回
路を測定対象出力回路ごとに試験治具２内に設ける。こ
のとき、プルダウン抵抗２４の値は、電圧ＶCCを抵抗１
５、２４で分圧した電圧がバッファ２５が「Ｈ」レベル
の入力と認識する電圧ＶH 以上になるように設定する。
【００２０】次に、実際に試験を行うとき、試験装置３
は、制御信号ＣＴＬ３により３ステートバッファ１４の
出力がハイインピーダンスになるように制御する。これ
により、測定点Ｐ３の電圧は「Ｈ」レベルとなり、これ
に応じた出力値ＯＵＴ３（ここでは、「Ｈ」レベル）が
得られる。
は、制御信号ＣＴＬ３により３ステートバッファ１４の
出力がハイインピーダンスになるように制御する。これ
により、測定点Ｐ３の電圧は「Ｈ」レベルとなり、これ
に応じた出力値ＯＵＴ３（ここでは、「Ｈ」レベル）が
得られる。
【００２１】ここで、プルアップ抵抗１５が挿入されて
いない等の不良が発生すると、プルアップ抵抗１０のと
きと同様に測定点Ｐ３の電圧は「Ｌ」レベルとなり、こ
れに応じた出力値ＯＵＴ３（ここでは、「Ｌ」レベル）
が得られる。そして、測定点Ｐ３の値に応じて出力値Ｏ
ＵＴ３がどうなるかは、試験治具２の構成から求めるこ
とができる。
いない等の不良が発生すると、プルアップ抵抗１０のと
きと同様に測定点Ｐ３の電圧は「Ｌ」レベルとなり、こ
れに応じた出力値ＯＵＴ３（ここでは、「Ｌ」レベル）
が得られる。そして、測定点Ｐ３の値に応じて出力値Ｏ
ＵＴ３がどうなるかは、試験治具２の構成から求めるこ
とができる。
【００２２】そこで、試験装置３は、出力値ＯＵＴ３の
正規の値（ここでは、「Ｈ」）を所定の期待値として記
憶しており、この期待値を出力値ＯＵＴ３と比較する。
したがって、プルアップ抵抗１５が正常な場合は、期待
値と出力値ＯＵＴ３が一致し、プルアップ抵抗１５が異
常な場合は、これらが不一致となる。こうして、出力回
路のプルアップ抵抗の試験を行うことができる。
正規の値（ここでは、「Ｈ」）を所定の期待値として記
憶しており、この期待値を出力値ＯＵＴ３と比較する。
したがって、プルアップ抵抗１５が正常な場合は、期待
値と出力値ＯＵＴ３が一致し、プルアップ抵抗１５が異
常な場合は、これらが不一致となる。こうして、出力回
路のプルアップ抵抗の試験を行うことができる。
【００２３】また、被試験回路１内の測定対象出力回路
が３ステートバッファ１６、プルダウン抵抗１７からな
る場合、プルアップ抵抗２６、バッファ２７からなる回
路を測定対象出力回路ごとに試験治具２内に設ける。こ
のとき、プルアップ抵抗２６の値は、電圧ＶCCを抵抗１
７、２６で分圧した電圧がバッファ２７が「Ｌ」レベル
の入力と認識する電圧ＶL 以下になるように設定する。
が３ステートバッファ１６、プルダウン抵抗１７からな
る場合、プルアップ抵抗２６、バッファ２７からなる回
路を測定対象出力回路ごとに試験治具２内に設ける。こ
のとき、プルアップ抵抗２６の値は、電圧ＶCCを抵抗１
７、２６で分圧した電圧がバッファ２７が「Ｌ」レベル
の入力と認識する電圧ＶL 以下になるように設定する。
【００２４】そして、試験装置３は、制御信号ＣＴＬ４
により３ステートバッファ１６の出力がハイインピーダ
ンスになるように制御する。これにより、測定点Ｐ４の
電圧は「Ｌ」レベルとなり、このロジックレベルに応じ
た出力値ＯＵＴ４（ここでは、「Ｌ」レベル）が得られ
る。
により３ステートバッファ１６の出力がハイインピーダ
ンスになるように制御する。これにより、測定点Ｐ４の
電圧は「Ｌ」レベルとなり、このロジックレベルに応じ
た出力値ＯＵＴ４（ここでは、「Ｌ」レベル）が得られ
る。
【００２５】ここで、プルダウン抵抗１７が挿入されて
いない等の不良が発生すると、プルダウン抵抗１２のと
きと同様に測定点Ｐ４の電圧は「Ｈ」レベルとなり、こ
れに応じた出力値ＯＵＴ４（ここでは、「Ｈ」レベル）
が得られる。そして、測定点Ｐ４の値に応じて出力値Ｏ
ＵＴ４がどうなるかは、試験治具２の構成から求めるこ
とができる。
いない等の不良が発生すると、プルダウン抵抗１２のと
きと同様に測定点Ｐ４の電圧は「Ｈ」レベルとなり、こ
れに応じた出力値ＯＵＴ４（ここでは、「Ｈ」レベル）
が得られる。そして、測定点Ｐ４の値に応じて出力値Ｏ
ＵＴ４がどうなるかは、試験治具２の構成から求めるこ
とができる。
【００２６】そこで、試験装置３は、出力値ＯＵＴ４の
正規の値（ここでは、「Ｌ」）を所定の期待値として記
憶しており、この期待値を出力値ＯＵＴ４と比較する。
したがって、プルダウン抵抗１７が正常な場合は、期待
値と出力値ＯＵＴ４が一致し、プルアップ抵抗１７が異
常な場合は、これらが不一致となる。こうして、出力回
路のプルダウン抵抗の試験を行うことができる。
正規の値（ここでは、「Ｌ」）を所定の期待値として記
憶しており、この期待値を出力値ＯＵＴ４と比較する。
したがって、プルダウン抵抗１７が正常な場合は、期待
値と出力値ＯＵＴ４が一致し、プルアップ抵抗１７が異
常な場合は、これらが不一致となる。こうして、出力回
路のプルダウン抵抗の試験を行うことができる。
【００２７】また、被試験回路１内の測定対象出力回路
がトランジスタ１８（オープンコレクタ又はオープンド
レイン）、プルアップ抵抗１９からなる場合、プルダウ
ン抵抗２８、バッファ２９からなる回路を試験治具２内
に設ける。このとき、プルダウン抵抗２８の値の決め方
は、上記プルダウン抵抗２４と全く同じである。そし
て、試験装置３が、制御信号ＣＴＬ５によりトランジス
タ１８をオフさせることにより、上記出力回路のプルア
ップ抵抗１５の試験と全く同様にプルアップ抵抗１９を
試験することができる。
がトランジスタ１８（オープンコレクタ又はオープンド
レイン）、プルアップ抵抗１９からなる場合、プルダウ
ン抵抗２８、バッファ２９からなる回路を試験治具２内
に設ける。このとき、プルダウン抵抗２８の値の決め方
は、上記プルダウン抵抗２４と全く同じである。そし
て、試験装置３が、制御信号ＣＴＬ５によりトランジス
タ１８をオフさせることにより、上記出力回路のプルア
ップ抵抗１５の試験と全く同様にプルアップ抵抗１９を
試験することができる。
【００２８】
【発明の効果】本発明によれば、被試験抵抗とプルダウ
ン抵抗の分圧値を測定点における入力値として与え、被
試験回路の出力値を所定の期待値と比較することによ
り、被試験回路内の入力回路の被試験抵抗（プルアップ
抵抗）が正常かどうかを試験することができ、試験装置
もワンボードマイクロコンピュータ程度の簡単な構成で
実現できるので、ディジタルマルチメータ等の高価な測
定器が不要となる。また、リレーを用いて測定点を切り
替える必要がないため、測定時間をマイクロ秒単位に短
縮することができる。
ン抵抗の分圧値を測定点における入力値として与え、被
試験回路の出力値を所定の期待値と比較することによ
り、被試験回路内の入力回路の被試験抵抗（プルアップ
抵抗）が正常かどうかを試験することができ、試験装置
もワンボードマイクロコンピュータ程度の簡単な構成で
実現できるので、ディジタルマルチメータ等の高価な測
定器が不要となる。また、リレーを用いて測定点を切り
替える必要がないため、測定時間をマイクロ秒単位に短
縮することができる。
【００２９】また、被試験抵抗とプルダウン抵抗の分圧
値を所定の期待値と比較することにより、被試験回路内
の出力回路の被試験抵抗（プルアップ抵抗）が正常かど
うかを試験することができ、試験装置もワンボードマイ
クロコンピュータ程度の簡単な構成で実現できるので、
ディジタルマルチメータ等の高価な測定器が不要とな
る。また、リレーを用いて測定点を切り替える必要がな
いため、測定時間をマイクロ秒単位に短縮することがで
きる。
値を所定の期待値と比較することにより、被試験回路内
の出力回路の被試験抵抗（プルアップ抵抗）が正常かど
うかを試験することができ、試験装置もワンボードマイ
クロコンピュータ程度の簡単な構成で実現できるので、
ディジタルマルチメータ等の高価な測定器が不要とな
る。また、リレーを用いて測定点を切り替える必要がな
いため、測定時間をマイクロ秒単位に短縮することがで
きる。
【００３０】また、被試験抵抗とプルアップ抵抗の分圧
値を測定点における入力値として与え、被試験回路の出
力値を所定の期待値と比較することにより、被試験回路
内の入力回路の被試験抵抗（プルダウン抵抗）が正常か
どうかを試験することができ、ディジタルマルチメータ
等の高価な測定器が不要となる。また、測定時間をマイ
クロ秒単位に短縮することができる。
値を測定点における入力値として与え、被試験回路の出
力値を所定の期待値と比較することにより、被試験回路
内の入力回路の被試験抵抗（プルダウン抵抗）が正常か
どうかを試験することができ、ディジタルマルチメータ
等の高価な測定器が不要となる。また、測定時間をマイ
クロ秒単位に短縮することができる。
【００３１】また、被試験抵抗とプルアップ抵抗の分圧
値を所定の期待値と比較することにより、被試験回路内
の出力回路の被試験抵抗（プルダウン抵抗）が正常かど
うかを試験することができ、ディジタルマルチメータ等
の高価な測定器が不要となる。また、測定時間をマイク
ロ秒単位に短縮することができる。
値を所定の期待値と比較することにより、被試験回路内
の出力回路の被試験抵抗（プルダウン抵抗）が正常かど
うかを試験することができ、ディジタルマルチメータ等
の高価な測定器が不要となる。また、測定時間をマイク
ロ秒単位に短縮することができる。
【図１】 本発明の第１の実施の形態を示す自動試験器
のブロック図である。
のブロック図である。
１…被試験回路、２…試験治具、３…試験装置、１０、
１５、１９…被試験抵抗（プルアップ抵抗）、１２、１
７…被試験抵抗（プルダウン抵抗）、２１、２４、２８
…プルダウン抵抗、２３、２６…プルアップ抵抗、Ｐ１
〜Ｐ５…測定点。
１５、１９…被試験抵抗（プルアップ抵抗）、１２、１
７…被試験抵抗（プルダウン抵抗）、２１、２４、２８
…プルダウン抵抗、２３、２６…プルアップ抵抗、Ｐ１
〜Ｐ５…測定点。
Claims (4)
- 【請求項１】 入力回路の測定点に接続された被試験抵
抗がプルアップ抵抗である被試験回路を試験するプルア
ップ抵抗の自動試験器において、 前記測定点に接続するためのプルダウン抵抗を備えた試
験治具と、 前記被試験抵抗とプルダウン抵抗の分圧値に応じた被試
験回路の出力値を所定の期待値と比較する試験装置とを
有することを特徴とするプルアップ抵抗の自動試験器。 - 【請求項２】 出力回路の測定点に接続された被試験抵
抗がプルアップ抵抗である被試験回路を試験するプルア
ップ抵抗の自動試験器において、 前記測定点に接続するためのプルダウン抵抗を備えた試
験治具と、 前記被試験回路の出力値である被試験抵抗とプルダウン
抵抗の分圧値を所定の期待値と比較する試験装置とを有
することを特徴とするプルアップ抵抗の自動試験器。 - 【請求項３】 入力回路の測定点に接続された被試験抵
抗がプルダウン抵抗である被試験回路を試験するプルダ
ウン抵抗の自動試験器において、 前記測定点に接続するためのプルアップ抵抗を備えた試
験治具と、 前記被試験抵抗とプルアップ抵抗の分圧値に応じた被試
験回路の出力値を所定の期待値と比較する試験装置とを
有することを特徴とするプルダウン抵抗の自動試験器。 - 【請求項４】 出力回路の測定点に接続された被試験抵
抗がプルダウン抵抗である被試験回路を試験するプルダ
ウン抵抗の自動試験器において、 前記測定点に接続するためのプルアップ抵抗を備えた試
験治具と、 前記被試験回路の出力値である被試験抵抗とプルアップ
抵抗の分圧値を所定の期待値と比較する試験装置とを有
することを特徴とするプルダウン抵抗の自動試験器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7259891A JPH09101330A (ja) | 1995-10-06 | 1995-10-06 | プルアップ抵抗及びプルダウン抵抗の自動試験器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7259891A JPH09101330A (ja) | 1995-10-06 | 1995-10-06 | プルアップ抵抗及びプルダウン抵抗の自動試験器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09101330A true JPH09101330A (ja) | 1997-04-15 |
Family
ID=17340380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7259891A Pending JPH09101330A (ja) | 1995-10-06 | 1995-10-06 | プルアップ抵抗及びプルダウン抵抗の自動試験器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09101330A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007183188A (ja) * | 2006-01-06 | 2007-07-19 | Nec Electronics Corp | 半導体試験システム、テストパターン生成方法及びテストパターン生成プログラム |
| JP2009085720A (ja) * | 2007-09-28 | 2009-04-23 | Univ Of Tokyo | プローブカード及びこれを用いた半導体ウエハの検査装置 |
-
1995
- 1995-10-06 JP JP7259891A patent/JPH09101330A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007183188A (ja) * | 2006-01-06 | 2007-07-19 | Nec Electronics Corp | 半導体試験システム、テストパターン生成方法及びテストパターン生成プログラム |
| JP2009085720A (ja) * | 2007-09-28 | 2009-04-23 | Univ Of Tokyo | プローブカード及びこれを用いた半導体ウエハの検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4951283A (en) | Method and apparatus for identifying defective bus devices | |
| US4947106A (en) | Programmatically generated in-circuit test of analog to digital converters | |
| EP0840227B1 (en) | Method and apparatus for determining IDDQ | |
| EP0650069A2 (en) | Analog multi-channel probe system | |
| JPS6188170A (ja) | 電子デバイス又は回路テスト方法及び装置 | |
| US4862069A (en) | Method of in-circuit testing | |
| US20070022346A1 (en) | Test apparatus and test method | |
| JPH09101330A (ja) | プルアップ抵抗及びプルダウン抵抗の自動試験器 | |
| US5826004A (en) | Input/output device with self-test capability in an integrated circuit | |
| KR960019094A (ko) | 다기능 측정기 | |
| JP2002221556A (ja) | 集積回路のパッド受信器のテストを容易にするためのシステム及び方法 | |
| JPS645461B2 (ja) | ||
| JP3241777B2 (ja) | インサーキットテスタ用オープンテスト装置 | |
| JP2001091562A (ja) | 回路基板検査装置 | |
| JPH09196998A (ja) | ドライバｉｃの出力抵抗測定器 | |
| KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
| US6411115B2 (en) | Apparatus for testing a semiconductor and process for the same | |
| KR930006962B1 (ko) | 반도체 시험방법 | |
| JP2002365343A (ja) | 差動型データドライバのテスト装置及びテスト方法 | |
| JPH11142489A (ja) | Ｌｓｉ検査方法 | |
| JPH07113850A (ja) | 半導体集積回路 | |
| JP3114655B2 (ja) | 半導体集積回路のテストボード不良検出用集積回路 | |
| JPS5887856A (ja) | アナログ・デジタル変換器を内蔵する半導体集積回路 | |
| JP2595263B2 (ja) | テストパターン自動作成方式 | |
| JPS60154637A (ja) | 集積回路装置 |