JPS60154637A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS60154637A JPS60154637A JP1129384A JP1129384A JPS60154637A JP S60154637 A JPS60154637 A JP S60154637A JP 1129384 A JP1129384 A JP 1129384A JP 1129384 A JP1129384 A JP 1129384A JP S60154637 A JPS60154637 A JP S60154637A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- output buffer
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、論理集積回路等の集積回路装置、特に出力バ
ッ７ア、−回路を備える集積回路装置に関する。
ッ７ア、−回路を備える集積回路装置に関する。
（従来技術）
第１図は従来の論理集積回路装置の主要構成を示すブロ
ック図である。入力端子１１＊”２・−・・・・■。
ック図である。入力端子１１＊”２・−・・・・■。
に加えられたディジタル信号は、入カバッ７ア回路Ａ１
．Ａ２・・・・・・Ａアをそれぞれ介して論理回路１で
信号処理を受ける。論理回路１の出力信号は、出力バッ
ファ回路Ｂ工、Ｂ２・・・・・・Ｂアを介して出力端子
０１＊０２・・・・・・０．にそれぞれ導かれる。出力
バッファー回路Ｂｌ、Ｂ２・・・・・・Ｂｎは論理回路
１の出力信号を外部へ導出する機能を有している。これ
ら出力バッフ７回路の良否を検査するのには、入力端子
１．、Ｉ２・・・・・・工、に検査信号を加えて、出力
端子０１，０２・・・・・・０イから所期の論理値が得
られるか否かを調べる。このような従来の検査方式では
、出カバソファ回路Ｂ１＊Ｂ２・・・・・・Ｂ４の入力
に所定の論理値を設定するのに、入力端子１１ｔＩ２・
・・・・・Ｉ、に加える検査信号の論理パターンが非常
に多数必要になる。例えば、論理回路１が２１０ビツト
のカウンター回路を含めば、検査信号として１０２４柿
の論理パターンが必要である。従って論理集積回路装置
の構成要素の一つである出力バッファーの検査を行うの
に多数の論理検査パターンが必要であゆ、検査時間が長
くなる欠点を有していた。また、従来の集積回路装置で
は、論理回路等の信号処理回路の不良と出力バッファ回
路の不良との判別が困難な場合が多く、出力バッファ回
路の検査が確実に行い難い欠点もあった。
．Ａ２・・・・・・Ａアをそれぞれ介して論理回路１で
信号処理を受ける。論理回路１の出力信号は、出力バッ
ファ回路Ｂ工、Ｂ２・・・・・・Ｂアを介して出力端子
０１＊０２・・・・・・０．にそれぞれ導かれる。出力
バッファー回路Ｂｌ、Ｂ２・・・・・・Ｂｎは論理回路
１の出力信号を外部へ導出する機能を有している。これ
ら出力バッフ７回路の良否を検査するのには、入力端子
１．、Ｉ２・・・・・・工、に検査信号を加えて、出力
端子０１，０２・・・・・・０イから所期の論理値が得
られるか否かを調べる。このような従来の検査方式では
、出カバソファ回路Ｂ１＊Ｂ２・・・・・・Ｂ４の入力
に所定の論理値を設定するのに、入力端子１１ｔＩ２・
・・・・・Ｉ、に加える検査信号の論理パターンが非常
に多数必要になる。例えば、論理回路１が２１０ビツト
のカウンター回路を含めば、検査信号として１０２４柿
の論理パターンが必要である。従って論理集積回路装置
の構成要素の一つである出力バッファーの検査を行うの
に多数の論理検査パターンが必要であゆ、検査時間が長
くなる欠点を有していた。また、従来の集積回路装置で
は、論理回路等の信号処理回路の不良と出力バッファ回
路の不良との判別が困難な場合が多く、出力バッファ回
路の検査が確実に行い難い欠点もあった。
（発明の目的）
本発明の目的は、出力バッファー回路の検査が短時間に
確実に行える集積回路装置の提供にある。
確実に行える集積回路装置の提供にある。
（発明の構成）
本発明の構成は、入力信号を処理する信号処理回路と、
この信号処理回路の出力信号を出力端子に導くバッファ
回路とを有する集積回路装置において、前記バッファ回
路を検査する信号を入力する端子と、前記出力信号及び
前記検査信号のうちの一方を選択して前記バッファ回路
に入力する選択回路とが備えであることを特徴とする。
この信号処理回路の出力信号を出力端子に導くバッファ
回路とを有する集積回路装置において、前記バッファ回
路を検査する信号を入力する端子と、前記出力信号及び
前記検査信号のうちの一方を選択して前記バッファ回路
に入力する選択回路とが備えであることを特徴とする。
（実施例）
次に実施例を挙げ本発明の詳細な説明する。第２図は本
発明の一実施例の回路図でおる。この実施例では、出力
３７７７回路ＢｌｙＢ２・・・・・・Ｂｎ の入力部に
選択回路５１ｔ８２・・・・・・Ｓｎがそれぞれ接続し
である。選択回路Ｓ １ ｒ ｂ ２・・・・・・Ｓア
には、論理回路１の出力信号Ｄ １ ｙ Ｄ２・・・・
・・Ｄｎ及び検査信号１０２がそれぞれ入力される。検
査信号１０２は、集積回路検査装置から端子９に加えら
れる。
発明の一実施例の回路図でおる。この実施例では、出力
３７７７回路ＢｌｙＢ２・・・・・・Ｂｎ の入力部に
選択回路５１ｔ８２・・・・・・Ｓｎがそれぞれ接続し
である。選択回路Ｓ １ ｒ ｂ ２・・・・・・Ｓア
には、論理回路１の出力信号Ｄ １ ｙ Ｄ２・・・・
・・Ｄｎ及び検査信号１０２がそれぞれ入力される。検
査信号１０２は、集積回路検査装置から端子９に加えら
れる。
選択回路８１．Ｓ２・・・・・・Ｓｎは、電界効果トラ
ンジスタＴ１及びＴ２ ｆ！：それぞれ備えている。こ
れらトランジスタＴ１及びＴ２ は選択（８号１００に
より導通が制御される。選択信号１００が高レベルのと
きにはトランジスｆＴ２が導通し、検査信号１０２が出
力バッファ回路Ｂｌ、Ｂ２・・・・・・Ｂｎにそれぞれ
導かれる。このとき、信号１００はインバータ２で反転
され、信号１０１は低レベルとなり、トランジスタＴ１
は遮断になり、出力信号Ｄｌ、Ｄ２・・・・・・Ｄ！ｌ
は阻止される。選択信号１００が低レベルのときは、ト
ランジスタＴｌが導通し、出力信ｑｎｌｔＩ）２・・・
・・・Ｄｎが出力バッファ回路Ｂ、、Ｂ２・・・・・・
Ｂｎにそれぞれ導かれる。
ンジスタＴ１及びＴ２ ｆ！：それぞれ備えている。こ
れらトランジスタＴ１及びＴ２ は選択（８号１００に
より導通が制御される。選択信号１００が高レベルのと
きにはトランジスｆＴ２が導通し、検査信号１０２が出
力バッファ回路Ｂｌ、Ｂ２・・・・・・Ｂｎにそれぞれ
導かれる。このとき、信号１００はインバータ２で反転
され、信号１０１は低レベルとなり、トランジスタＴ１
は遮断になり、出力信号Ｄｌ、Ｄ２・・・・・・Ｄ！ｌ
は阻止される。選択信号１００が低レベルのときは、ト
ランジスタＴｌが導通し、出力信ｑｎｌｔＩ）２・・・
・・・Ｄｎが出力バッファ回路Ｂ、、Ｂ２・・・・・・
Ｂｎにそれぞれ導かれる。
第２図実施例はこのように作動するから、出力バッ７ア
Ｂ１．Ｂ２・・・・−・Ｂエ を検査するときは、選択
信号１００を高レベルにしておいて、検査信号１０２を
加えて、出力７２７７回路Ｂ１．Ｂ２・・・・・・Ｂｎ
の入力論理値を任意して設定する。このように、論理回
路１とは独立に出力バッファ回路ＢｌｙＢ２・・・・・
・Ｂ１１ が検査できるから、出力バッファ回路の検査
は単時間にしかも確実に行なえる。この実施例を通常に
作動させるときは、選択信号１００を低レベルにする。
Ｂ１．Ｂ２・・・・−・Ｂエ を検査するときは、選択
信号１００を高レベルにしておいて、検査信号１０２を
加えて、出力７２７７回路Ｂ１．Ｂ２・・・・・・Ｂｎ
の入力論理値を任意して設定する。このように、論理回
路１とは独立に出力バッファ回路ＢｌｙＢ２・・・・・
・Ｂ１１ が検査できるから、出力バッファ回路の検査
は単時間にしかも確実に行なえる。この実施例を通常に
作動させるときは、選択信号１００を低レベルにする。
（発明の効果）
以上説明したように、本発明によれば、出力バッファ回
路の検査が短時間に確実に行なえる集積回路装置が提供
できる。
路の検査が短時間に確実に行なえる集積回路装置が提供
できる。
第１図は従来の論理集積回路装置の主要構成を示すブロ
ック図、第２図は本発明の一実施例の回路図である。 １・・・・・・論理回路、２・・・・・・インバータ、
８・・・・・・選択信号入力端子、９・・呻検査信号入
方端子、■１．■２〜Ｉ、・・・・・・入力端子、Ａ
１ ｔ Ａ ２〜Ａｎ ・・・・・−人力バッファ回路
、Ｂ□？Ｂ２〜Ｂｎ・・・・・・出力バッファ回路、Ｄ
ｌ、Ｄ２〜Ｄｎ ・・・・・−出力端子、８１８２−８
ｎ・・・・・・選択回路。
ック図、第２図は本発明の一実施例の回路図である。 １・・・・・・論理回路、２・・・・・・インバータ、
８・・・・・・選択信号入力端子、９・・呻検査信号入
方端子、■１．■２〜Ｉ、・・・・・・入力端子、Ａ
１ ｔ Ａ ２〜Ａｎ ・・・・・−人力バッファ回路
、Ｂ□？Ｂ２〜Ｂｎ・・・・・・出力バッファ回路、Ｄ
ｌ、Ｄ２〜Ｄｎ ・・・・・−出力端子、８１８２−８
ｎ・・・・・・選択回路。
Claims (1)
- 入力信号を処理する信号処理回路と、この信号処理回路
の出力信号を出力端子に導くバッフ１回路とを有する集
積回路装置において、前記バッファ回路を検査する信号
を入力する端子と、前記出力信号及び前記検査信号のう
ちの一方を選択して前記バッファ回路に入力する選択回
路とが備えであることを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1129384A JPS60154637A (ja) | 1984-01-25 | 1984-01-25 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1129384A JPS60154637A (ja) | 1984-01-25 | 1984-01-25 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60154637A true JPS60154637A (ja) | 1985-08-14 |
Family
ID=11773945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1129384A Pending JPS60154637A (ja) | 1984-01-25 | 1984-01-25 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60154637A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01266736A (ja) * | 1988-04-19 | 1989-10-24 | Fujitsu Ltd | 試験回路を有する半導体装置 |
| JPH0735819A (ja) * | 1993-07-21 | 1995-02-07 | Nec Corp | 半導体集積回路 |
-
1984
- 1984-01-25 JP JP1129384A patent/JPS60154637A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01266736A (ja) * | 1988-04-19 | 1989-10-24 | Fujitsu Ltd | 試験回路を有する半導体装置 |
| JPH0735819A (ja) * | 1993-07-21 | 1995-02-07 | Nec Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827229B2 (ja) | 半導体集積回路 | |
| US3781670A (en) | Ac performance test for large scale integrated circuit chips | |
| JPS60154637A (ja) | 集積回路装置 | |
| JPS645461B2 (ja) | ||
| JPH0568103B2 (ja) | ||
| JP2000304829A (ja) | 半導体検査方法 | |
| JP2773148B2 (ja) | テスト容易化回路設計方法 | |
| JP2723698B2 (ja) | 半導体集積回路のテスト回路 | |
| JPS62150180A (ja) | 集積回路 | |
| JPH02118475A (ja) | 論理集積回路 | |
| JP2624151B2 (ja) | スキャンパス設計装置及びスキャンパス試験装置 | |
| JPH04231885A (ja) | デジタル・アナログ混在のｌｓｉ | |
| JP3032624B2 (ja) | スキャンセル装置 | |
| JPH09159727A (ja) | Ｃｍｏｓ半導体装置 | |
| JPS6088371A (ja) | 論理回路 | |
| JPH08114653A (ja) | 入力レベル試験回路 | |
| JPH06138185A (ja) | 故障検出回路 | |
| JPH0572293A (ja) | 半導体集積回路 | |
| JPH07151830A (ja) | 故障検出回路 | |
| JPS61100842A (ja) | スキヤン回路 | |
| JPS63233384A (ja) | プリント板ユニツトの論理チエツク方法 | |
| JPH06160490A (ja) | 半導体装置 | |
| JPH08271586A (ja) | 半導体集積回路 | |
| JPS61170835A (ja) | 論理集積回路パツケ−ジ | |
| JPH05196699A (ja) | 半導体集積回路 |