JPS62150180A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS62150180A JPS62150180A JP60294296A JP29429685A JPS62150180A JP S62150180 A JPS62150180 A JP S62150180A JP 60294296 A JP60294296 A JP 60294296A JP 29429685 A JP29429685 A JP 29429685A JP S62150180 A JPS62150180 A JP S62150180A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuits
- terminal
- signals
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、論理集積回路等の集積回路、特に大規模な論
理回路を備える集積回路に関する。
理回路を備える集積回路に関する。
第２図は従来の論理集積回路の主要構成を示すブロック
図である。
図である。
入力端子Ｉ、、 Ｉ、・・・Ｉｎに加えられたディジタ
ル信号は、論理回路２で信号処理を受は更に論理回路３
、４．５で順次信号処理を受は出力端子ＯＩ、０□、・
・・いに導かれる。
ル信号は、論理回路２で信号処理を受は更に論理回路３
、４．５で順次信号処理を受は出力端子ＯＩ、０□、・
・・いに導かれる。
このような集積回路の良否を検査するのには、論理回路
の規模が大きくなると多数の論理検査ノくターンが必要
であり、検査時間が長くなる欠点を有していた。又不良
動作を起した場合、どの論理回路が不良か判別が困難な
場合が多く、検査が確実に行い難い欠点もあった。
の規模が大きくなると多数の論理検査ノくターンが必要
であり、検査時間が長くなる欠点を有していた。又不良
動作を起した場合、どの論理回路が不良か判別が困難な
場合が多く、検査が確実に行い難い欠点もあった。
本発明の目的は、大規模な論理回路の検査が短時間に確
実に行える集積回路の提供にある。
実に行える集積回路の提供にある。
本発明の構成は論理信号処理回路を有する集積回路にお
いて、論理回路に接続されたセレクター回路と、前記セ
レクター回路を選択するデコーダー回路と、検査する信
号を入力する端子と、検査する信号を出力する端子と、
前記デコーダー回路の入力端子と、検査モード切少換え
端子とが備えてある事を特徴とする。
いて、論理回路に接続されたセレクター回路と、前記セ
レクター回路を選択するデコーダー回路と、検査する信
号を入力する端子と、検査する信号を出力する端子と、
前記デコーダー回路の入力端子と、検査モード切少換え
端子とが備えてある事を特徴とする。
次に実施例を挙げ本発明の詳細な説明する。
第１図は本発明の一実施例の回路図である。
この実施例では論理回路２．３．４には、セレクター回
路８２１”８２’ｌ ＋ ８３１”””’Ｓ３ｒ＋ Ｈ
Ｓ４１〜Ｓ４ｏがそれぞれ接続しである。セレクター回
路８２１〜Ｓｉｎ 、 ”３１Ｓ−８３ｎ。
路８２１”８２’ｌ ＋ ８３１”””’Ｓ３ｒ＋ Ｈ
Ｓ４１〜Ｓ４ｏがそれぞれ接続しである。セレクター回
路８２１〜Ｓｉｎ 、 ”３１Ｓ−８３ｎ。
Ｓ４１〜Ｓ４１．には、切シ換え制御信号端子Ｓ及びデ
コーダー回路り、、 Ｄ２ノ出力ヨリ制御信号１ｏｏ〜
１０２゜２００〜２０２が入力される。セレクター回路
８２１〜Ｓ、。＋ Ｓｓ＋−８ａｎ ＋ Ｓ４１〜”４
ａは、電界効果トランジスタＴ、及びＴ２． Ｔ、をそ
れぞれ備えている。
コーダー回路り、、 Ｄ２ノ出力ヨリ制御信号１ｏｏ〜
１０２゜２００〜２０２が入力される。セレクター回路
８２１〜Ｓ、。＋ Ｓｓ＋−８ａｎ ＋ Ｓ４１〜”４
ａは、電界効果トランジスタＴ、及びＴ２． Ｔ、をそ
れぞれ備えている。
これらトランジスタＴ、及びＴ、、 Ｔ、は選択信号３
００〜１０２，２００〜２０２、切シ換え制御信号端子
Ｓに加えられる信号によシ導通が制御される。切シ換え
制御信号端子Ｓが高レベルの時にはトランジスタＴ、が
導通し論理回路２．３．４．５は相互にトランジスタＴ
、を介し接続状態となシ、切シ換え制御信号端子Ｓが低
レベルの時はトランジスタＴ、が遮断になシ論理回路２
．３．４．５の相互接続は阻止される。
００〜１０２，２００〜２０２、切シ換え制御信号端子
Ｓに加えられる信号によシ導通が制御される。切シ換え
制御信号端子Ｓが高レベルの時にはトランジスタＴ、が
導通し論理回路２．３．４．５は相互にトランジスタＴ
、を介し接続状態となシ、切シ換え制御信号端子Ｓが低
レベルの時はトランジスタＴ、が遮断になシ論理回路２
．３．４．５の相互接続は阻止される。
検査入力選択信号端子ＤＩ、、 ＤＩ、に加える信号に
より制御信号１００，１０１，１０２はいずれか一本が
高レベルとなシトランジスタＴ、の導通を任意に制御で
きる。
より制御信号１００，１０１，１０２はいずれか一本が
高レベルとなシトランジスタＴ、の導通を任意に制御で
きる。
検査出力選択信号端子ＤＯ，，Ｄｏ、に加える信号によ
り制御信号２００，２０１，２０２はいずれか一本が高
レベルとなシトランジスタＴ、の導通を任意に制御でき
る。
り制御信号２００，２０１，２０２はいずれか一本が高
レベルとなシトランジスタＴ、の導通を任意に制御でき
る。
第１図実施例はこの様に作動するから、例えば論理回路
３の検査をする時は切シ換え制御信号端子Ｓを低レベル
とし、制御信号１００が高レベルとなる様に検査入力選
択制御信号端子ＤＩ、、 ＤＩ、に信号を加え、制御信
号２０１が高レベルとなる様に検査出力選択制御信号端
子Ｄｏ、、 ＤＯ，に信号を加え、検査信号入力端子Ｂ
Ｉ、〜ＢＩｔよシ検査信号を入力し、検査信号出力端子
ＢＯ，〜ＢＯｈよシ出力される信号を検査すればよい。
３の検査をする時は切シ換え制御信号端子Ｓを低レベル
とし、制御信号１００が高レベルとなる様に検査入力選
択制御信号端子ＤＩ、、 ＤＩ、に信号を加え、制御信
号２０１が高レベルとなる様に検査出力選択制御信号端
子Ｄｏ、、 ＤＯ，に信号を加え、検査信号入力端子Ｂ
Ｉ、〜ＢＩｔよシ検査信号を入力し、検査信号出力端子
ＢＯ，〜ＢＯｈよシ出力される信号を検査すればよい。
又他の論理回路２，４゜５についても検査入力選択制御
信号端子ＤＩ、、ＤＩ、、検査出力選択制御信号端子Ｄ
Ｏ８，Ｄｏ、に加える信号により検査する論理回路を任
意に選択し検査することができる。
信号端子ＤＩ、、ＤＩ、、検査出力選択制御信号端子Ｄ
Ｏ８，Ｄｏ、に加える信号により検査する論理回路を任
意に選択し検査することができる。
この実施例を通常に作動させる時は、制御信号１００〜
１０２，２００〜２０２が全て低レベルとなる様に検査
出力選択制御信号端子ＤＯ，，Ｄｏ、、検査入力選択制
御信号端子ＤＩ、、 ＤＩ、を設定し、切シ換え制御信
号入力端子Ｓを高レベルにする。
１０２，２００〜２０２が全て低レベルとなる様に検査
出力選択制御信号端子ＤＯ，，Ｄｏ、、検査入力選択制
御信号端子ＤＩ、、 ＤＩ、を設定し、切シ換え制御信
号入力端子Ｓを高レベルにする。
以上説明した様に、本発明によれば大規模な論理回路を
効率良く、確実に検査出来る集積回路が提供出来る。
効率良く、確実に検査出来る集積回路が提供出来る。
第２図は従来の論理集積回路装置の主要構成を示すブロ
ック図、第１図は本発明の一実施例の回路図である。 １・・・・・・論理集積回路、２〜５・・・・・・論理
回路、工１＋Ｉ亡Ｉｎ 、、、 、、、入力端子、０．
、０２〜Ｏｍ・・・・・・出力端子、Ｄ１〜Ｄ、・・・
・・・デコーダ回路、Ｓ・・・・・・切り換え制御信号
入力端子、ＢＩ、〜ＢＩｔ・・・・・・検査信号入力甥
子、ＢＯ，〜ＢＯｈ・・・・・・検査信号出力端子、Ｄ
Ｉ、、 ＤＩ、・・・・・・検査出力選択制御信号端子
、ＤＯ，、ＤＯ，・・・・・・検査出力選択制御信号端
子、Ｓ！！””Ｓ２ａ ＋ Ｓ！１〜５３Ｉ１．Ｓ４１
〜Ｓ４ｎ・・・・・・セレクター回路。
ック図、第１図は本発明の一実施例の回路図である。 １・・・・・・論理集積回路、２〜５・・・・・・論理
回路、工１＋Ｉ亡Ｉｎ 、、、 、、、入力端子、０．
、０２〜Ｏｍ・・・・・・出力端子、Ｄ１〜Ｄ、・・・
・・・デコーダ回路、Ｓ・・・・・・切り換え制御信号
入力端子、ＢＩ、〜ＢＩｔ・・・・・・検査信号入力甥
子、ＢＯ，〜ＢＯｈ・・・・・・検査信号出力端子、Ｄ
Ｉ、、 ＤＩ、・・・・・・検査出力選択制御信号端子
、ＤＯ，、ＤＯ，・・・・・・検査出力選択制御信号端
子、Ｓ！！””Ｓ２ａ ＋ Ｓ！１〜５３Ｉ１．Ｓ４１
〜Ｓ４ｎ・・・・・・セレクター回路。
Claims (1)
- 論理信号処理回路を有する集積回路において論理回路に
接続されたセレクター回路と、前記セレクター回路を選
択するデコーダー回路と、検査する信号を入力する端子
、検査する信号を出力する端子と、前記デコーダー回路
の入力端子と、検査モード切り換え端子とが備えてある
事を特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60294296A JPS62150180A (ja) | 1985-12-25 | 1985-12-25 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60294296A JPS62150180A (ja) | 1985-12-25 | 1985-12-25 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62150180A true JPS62150180A (ja) | 1987-07-04 |
Family
ID=17805859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60294296A Pending JPS62150180A (ja) | 1985-12-25 | 1985-12-25 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62150180A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02105083A (ja) * | 1988-10-14 | 1990-04-17 | Toshiba Corp | 集積回路の論理試験回路 |
| JPH0335178A (ja) * | 1989-07-03 | 1991-02-15 | Nec Corp | Ｌｓｉ回路 |
| JPH04220575A (ja) * | 1990-12-20 | 1992-08-11 | Matsushita Electric Ind Co Ltd | 集積回路装置 |
-
1985
- 1985-12-25 JP JP60294296A patent/JPS62150180A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02105083A (ja) * | 1988-10-14 | 1990-04-17 | Toshiba Corp | 集積回路の論理試験回路 |
| JPH07104391B2 (ja) * | 1988-10-14 | 1995-11-13 | 株式会社東芝 | 集積回路の論理試験回路 |
| JPH0335178A (ja) * | 1989-07-03 | 1991-02-15 | Nec Corp | Ｌｓｉ回路 |
| JP2513034B2 (ja) * | 1989-07-03 | 1996-07-03 | 日本電気株式会社 | Ｌｓｉ回路 |
| JPH04220575A (ja) * | 1990-12-20 | 1992-08-11 | Matsushita Electric Ind Co Ltd | 集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5012185A (en) | Semiconductor integrated circuit having I/O terminals allowing independent connection test | |
| US4398146A (en) | Test circuit for MOS devices | |
| JPH05281304A (ja) | テスト回路を内蔵したアナログ・ディジタル混在マスタ | |
| US4933575A (en) | Electric circuit interchangeable between sequential and combination circuits | |
| US4973904A (en) | Test circuit and method | |
| JPH05198637A (ja) | 半導体集積回路及びそのテスト方法 | |
| EP0317578A1 (en) | Tri-state circuit tester | |
| JPS62150180A (ja) | 集積回路 | |
| US6813579B1 (en) | Apparatus and method for test mode control | |
| EP0714170B1 (en) | Analog-to-digital converter with writable result register | |
| US5541505A (en) | Testing integrated circuits by consolidating a plurality of digital signals as a multilevel signal | |
| JPH0222579A (ja) | シグネチャ圧縮回路 | |
| JPS6082871A (ja) | 論理集積回路 | |
| JP2927095B2 (ja) | 半導体集積回路の試験回路 | |
| JP2633980B2 (ja) | デジタル・アナログ混在のｌｓｉ | |
| JPS60154637A (ja) | 集積回路装置 | |
| JPH0677050B2 (ja) | 電子回路 | |
| JPS6382380A (ja) | 集積回路 | |
| JPH05126904A (ja) | 半導体装置の検査装置 | |
| JPH0526981A (ja) | 半導体集積回路のテスト用回路 | |
| JP2723676B2 (ja) | 半導体集積回路 | |
| JPS6095370A (ja) | 集積回路装置 | |
| JPS6384012A (ja) | 集積回路 | |
| JPH03115873A (ja) | 半導体集積回路 | |
| JPH06160490A (ja) | 半導体装置 |