JPS6384012A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS6384012A JPS6384012A JP61228585A JP22858586A JPS6384012A JP S6384012 A JPS6384012 A JP S6384012A JP 61228585 A JP61228585 A JP 61228585A JP 22858586 A JP22858586 A JP 22858586A JP S6384012 A JPS6384012 A JP S6384012A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- type
- chip
- test
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000003491 array Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路、特に電気的試験の自動化を容易とす
る集積回路に関する。
る集積回路に関する。
論理装置全体を集積回路（以下ｒＬＳ Ｉ Ｊという）
で構成しようとすると、一般には論理の繰返しが少ない
ことから、多種類、少量のＬＳＩが必要となる。このた
め、いわゆるゲートアレイＬＳＩ（以下「ゲートアレイ
」という）が広く使われている。
で構成しようとすると、一般には論理の繰返しが少ない
ことから、多種類、少量のＬＳＩが必要となる。このた
め、いわゆるゲートアレイＬＳＩ（以下「ゲートアレイ
」という）が広く使われている。
ゲートアレイは基本ゲートを構成するトランジスタおよ
び抵抗等の拡散層を共通パターンで用意し、所望の論理
機能に対応して配線層を個別に設計して製造される。そ
こでゲートアレイの電気的試験は機能を異にしたゲート
アレイの種類ごとに、それぞれ異なる試験用のプログラ
ムを用いて行なｈれている。
び抵抗等の拡散層を共通パターンで用意し、所望の論理
機能に対応して配線層を個別に設計して製造される。そ
こでゲートアレイの電気的試験は機能を異にしたゲート
アレイの種類ごとに、それぞれ異なる試験用のプログラ
ムを用いて行なｈれている。
しかし、上述のゲートアレイを含むＬＳＩの電気的試験
はＬＳＩの種類ごとに異なるプログラムを用いて行なっ
ているので、その種類を変えるごとに人手によりその種
類に対応した試験用のプログラムに切替えねばならず、
多種類のＬＳＩを試験するには切替えに伴なう工数によ
りロスタイムが大きいと云う欠点がある。またこのロス
タイムはゲートアレイのような多種類、少量の製造にお
いては特に大きなものとなっている。
はＬＳＩの種類ごとに異なるプログラムを用いて行なっ
ているので、その種類を変えるごとに人手によりその種
類に対応した試験用のプログラムに切替えねばならず、
多種類のＬＳＩを試験するには切替えに伴なう工数によ
りロスタイムが大きいと云う欠点がある。またこのロス
タイムはゲートアレイのような多種類、少量の製造にお
いては特に大きなものとなっている。
本発明の目的は上記の欠点を除去し、ＬＳＩに。
自ＬＳＩの種類を識別することのできる信号発生手段を
設けることにより、プログラムの自動切替が行なえて、
電気的試験の工数の削減できるＬＳＩを提供することに
ある。
設けることにより、プログラムの自動切替が行なえて、
電気的試験の工数の削減できるＬＳＩを提供することに
ある。
本発明の集積回路は、電気的試験が同一の試験機に格納
された集積回路において、目薬積回路の種類を表わすｎ
ビットで構成された識別信号を送出する信号発生回路を
有して構成される。
された集積回路において、目薬積回路の種類を表わすｎ
ビットで構成された識別信号を送出する信号発生回路を
有して構成される。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例のブロック図で、集積回路チ
ップ（以下ｒＬＳ Ｉチップ」という）１００は所望の
論理機能を有する他に、機能の異なる一連の複数の種類
のＬＳＩチップを識別する識別信号を発生する信号発生
回路１１０を有し、信号発生回路１１０の２個の出力端
子１２１および１２２がＬＳＩチップ上に設けられてい
る。
ップ（以下ｒＬＳ Ｉチップ」という）１００は所望の
論理機能を有する他に、機能の異なる一連の複数の種類
のＬＳＩチップを識別する識別信号を発生する信号発生
回路１１０を有し、信号発生回路１１０の２個の出力端
子１２１および１２２がＬＳＩチップ上に設けられてい
る。
第２図は第１図の２個の出力端子１２１および１２２か
ら出力される２ビツトで構成された識別信号とＬＳＩチ
ップ１００の種類との対応図で、４種の識別信号“ｏｏ
”、 “０１′、“’ １０ ”および１１′′がＬ
ＳＩチップの種類Ａ、Ｂ、ＣおよびＤに対応しているこ
とを示している。
ら出力される２ビツトで構成された識別信号とＬＳＩチ
ップ１００の種類との対応図で、４種の識別信号“ｏｏ
”、 “０１′、“’ １０ ”および１１′′がＬ
ＳＩチップの種類Ａ、Ｂ、ＣおよびＤに対応しているこ
とを示している。
第３図は第２図で示したＬＳＩチップの種類を示す識別
信号を発生する第１図における信号発生回路１１０の回
路図で、ＬＳＩチップ１００の論理回路用の電源と地気
が与えられて、出力端子１２１および１２２に第２図の
種類に対した論理信号を送出する回路である。１人力１
出力のＡＮＤ回路１１１および１１２は出力バッファ回
路で、このＡＮＤ回路１１１および１２２に電源または
地気がＬＳＩチップの種類に応じて入力される。
信号を発生する第１図における信号発生回路１１０の回
路図で、ＬＳＩチップ１００の論理回路用の電源と地気
が与えられて、出力端子１２１および１２２に第２図の
種類に対した論理信号を送出する回路である。１人力１
出力のＡＮＤ回路１１１および１１２は出力バッファ回
路で、このＡＮＤ回路１１１および１２２に電源または
地気がＬＳＩチップの種類に応じて入力される。
第４図は本発明のＬＳＩチップの電気的試験における動
作図で、ＬＳＩチップに電源が与えられると信号発生回
路１１０から自ＬＳＩチップの種類を表わす識別信号を
送出し続けている。試験機は電気試験を行なう前に識別
プログラムを実行することにより識別信号を受けて、Ｌ
ＳＩチップの種類を知る。試験機はＬＳＩチップの種類
を知ると、直ちにこの種類に対応する試験プログラムを
起動させ、そのＬＳＩチップの試験を行なうことを示し
ている。図では先ず試験機は第１番目のＬＳＩチップか
ら識別信号” ｏ ｏ ”を受け、識別プログラムによ
り種類Ａを知り、試験プログラムＡを実行する。この試
験の終了後、試験機は次のＬＳＩチップの試験にかかり
今度は識別信号“０１”を受け、再び識別プログラムに
より種類Ｂを知り、今度は試験プログラムＢを実行する
。以上の動作を順次全てのＬＳＩチップについて行なう
。この様にＬＳＩチップごとに毎回ＬＳＩチップの種類
を識別して、直ちに対応する試験プログラムを実行する
ので、上記の４種のＬＳＩチップがどの様に混在し、ど
の順序で試験を行なっても人手を介することなく試験が
続行されることを示している。
作図で、ＬＳＩチップに電源が与えられると信号発生回
路１１０から自ＬＳＩチップの種類を表わす識別信号を
送出し続けている。試験機は電気試験を行なう前に識別
プログラムを実行することにより識別信号を受けて、Ｌ
ＳＩチップの種類を知る。試験機はＬＳＩチップの種類
を知ると、直ちにこの種類に対応する試験プログラムを
起動させ、そのＬＳＩチップの試験を行なうことを示し
ている。図では先ず試験機は第１番目のＬＳＩチップか
ら識別信号” ｏ ｏ ”を受け、識別プログラムによ
り種類Ａを知り、試験プログラムＡを実行する。この試
験の終了後、試験機は次のＬＳＩチップの試験にかかり
今度は識別信号“０１”を受け、再び識別プログラムに
より種類Ｂを知り、今度は試験プログラムＢを実行する
。以上の動作を順次全てのＬＳＩチップについて行なう
。この様にＬＳＩチップごとに毎回ＬＳＩチップの種類
を識別して、直ちに対応する試験プログラムを実行する
ので、上記の４種のＬＳＩチップがどの様に混在し、ど
の順序で試験を行なっても人手を介することなく試験が
続行されることを示している。
以上の実施例ではＬＳＩチップの種類が４種の場合を例
として述べたが、ｎ本の出力端子を持つて２″個の識別
信号を出力する信号発生回路を設けることにより、一連
の電気的試験の行なわれるＬＳＩチップの種類を２″と
することができることは明らかである。
として述べたが、ｎ本の出力端子を持つて２″個の識別
信号を出力する信号発生回路を設けることにより、一連
の電気的試験の行なわれるＬＳＩチップの種類を２″と
することができることは明らかである。
以上説明したように本発明は、機能の異なる複数の種類
のＬＳＩチップを人手によって種類を判別して、その判
別に従って人手により試験プログラムを切替えて試験を
行なはせる必要がなく、同一ウエバ内の異なる種類のＬ
ＳＩチップに対しても、自動的に種類を識別して、連続
して試験を行なわせることができ、人手による切替え作
業等のロスタイムを削減できると云う効果がある。
のＬＳＩチップを人手によって種類を判別して、その判
別に従って人手により試験プログラムを切替えて試験を
行なはせる必要がなく、同一ウエバ内の異なる種類のＬ
ＳＩチップに対しても、自動的に種類を識別して、連続
して試験を行なわせることができ、人手による切替え作
業等のロスタイムを削減できると云う効果がある。
第１図は本発明の一実施例のブロック図、第２図は識別
信号とＬＳＩチップの種類との対応図、第３図は信号発
生回路の一例の回路図、第４図は本発明のＬＳＩチップ
の電気的試験における動乍図である。 １００・・・集積回路チップ（ＬＳＩチップ）、１１０
・・・信号発生回路、１２１，１２２・・・出力端子。 代理人 弁理士 内 原 晋・１．゛。 ＼′ ＼〜。 第１図 第２図
信号とＬＳＩチップの種類との対応図、第３図は信号発
生回路の一例の回路図、第４図は本発明のＬＳＩチップ
の電気的試験における動乍図である。 １００・・・集積回路チップ（ＬＳＩチップ）、１１０
・・・信号発生回路、１２１，１２２・・・出力端子。 代理人 弁理士 内 原 晋・１．゛。 ＼′ ＼〜。 第１図 第２図
Claims (1)
- 電気的試験が同一の試験機に格納されたそれぞれのプ
ログラムにより行なわれる複数の種類の集積回路におい
て、自集積回路の種類を表わすｎビットで構成された識
別信号を送出する信号発生回路を有することを特徴とす
る集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61228585A JPS6384012A (ja) | 1986-09-26 | 1986-09-26 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61228585A JPS6384012A (ja) | 1986-09-26 | 1986-09-26 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6384012A true JPS6384012A (ja) | 1988-04-14 |
Family
ID=16878669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61228585A Pending JPS6384012A (ja) | 1986-09-26 | 1986-09-26 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6384012A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007507086A (ja) * | 2003-07-02 | 2007-03-22 | ダイナミック マイクロシステムズ セミコンダクター イクイップメント ゲーエムベーハー | ウェーハ保管システム |
-
1986
- 1986-09-26 JP JP61228585A patent/JPS6384012A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007507086A (ja) * | 2003-07-02 | 2007-03-22 | ダイナミック マイクロシステムズ セミコンダクター イクイップメント ゲーエムベーハー | ウェーハ保管システム |
| JP4848271B2 (ja) * | 2003-07-02 | 2011-12-28 | ダイナミック マイクロシステムズ セミコンダクター イクイップメント ゲーエムベーハー | ウェーハ保管システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0126097B2 (ja) | ||
| JPS6326585A (ja) | Ｖｌｓｉ集積回路の検査回路と検査方法 | |
| US8020058B2 (en) | Multi-chip digital system having a plurality of controllers with self-identifying signal | |
| JPS6384012A (ja) | 集積回路 | |
| US5623202A (en) | Testing multiple IC in parallel by a single IC tester | |
| US5396500A (en) | Semiconductor integrated circuit device with fault detecting function | |
| EP0093531A2 (en) | Method of computerized in-circuit testing of electrical components and the like with automatic spurious signal suppression | |
| JPS6082871A (ja) | 論理集積回路 | |
| JPS6382380A (ja) | 集積回路 | |
| US5999013A (en) | Method and apparatus for testing variable voltage and variable impedance drivers | |
| JPH02112777A (ja) | 半導体集積回路 | |
| JPH04128666A (ja) | 半導体集積回路 | |
| JP2723676B2 (ja) | 半導体集積回路 | |
| JPH01293650A (ja) | 集積回路 | |
| JPS62150180A (ja) | 集積回路 | |
| JPS6324502Y2 (ja) | ||
| JPH0580129A (ja) | 信号出力装置 | |
| JPS63206674A (ja) | 集積論理回路 | |
| JPH0744258B2 (ja) | Ｃｍｌ型ゲ−トアレ−ｌｓｉ | |
| CN117452195A (zh) | 一种适用于边界扫描任意链的测试系统及方法 | |
| JPH04138388A (ja) | 半導体集積回路およびその制御方法 | |
| JPH0284763A (ja) | 集積回路 | |
| JPS61234376A (ja) | 信号試験回路 | |
| JPS61170835A (ja) | 論理集積回路パツケ−ジ | |
| JPS61156828A (ja) | 半導体装置 |