JPH01293650A - 集積回路 - Google Patents

集積回路

Info

Publication number
JPH01293650A
JPH01293650A JP63126579A JP12657988A JPH01293650A JP H01293650 A JPH01293650 A JP H01293650A JP 63126579 A JP63126579 A JP 63126579A JP 12657988 A JP12657988 A JP 12657988A JP H01293650 A JPH01293650 A JP H01293650A
Authority
JP
Japan
Prior art keywords
cells
bus
integrated circuit
cell
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63126579A
Other languages
English (en)
Inventor
Hidetoshi Kosaka
小坂　秀敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63126579A priority Critical patent/JPH01293650A/ja
Publication of JPH01293650A publication Critical patent/JPH01293650A/ja
Pending legal-status Critical Current

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路、特に、従来は個々の製品として実現
されていた機能をセル化し、これらセルを複数個同一チ
ップに搭載した集積回路に関する。
〔従来の技術〕
第２図は従来の一例を示す回路図である。
第２図に示す集積回路のテストについて説明する。
セルａ、ｂ、ｃ、ｄのバスは内部バスを介して集積回路
のバス端子１０００に接続されている。
また各々に特定な制御信号２０００．３０００゜４００
０．５０００が存在する。
セルａのテストにおいてバス端子１０００と制御信号２
０００が使用されるが内部バスが共用であるため他のセ
ルｂ、ｃ、ｄはテストできない。
そしてセルｂ、ｃ、ｄと順次テストが実行されるので集
積回路全体のテスト時間はセルａ、ｂ、ｃ。
ｄ各々のテスト時間の和となる。
〔発明が解決しようとする課題〕
上述した集積回路は内蔵するセルの数に比例してテスト
時間が増大するという欠点がある。
〔課題を解決するための手段〕
本発明の集積回路は、各々がバスを有する複数の機能セ
ルを内蔵する集積回路において、通常動作時前記セルの
バスが接続される第１の内部バスと、該第１の内部バス
を集積回路外に導出する第２のバス端子と、テスト時に
前記セルのうち任意のセルのバスが接続される第２の内
部バスと、該第２のバスを集積回路外に導出する第２の
バス端子と、前記任意のセルのバスを第２の内部バスに
接続するための回路とを含んで構成される。
〔実施例〕
本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す回路図である。
第１図において、１００は通常動作において使用される
バス端子であり内蔵するＡ、Ｂ、Ｃ，Ｄのバスが接続さ
れる。２００はテスト時のみ使用されるバス端子であり
、セルＣ，Ｄのバスが接続される。
制御信号群３００，４００，５００，６００はセルＡ、
Ｂ、Ｃ，Ｄに対する制御信号である。制御信号群３００
．４００はセルＡ、Ｂのバスをバス端子１００に接続す
るか否かを決定する信号３００Ａ、４００Ａを含んでい
る。制御信号群５００．６００はセルＣ，Ｄのバスをバ
ス端子１００に接続するか否かを決定する信号５００Ａ
、６００Ａ、バス端子２００に接続するか否かを決定す
る信号５００Ｂ、６００Ｂを含む。
テスト時は信号３００ＡによってセルＡをバス端子１０
０に接続し、信号５００ＢによってセルＢをバス端子２
００に接続する。この状態でセルＡ、Ｃを同時に動作さ
せ正常動作が否か判定する。
次に信号４００ＡによってセルＢをバス端子１００に、
信号６００ＢによってセルＤのバスをバス端子２００に
接続し、セル−Ｂ、Ｄを同時に動作させ正常動作か否か
判定する。
従って図に示す集積回路のテスト時間は（セルＡ、Ｃの
テスト時間）＋（セルＢ、Ｄのテスト時間）となる。
〔発明の効果〕
以上説明した様に、本発明によれば内蔵するセルの２つ
以上を同時に動作させテストすることが可能になるので
、従来の集積回路に比ベテスト時間を短縮できる効果が
ある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す回路図、第２図は従来
の一例を示す回路図である。 １００．２００・・・バス端子、３００・・・セルＡ制
御信号、４００・・・セルＣ制御信号、５００・・・セ
ルＣ制御信号、６００・・・セルＤ制御信号、Ａ〜Ｄ・
・・セル。

Claims (1)

    【特許請求の範囲】
  1. 　各々がバスを有する複数の機能セルを内蔵する集積回
    路において、通常動作時前記セルのバスが接続される第
    １の内部バスと、該第１の内部バスを集積回路外に導出
    する第２のバス端子と、テスト時に前記セルのうち任意
    のセルのバスが接続される第２の内部バスと、該第２の
    バスを集積回路外に導出する第２のバス端子と、前記任
    意のセルのバスを第２の内部バスに接続するための回路
    を含むことを特徴とする集積回路。
JP63126579A 1988-05-23 1988-05-23 集積回路 Pending JPH01293650A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63126579A JPH01293650A (ja) 1988-05-23 1988-05-23 集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63126579A JPH01293650A (ja) 1988-05-23 1988-05-23 集積回路

Publications (1)

Publication Number Publication Date
JPH01293650A true JPH01293650A (ja) 1989-11-27

Family

ID=14938665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63126579A Pending JPH01293650A (ja) 1988-05-23 1988-05-23 集積回路

Country Status (1)

Country Link
JP (1) JPH01293650A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0476327A1 (en) 1990-08-20 1992-03-25 Fuji Photo Film Co., Ltd. Data-retainable photographic film product and process for producing color print
JP2000133000A (ja) * 1998-10-28 2000-05-12 Toshiba Corp メモリ混載ロジックｌｓｉ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0476327A1 (en) 1990-08-20 1992-03-25 Fuji Photo Film Co., Ltd. Data-retainable photographic film product and process for producing color print
JP2000133000A (ja) * 1998-10-28 2000-05-12 Toshiba Corp メモリ混載ロジックｌｓｉ
JP4601737B2 (ja) * 1998-10-28 2010-12-22 株式会社東芝 メモリ混載ロジックｌｓｉ

Similar Documents

Publication Publication Date Title
JPH0691140B2 (ja) 半導体集積回路
JPH01293650A (ja) 集積回路
JP3918344B2 (ja) 半導体試験装置
JPS61261895A (ja) 半導体記憶装置
JP2633692B2 (ja) 半導体試験方法
JPS6216693Y2 (ja)
JPH0729400A (ja) メモリーカード
JP2792327B2 (ja) 半導体集積回路装置
JPS58143545A (ja) 試験回路を備えた集積回路
JPS6378695A (ja) 回線接続装置
JPH05312917A (ja) 半導体集積回路
JPH04128666A (ja) 半導体集積回路
JPS62132182A (ja) 試験回路付大規模集積回路
JPH0362245A (ja) 半導体集積回路
JPS63231282A (ja) 半導体集積回路
JPS61234376A (ja) 信号試験回路
JPS62147758A (ja) 半導体装置
JPH04170065A (ja) 半導体集積回路
JPS6384012A (ja) 集積回路
JPS6382380A (ja) 集積回路
JPS6154713A (ja) ゲ−トアレイ装置
JPH02128462A (ja) 半導体集積回路装置
JPS63138600A (ja) Ｒａｍテスト用補助回路
JPH08286942A (ja) 半導体回路装置
JPS61213934A (ja) シフトパス回路