JPH02128462A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体集積回路の検査および評価を容易にす
る回路槽１ｆｆｌＫ関するものである。

従来の技術 半導体集積回路の検査は、集積回路全体としての信号の
入出力で行なわれている。しかし、高集積化が進むにつ
れ、様々な機能を持−た回路がチップ内に集積されるこ
とになり、検査方法としても集積回路全体の信号の入出
力で行なう場合、個２　ヘーノ 個の回路の機能を組み合わせた検査となり、各機能を持
−た回路の個数が多ければ多いほど、検査方法としては
複雑になる。

評価方法としても、不良が起きた場合より多くの機能を
持った回路が集積されていると、どの回路で不良となり
たかを検出するのは困難になってくる。

発明が解決しようとする課題 上記のように、半導体集積回路の高集積化π伴い、その
検査方法は複雑化し不良箇所は検出しにくくなる。本発
明はこの問題を解決するもので、各回路ブロック間にス
イッチ回路を置き、その制御により回路ブロック間の信
号伝達と外部から各ブロックへの入出力を可能にする事
によシ、半導体集積回路の、検査方法の簡素化および不
良箇所検出の容易化を実現することのできる、半導体集
積回路装置の構成を提供するものである。

課題を解決するための手段 この目的を達成するために本発明の半導体集積回路装置
は、回路全体を複数の回路プロ・りに分３−＼ 割し、各回路プロリフ間にフインチ回路を置き、その制
御によシ回路ブロック間の信号伝達と外部から各ブロッ
クへの入出力が可能であるように構成されている。

作用 この構成により、検査する回路を簡単な機能の回路にす
ることができ、検査方法の簡素化と不良箇所検出の容易
化とを実現することができる。

実施例 以下、本発明の実施例について図面を参照しながら説明
する。第１図は、本発明の半導体集積回路装置の一実施
例であり、２つの回路ブロックすなわち、ロジリク部１
．メモリ一部２の間にフイリチ回路３が位置している構
成例である。この実施例において、通常の使用状態では
ロジ・ｌり部はメモリ一部を制御する機能を持っており
、外部からの信号は、ロジック部を通ってメモリ一部へ
行き、メモリ一部からの信号は、ロジック部を通って外
部へ出力される構成匠なっている。

破線で囲まれた内部が半導体集積回路の内部を表わし、
Ａ、Ｂ、Ｃ，Ｄ、Ｅ、Ｆ、（、、ＴＩＴ２は外部入出力
信号を表わす。また、ａ、ｂｃ　、　ａ’、　ｂ’、ｃ
’はスイッチ回路を介している信号である。

第２図はスイッチ部の回路を示している。トランクファ
ゲート４個で構成されており、通常使用されるモード（
ノーマル）では、クイ１．チ制御信号ＴＩ、Ｔ２が供Ｋ
Ｉ、でａとａ′だけが導通している。これを切換えるこ
とにより、外部からロジ・ツク部だけへの入出力を行な
ったシ（ロジリクテスト）、外部からメモリ一部だけの
入出力を行な−だすする。（メモリーテヌト） 第３図、第４図、第６図はそれぞれノーマル。

ロジｌクテヌト、メモリチアドの各モードにおける信号
の接続、および使用される外部入出力信号を表す。

以上のように構成された本実施例の半導体集積回路装置
について以下その動作を説明する。

第１図において、通常の使用モードでは、メモリ一部は
ロジック部によって制御されるため、外６　　′＼−／ 部入出力信号とメモリ一部は直接つながっていない。こ
の状態でこの半導体集積回路装置を検査しようとすると
、第３図に示すように外部入出力信号Ｄ　、、＝　Ｇを
使用することになり、検査方法はロジ１．り部とメモリ
一部との動作を組み合わせて考慮する必要があり、複雑
になる。また評価方法としても、不良が発生した場合、
ロジック部とメモリ一部のどちらが不良なのかを検出す
るのは困難である。

そこで、検査の時には、モード切換信号Ｔ１゜Ｔ２を切
換え、ロジック部とメモリ一部がそれぞれ単独で外部と
入出力ができるようにする。

つまり、ロジック部を検査する時は、Ｔ１をハイレベル
、Ｔ２をローレベルにして、第４図のように、通常使用
モードでは、メモリ一部と導通しているロジック部の信
号ａ、ｂ、ｃを外部入出力信号Ａ、Ｂ、Ｃと導通させる
。これによシ、ロジック部が独立し、外部入出力信号１
〜４．Ａ、Ｂ。

Ｃを使用することで、ロジック部が検査できる。

また、メモリ一部を検査する時は、Ｔ１をハイ６ヘ レベル、Ｔ２をハイレベルにして、第５図のように、ａ
／　、　ｂ／　、　ｃ　ＪをＡ、Ｂ、Ｃと導通させる。

これにより、メモリ一部が独立し、外部入出力信号Ａ、
Ｂ、Ｃを使用することにより、メモリ一部が検査できる
。

ロジック部とメモリ一部が単独で検査できるため、検査
方法は、ロジリク部、メモリ一部のそれぞれ単独での動
作を考慮すればよく、簡素化される。また、不良である
場合、ロジック部とメモリ一部のどちらが不良であるか
は明確である。

以上のように本実施例によれば、回路全体を２つの回路
プロ１．り、およびその間にクイ１．チ回路を置き、回
路ブロック単独で外部との入出力を可能にする構成にし
たことにより、検査方法の簡素化と、不良箇所検出の容
易化とを実現することができる。

発明の効果 本発明によれば、複数の回路ブロックが、それぞれヌイ
リチ回路を介してつながり、ヌイ・ノチ回路により、個
々の回路ブロックで外部からの人出７１＼ 力が可能であるように構成することによシ、個々の回路
ブロック単位での検査が可能になり、それに伴い、不良
箇所の検出が回路ブロックで可能になって、検査方法の
簡素化と評価方法の簡素化とを実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は同実施例
中のヌイリチ回路図、第３図、第４図。 第６図はそれぞれノーマル、ロジソクテヌト、メモリー
テヌト、各モードにおける信号の接続を示した構成図で
ある。 １・・・・・・ロジ、り部、２・・・・・・メモリ一部
、３・・・・・・ヌイリチ部。

Claims (1)

【特許請求の範囲】
1. 複数の回路ブロックを有してなり、回路ブロック間の信
   号はすべてスイッチ回路を介して伝達され、前記スイッ
   チ回路の制御によりブロック間の信号伝達と各ブロック
   を独立させて、これらの信号を外部より入出力すること
   とが可能であるように構成した半導体集積回路装置。