JP2004205352A - 接続検査機能付きｌｓｉ - Google Patents
接続検査機能付きｌｓｉ Download PDFInfo
- Publication number
- JP2004205352A JP2004205352A JP2002375000A JP2002375000A JP2004205352A JP 2004205352 A JP2004205352 A JP 2004205352A JP 2002375000 A JP2002375000 A JP 2002375000A JP 2002375000 A JP2002375000 A JP 2002375000A JP 2004205352 A JP2004205352 A JP 2004205352A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- input
- output
- terminal
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】ＬＳＩにおけるＬＳＩチップ間の接続状態をテストすること。
【解決手段】モールドされたパッケージ内部に複数のＬＳＩチップ１２０、１３０が接合されたＬＳＩ１００において、前記各ＬＳＩチップ間の接続テスト時に、一つの入力端子１２２又は１２３から入力された入力信号を複数の出力端子１２４，１２５に、かつ複数の入力端子１２２及び１２３からの入力信号を一つの出力端子１２４又は１２５に切換え可能な入出力選択回路１２１を備え、前記各ＬＳＩチップの出力端子１２４，１２５から受けた出力を、該ＬＳＩチップの入力に対応して選択出力し、その一致をみることで各入出力端子の接続不良を検出する。
【選択図】 図１
【解決手段】モールドされたパッケージ内部に複数のＬＳＩチップ１２０、１３０が接合されたＬＳＩ１００において、前記各ＬＳＩチップ間の接続テスト時に、一つの入力端子１２２又は１２３から入力された入力信号を複数の出力端子１２４，１２５に、かつ複数の入力端子１２２及び１２３からの入力信号を一つの出力端子１２４又は１２５に切換え可能な入出力選択回路１２１を備え、前記各ＬＳＩチップの出力端子１２４，１２５から受けた出力を、該ＬＳＩチップの入力に対応して選択出力し、その一致をみることで各入出力端子の接続不良を検出する。
【選択図】 図１
Description
【０００１】
【発明が属する技術分野】
本発明は、ＬＳＩを構成するＬＳＩチップ間の接合状態を検査するための接続検査機能付きＬＳＩに関する。
【０００２】
【従来の技術】
ＬＳＩが複数のＬＳＩチップを備え大規模化するに伴いその端子数も増加し、複数のＬＳＩチップ間における接続に接続不良がないかどうかのテストが困難になってきており、そのため、接続テストを簡単に行えるようなＬＳＩ装置が必要となってきている。
例えば、実装回路における集積回路（ＩＣ）の外部端子周りの故障や、ＩＣ間の配線系に関する不良を検出するため、第１のＬＳＩの内、内部回路から外部端子に出力される制御信号の内Highとなっている数を係数回路で計数し、該計数データを外部端子から出力する一方、第２のＬＳＩ内で、外部端子から内部回路に入力される制御信号の内、Highとなっている数を計数回路で計数し、該計数データを比較回路で外部端子を介して第１のＬＳＩ側から入力された計数データとを比較して、不一致のときエラー検出信号を外部へ出力させてＩＣの不良検出を行っている（特許文献１参照）。
しかし、このＩＣでは不良検査用の計数回路を各ＩＣごとに備えなければならずまた比較回路の必要なことから構造が複雑で製造コストも無視できない。そこでより簡易にＬＳＩにおけるＬＳＩチップ間の接続テストを行うことができるＬＳＩとして、特許文献に記載されたものではないが、例えば図５Ａに模式的に示すＬＳＩ間の接合検査回路を備えたＬＳＩが提案されている。
【０００３】
図中、ＬＳＩ１００は、ＬＳＩチップ１１０〜ＬＳＩチップ１３０を内蔵したＬＳＩであり、ＬＳＩ１１０には接続検査用の回路であるＩ／Ｏ切換回路１１４と、ＬＳＩチップ１２０及び１３０への出力端子１１６及びＬＳＩチップ１２０、１３０からの入力用端子１１７、及びテスタからの制御信号を受けて、各ＬＳＩチップ１２０又は１３０の各出力端子からの出力を該ＬＳＩチップ１２０への入力に対応して選択し、選択した出力をＩ／Ｏ切換回路１１４を介してテスタに出力する出力選択回路１１２を備えている。
【０００４】
ＬＳＩチップ１２０（１３０）は、通常機能部１２８と、第１及び第２の入力端子１２２，１２３，第１及び第２の出力端子１２４，１２５及び各入出力端子を切換自在に接続する切換スイッチ１２４ｂ、１２５ｂを備えた入出力切換回路１２１を備えている。
入出力選択回路１２１は、図５Ｂに拡大して示すように、第１の入力端子１２２に繋がった第１の入力接点１２２ａと、第１の出力端子１２４に繋がった第１の接点１２４ａとを切換可能に接続する第１の切換スイッチ１２４ｂと、第２の入力端子１２３に繋がった第２の入力接点１２３ａと第２の出力端子１２５に繋がった第２の出力接点１２５ａを切換可能に接続する第２の切換スイッチ１２５ｂとからなっている。
【０００５】
図中２００はＬＳＩ１００の接続テスト用のテスタである。このテスタ２００は、入力信号をＬＳＩ１００に送り込むための出力端子２０１と、ＬＳＩ１００からの検査信号を入力するための入力端子２０２と、ＬＳＩ１００をテストモードにして接続テストを行うためのテストモード信号を送り込むための制御端子２０３を備え、ＬＳＩ１００内の各ＬＳＩチップに対し接続テストのための制御信号を送り、Ｉ／Ｏ切換回路１１４の切換制御、出力選択回路１１２の選択制御、各ＬＳＩチップ毎のテストモード切換、各ＬＳＩチップの夫々の切換スイッチの切換等の必要な制御を行う。
【０００６】
ＬＳＩ１００の接続テストは、テスタ２００をＬＳＩ１００に接続し、その制御端子２０３からテストモード信号を各ＬＳＩチップ１１０〜１３０に送って、各ＬＳＩチップ１１０〜１３０をテストモードに設定する、つまり、各ＬＳＩ１１０〜１３０の通常機能部１２８を入出力端子から切り離し、各入力端子と出力端子とを接続し、同時に、制御信号をＩ／Ｏ切換回路１１４，出力選択回路１１２，検査対象ＬＳＩチップ１２０、１３０の夫々の制御端子に送付し、接続テストデータ（信号）の入出力を行うためのＩ／Ｏ切換制御や各出力端子からの出力を選択する制御を行う。
【０００７】
つまり、ＬＳＩ１００の接続検査を行う場合、まずテスタ２０３からのテストモード信号で各ＬＳＩチップ１１０〜１３０をテストモードに設定する。次に、テスト対象ＬＳＩチップ、例えば、ＬＳＩチップ１２０に制御信号を送って、第１の切換スイッチ１２４ｂにより第１の入力端子１２２ａと第１の出力端子１２４ａとを接続し、かつ、テスタ２００から接合テスト用信号を出力端子２０１、第１の入力端子１２２を介して導入し、出力端子１２４の出力を検出する。この場合入力信号の出力を検出しなければ、第１の入力端子１２２又は第１の出力端子１２４のいずれかに接続不良があることが分かる。同様に、第２の切換スイッチ１２５ｂにより第２の入力接点１２３ａと第２の出力接点１２５ａとを接続して接続テストを行う。この場合も第２の出力端子１２５から入力と同一の出力が検出されなければ、第２の入力端子１２３又は第２の出力端子１２５のいずれかに接続不良があることが分かる。
【０００８】
【特許文献１】
特開平５−１５７８１６号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来のＬＳＩの入出力選択回路１２１では以下のような問題がある。即ち、
（１）入力端子１２２、１２３と出力端子１２４、１２５の組合わせが常に固定されているため、接合していないことが検出されても入力端子と出力端子の故障は等価であり、故障が検出されてもどちらの接合不良かを特定することはできない。
（２）出力選択回路は複数のＬＳＩチップ１２０、１３０・・・の出力、または１つのＬＳＩチップからの複数の出力から端子出力へ反映するものを選ぶ機能であるため、出力数が多く、出力端子数が少ないときには、すべての接合の確認のために、出力端子の切換が必要となりテスト時間が延びコストが上昇する。
【００１０】
そこで、本発明は従来の接続検出回路を備えたＬＳＩの上記問題を解決すべくなされたものであって、その第１の目的は、接合テストによって入力側端子又は出力側端子のいずれが接合不良であるか特定できるようにすることである。
第２の目的は、検査対象ＬＳＩの出力数が多い場合でも、出力切換回路側に対応する出力側端子の数を増やすことなく対応できるようにし、かつ検査対象ＬＳＩの全ての接合確認を、簡易な構成で出力端子を切り替えることなく行えるようにすることである。
【００１１】
【課題を解決するための手段】
請求項１の発明は、モールドされたパッケージ内部に複数のＬＳＩチップが接合されたＬＳＩにおいて、前記ＬＳＩチップが、前記各ＬＳＩチップの接続テスト時において、一つの入力端子から入力された入力信号を複数の出力端子に、かつ複数の入力端子からの入力信号を一つの出力端子に切換え可能な入出力選択回路を備えていることを特徴とする接続検査機能付きＬＳＩである。
請求項２の発明は、請求項１に記載されたＬＳＩにおいて、前記ＬＳＩチップの出力端子からの出力が入力され、該入力を前記ＬＳＩチップの入力に対応して選択して出力する出力選択回路を備えていることを特徴とする接続検査機能付きＬＳＩである。
請求項３の発明は、請求項２に記載されたＬＳＩにおいて、前記入出力選択回路を備えたＬＳＩチップの出力端子からの出力の論理一致を検出する手段を備えていることを特徴とする接続検査機能付きＬＳＩである。
請求項４の発明は、請求項３に記載されたＬＳＩにおいて、前記ＬＳＩチップの出力端子からの入力と出力の論理一致を検出する手段は排他的論理和回路であることを特徴とする接続検査機能付きＬＳＩである。
請求項５の発明は、請求項１ないし３のいずれかに記載されたＬＳＩにおいて、前記ＬＳＩチップの端子は専用テスト端子であるかまたはその一部または全部がテストモード時に接合用端子に機能を切換できる端子であることを特徴とする接続検査機能付きＬＳＩである。
【００１２】
本発明は以上の構成を備えたことにより、
（１）ＬＳＩ２に入出力選択回路を設けた。第１の出力端子側からは第１の入力端子または第２の端子側を選択できるため、例えば第１の出力がＨ／Ｌ出力のいずれかにスタッフしているときに、第１又は第２の入力を切り換えるか、または第２の出力側から第１の入力を出力させるという２つの手段を併用することで、接合の不具合が第１入力端子、第１出力端子の２つの接合のどちらにあるかを判定することができる。
（２）ＬＳＩ１００に複数のＬＳＩ００、ＬＳＩ２０，１３０からの入力とＬＳＩ１０２，１３０の出力の一致比較回路を設け、前記入出力選択回路を併せて使用し、例えば入力（入１）がすべての出力（出１〜出４）に反映されるように設定した後出力（出１〜出４）と、入力（入１）のＸＯＲをとることで、全ての出力が一致しているかを確認でき、テスト時間を短縮することができる。
【００１３】
【発明の実施の形態】
本発明を図面に示す実施の形態について説明する。
図１は本発明のＬＳＩテスト回路の１実施形態を模式的に示したブロック図である。
図中、従来のＬＳＩテスト回路と同様の部分には同様の番号を付しており、その構造は入出力選択回路１２１の構成を除き従来のものと同様である。
本実施形態の入出力選択回路１２１は、図２に拡大して示すように第１の入力端子１２２に繋がった第１の入力接点１２２ａ、及び第２の入力端子１２３に繋がった第２の入力接点１２３ａと第１の出力端子１２４に繋がった第１の出力端子１２４ａを切換接続する第１の切換スイッチ１２４ａと、第１の出力端子１２４に繋がった第１の出力端子１２４ａと第２の入力端子１２３に繋がった第２の入力接点１２２ａとを切換接続する第２の切換スイッチ１２５ａとからなっている。
【００１４】
この入出力選択回路１２１では、テスタ２００からのテストモード信号を受けると各入出力端子がＬＳＩ１２１の通常の機能部から分離され、テスタ２００からの入力信号を受けるとともに、テスタ２００からの制御信号により接点の切換を行う。
例えば、切換スイッチの位置が図２Ａの状態、つまり第１の入力接点１２２ａは第１の切換スイッチ１２３ｂ及び第２の切換スイッチ１２５ｂによりそれぞれ第１の出力端子１２４と第２の出力端子１２５に接続されている。ここで、仮に、第１の出力端子１２４から入力信号の出力がなく、第２の出力端子１２５から入力信号の出力があれば、第１の入力端子１２２から切換スイッチ１２５ｂを通って第２の出力端子１２５へは入力信号が伝達されることが分かるから、第１の入力端子１２２の接続は正常であることが判定できる。従って、この場合は、第１の出力端子１２３の接続が不良であることが直ちに判明する。
【００１５】
図２Ｂの状態、つまり、第１の入力端子１２２は第２の切換スイッチ１２５ｂを介して第２の出力端子１２５に接続され、かつ、第２の入力端子１２３は、第１の切換スイッチ１２４ｂを介して第１の出力端子１２４に接続され状態で、第１出力端子１２４、第２の出力端子１２５に入力と一致する出力がないと、この場合は接続不良が入力端子１２２、１２３或いは出力端子１２４，１２５のいずれにあるのかは判定できない。
そこで、次に、前記スイッチ１２４ｂ、１２５ｂを切り換えて図２Ｃの状態、つまり、第１の出力端子１２４を第１の入力端子１２２に接続しこの状態で入力信号が出力されれば、第１の入力端子１２２及び第１の出力端子１２４の接続はいずれも正常であること、及び第２の入力端子１２３が接続不良であることが判定できる。そこで、その状態から、第１の入力端子１２２と第２の出力端子１２５とを接続して図２Ａの接続状態にして、第２の出力端子１２５からの出力を検査し、入力信号の出力がなければ、第２の出力端子１２５が接続不良であることが判定できる。
【００１６】
図２Ｄの状態は、第２の入力端子１２４に第１及び第２の出力端子１２４，１２５を接続した状態を示す。この状態で第１及び第２の出力端子１２４，１２５から入力信号の出力がなければ、例えば、図２Ａの接続を行うことで、第１及び第２の出力端子１２４，１２５からの出力をみる。ここで仮に第２の出力端子１２５から入力信号の出力があれば、第２の入力端子１２３が接続不良であること、及び第１の出力端子１２４も接続不良であることが分かる。また、第２の入力端子１２３が正常な接続状態であることが分かっていれば、第１及び第２の出力端子１２４，１２５からの出力をみることでそれぞれの出力端子１２４，１２５の接続の良、不良を知ることができる。
【００１７】
このように、第１，第２入力端子１２２，１２３のいずれか及び第１，第２出力端子１２４，１２５のいずれか一方が正常に接続されている限り、切換スイッチ１２４ｂ、１２５ｂを切り換えることで、いずれの端子が接続不良であるのか検知することができる。つまり、一対の入力端子及び一対の出力端子についてそのいずれかが正常接続されていれば、切換スイッチを切り換えることで何れの端子に接続不良があるのか検出することができる。従って、多数の端子を備えたＬＳＩであっても、その入出力選択回路１２１のそれぞれ一対づつの入力及び出力端子毎にテスタ２００で検査することで接続不良が発生している端子を検出することができる。
【００１８】
図３は、本発明の別の実施形態を示す。図１に示す第１の実施形態の相違点は、ＬＳＩ１１０の出力選択回路１１０と検査すべきＬＳＩチップ１２０，１３０の入出力回路からの出力を受ける端子１１７との間に、一致判定回路１１８を設けた点である。
【００１９】
図４は一致判定回路１１８の一例を示す論理回路で、排他的論理和（ＸＯＲ）回路で構成されている。
この論理回路では、検査対象ＬＳＩ（ここではＬＳＩチップ１２０及びＬＳＩチップ１３０）の入出力選択回路１２１の接続を例えば図２Ａに示すように、ＬＳＩチップ１２０では同じ入力１（入１）が出力（出１，出２）に反映できるように入力端子１２２と出力端子１２４，１２５を接続し、かつＬＳＩチップ１３０においても同様の接続を行うことで、入力と出力の排他的論理和をとることで、出力の論理一致を検出する。
ここで、各テスト対象ＬＳＩの入出力端子が全て正常に接続されていればこの論理回路（ＸＯＲ回路）から入力と同じ信号が、つまりLow信号と同じLow信号が出力される。しかし各テスト対象出力端子のうち一つでも接続不良のものがれば入出力は一致せず、それによって接続不良を知ることができる。
しかし接続不良が検知されたとき、そのままではテスト対象ＬＳＩのどこかに接続不良の端子があるということが分かるだけで、接続不良端子は特定できない。
そこで、接続対象ＬＳＩチップを検査対象から一づつ外しながら同様のテストを行い、入力と論理回路の出力が一致した場合、最後に外したＬＳＩが接続不良端子を備えていること、つまり、そのＬＳＩの入出力端子のどこかに接続不良のものが含まれていることが分かる。
その後は、既に第１の実施形態について説明したとおり、そのＬＳＩチップの入出力選択回路１２１の各切換スイッチを操作することで、接続不良の端子を判別することができる。
【００２０】
なお、以上の説明では、入出力切換用の切換スイッチは二つの入力と出力相互の切換を行うことを例に採って説明したが、切換スイッチの対象は必ずしも二つの入出力に限定する必要はなく、必要であれば三つ以上の入力と三つ以上の出力とを相互に組み合わせて切り換えるようにしてもよい。
【００２１】
【発明の効果】
請求項１、２、５に対応する効果；ＬＳＩに入出力選択回路を設け、特定の出力側からは複数の入力を選択できるため、例えば特定の出力側がＨ／Ｌ出力のいずれかにスタッフしているときに、入力側を切り換えるか、または別の出力側から前記切り換えた入力を出力させるという２つの手段を併用することで、接合の不具合が入力側、出力側の２つの接合のどちらにあるかを判定することができる。
請求項３、４に対応する効果；ＬＳＩに複数のＬＳｌチップからの入力と出力の一致比較回路を設け、前記入出力選択回路を併せて使用することで、例えば同じ入力がＬＳＩチップのすべての出力に反映されるように設定した後出力と、論理一致をみることで全ての出力が一致しているかの確認ができるから、多数の端子についての接続テストを短時間で行うことができる。
【図面の簡単な説明】
【図１】本発明の接続検査機能を備えたＬＳＩの第１の実施形態の回路構成を概略的に示す図である。
【図２】入出力選択回路における切換スイッチの入出力切換状態を説明するための拡大図である。
【図３】本発明の接続検査機能を備えたＬＳＩの第２の実施形態の回路構成を概略的に示す図である。
【図４】一致判定回路を具体例を説明する図である。
【図５】従来の接続検査機能を備えたＬＳＩの回路構成を概略的に示す図である。
【符号の説明】
１００…ＬＳＩ、１１０、１２０、１３０…ＬＳＩチップ。
【発明が属する技術分野】
本発明は、ＬＳＩを構成するＬＳＩチップ間の接合状態を検査するための接続検査機能付きＬＳＩに関する。
【０００２】
【従来の技術】
ＬＳＩが複数のＬＳＩチップを備え大規模化するに伴いその端子数も増加し、複数のＬＳＩチップ間における接続に接続不良がないかどうかのテストが困難になってきており、そのため、接続テストを簡単に行えるようなＬＳＩ装置が必要となってきている。
例えば、実装回路における集積回路（ＩＣ）の外部端子周りの故障や、ＩＣ間の配線系に関する不良を検出するため、第１のＬＳＩの内、内部回路から外部端子に出力される制御信号の内Highとなっている数を係数回路で計数し、該計数データを外部端子から出力する一方、第２のＬＳＩ内で、外部端子から内部回路に入力される制御信号の内、Highとなっている数を計数回路で計数し、該計数データを比較回路で外部端子を介して第１のＬＳＩ側から入力された計数データとを比較して、不一致のときエラー検出信号を外部へ出力させてＩＣの不良検出を行っている（特許文献１参照）。
しかし、このＩＣでは不良検査用の計数回路を各ＩＣごとに備えなければならずまた比較回路の必要なことから構造が複雑で製造コストも無視できない。そこでより簡易にＬＳＩにおけるＬＳＩチップ間の接続テストを行うことができるＬＳＩとして、特許文献に記載されたものではないが、例えば図５Ａに模式的に示すＬＳＩ間の接合検査回路を備えたＬＳＩが提案されている。
【０００３】
図中、ＬＳＩ１００は、ＬＳＩチップ１１０〜ＬＳＩチップ１３０を内蔵したＬＳＩであり、ＬＳＩ１１０には接続検査用の回路であるＩ／Ｏ切換回路１１４と、ＬＳＩチップ１２０及び１３０への出力端子１１６及びＬＳＩチップ１２０、１３０からの入力用端子１１７、及びテスタからの制御信号を受けて、各ＬＳＩチップ１２０又は１３０の各出力端子からの出力を該ＬＳＩチップ１２０への入力に対応して選択し、選択した出力をＩ／Ｏ切換回路１１４を介してテスタに出力する出力選択回路１１２を備えている。
【０００４】
ＬＳＩチップ１２０（１３０）は、通常機能部１２８と、第１及び第２の入力端子１２２，１２３，第１及び第２の出力端子１２４，１２５及び各入出力端子を切換自在に接続する切換スイッチ１２４ｂ、１２５ｂを備えた入出力切換回路１２１を備えている。
入出力選択回路１２１は、図５Ｂに拡大して示すように、第１の入力端子１２２に繋がった第１の入力接点１２２ａと、第１の出力端子１２４に繋がった第１の接点１２４ａとを切換可能に接続する第１の切換スイッチ１２４ｂと、第２の入力端子１２３に繋がった第２の入力接点１２３ａと第２の出力端子１２５に繋がった第２の出力接点１２５ａを切換可能に接続する第２の切換スイッチ１２５ｂとからなっている。
【０００５】
図中２００はＬＳＩ１００の接続テスト用のテスタである。このテスタ２００は、入力信号をＬＳＩ１００に送り込むための出力端子２０１と、ＬＳＩ１００からの検査信号を入力するための入力端子２０２と、ＬＳＩ１００をテストモードにして接続テストを行うためのテストモード信号を送り込むための制御端子２０３を備え、ＬＳＩ１００内の各ＬＳＩチップに対し接続テストのための制御信号を送り、Ｉ／Ｏ切換回路１１４の切換制御、出力選択回路１１２の選択制御、各ＬＳＩチップ毎のテストモード切換、各ＬＳＩチップの夫々の切換スイッチの切換等の必要な制御を行う。
【０００６】
ＬＳＩ１００の接続テストは、テスタ２００をＬＳＩ１００に接続し、その制御端子２０３からテストモード信号を各ＬＳＩチップ１１０〜１３０に送って、各ＬＳＩチップ１１０〜１３０をテストモードに設定する、つまり、各ＬＳＩ１１０〜１３０の通常機能部１２８を入出力端子から切り離し、各入力端子と出力端子とを接続し、同時に、制御信号をＩ／Ｏ切換回路１１４，出力選択回路１１２，検査対象ＬＳＩチップ１２０、１３０の夫々の制御端子に送付し、接続テストデータ（信号）の入出力を行うためのＩ／Ｏ切換制御や各出力端子からの出力を選択する制御を行う。
【０００７】
つまり、ＬＳＩ１００の接続検査を行う場合、まずテスタ２０３からのテストモード信号で各ＬＳＩチップ１１０〜１３０をテストモードに設定する。次に、テスト対象ＬＳＩチップ、例えば、ＬＳＩチップ１２０に制御信号を送って、第１の切換スイッチ１２４ｂにより第１の入力端子１２２ａと第１の出力端子１２４ａとを接続し、かつ、テスタ２００から接合テスト用信号を出力端子２０１、第１の入力端子１２２を介して導入し、出力端子１２４の出力を検出する。この場合入力信号の出力を検出しなければ、第１の入力端子１２２又は第１の出力端子１２４のいずれかに接続不良があることが分かる。同様に、第２の切換スイッチ１２５ｂにより第２の入力接点１２３ａと第２の出力接点１２５ａとを接続して接続テストを行う。この場合も第２の出力端子１２５から入力と同一の出力が検出されなければ、第２の入力端子１２３又は第２の出力端子１２５のいずれかに接続不良があることが分かる。
【０００８】
【特許文献１】
特開平５−１５７８１６号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来のＬＳＩの入出力選択回路１２１では以下のような問題がある。即ち、
（１）入力端子１２２、１２３と出力端子１２４、１２５の組合わせが常に固定されているため、接合していないことが検出されても入力端子と出力端子の故障は等価であり、故障が検出されてもどちらの接合不良かを特定することはできない。
（２）出力選択回路は複数のＬＳＩチップ１２０、１３０・・・の出力、または１つのＬＳＩチップからの複数の出力から端子出力へ反映するものを選ぶ機能であるため、出力数が多く、出力端子数が少ないときには、すべての接合の確認のために、出力端子の切換が必要となりテスト時間が延びコストが上昇する。
【００１０】
そこで、本発明は従来の接続検出回路を備えたＬＳＩの上記問題を解決すべくなされたものであって、その第１の目的は、接合テストによって入力側端子又は出力側端子のいずれが接合不良であるか特定できるようにすることである。
第２の目的は、検査対象ＬＳＩの出力数が多い場合でも、出力切換回路側に対応する出力側端子の数を増やすことなく対応できるようにし、かつ検査対象ＬＳＩの全ての接合確認を、簡易な構成で出力端子を切り替えることなく行えるようにすることである。
【００１１】
【課題を解決するための手段】
請求項１の発明は、モールドされたパッケージ内部に複数のＬＳＩチップが接合されたＬＳＩにおいて、前記ＬＳＩチップが、前記各ＬＳＩチップの接続テスト時において、一つの入力端子から入力された入力信号を複数の出力端子に、かつ複数の入力端子からの入力信号を一つの出力端子に切換え可能な入出力選択回路を備えていることを特徴とする接続検査機能付きＬＳＩである。
請求項２の発明は、請求項１に記載されたＬＳＩにおいて、前記ＬＳＩチップの出力端子からの出力が入力され、該入力を前記ＬＳＩチップの入力に対応して選択して出力する出力選択回路を備えていることを特徴とする接続検査機能付きＬＳＩである。
請求項３の発明は、請求項２に記載されたＬＳＩにおいて、前記入出力選択回路を備えたＬＳＩチップの出力端子からの出力の論理一致を検出する手段を備えていることを特徴とする接続検査機能付きＬＳＩである。
請求項４の発明は、請求項３に記載されたＬＳＩにおいて、前記ＬＳＩチップの出力端子からの入力と出力の論理一致を検出する手段は排他的論理和回路であることを特徴とする接続検査機能付きＬＳＩである。
請求項５の発明は、請求項１ないし３のいずれかに記載されたＬＳＩにおいて、前記ＬＳＩチップの端子は専用テスト端子であるかまたはその一部または全部がテストモード時に接合用端子に機能を切換できる端子であることを特徴とする接続検査機能付きＬＳＩである。
【００１２】
本発明は以上の構成を備えたことにより、
（１）ＬＳＩ２に入出力選択回路を設けた。第１の出力端子側からは第１の入力端子または第２の端子側を選択できるため、例えば第１の出力がＨ／Ｌ出力のいずれかにスタッフしているときに、第１又は第２の入力を切り換えるか、または第２の出力側から第１の入力を出力させるという２つの手段を併用することで、接合の不具合が第１入力端子、第１出力端子の２つの接合のどちらにあるかを判定することができる。
（２）ＬＳＩ１００に複数のＬＳＩ００、ＬＳＩ２０，１３０からの入力とＬＳＩ１０２，１３０の出力の一致比較回路を設け、前記入出力選択回路を併せて使用し、例えば入力（入１）がすべての出力（出１〜出４）に反映されるように設定した後出力（出１〜出４）と、入力（入１）のＸＯＲをとることで、全ての出力が一致しているかを確認でき、テスト時間を短縮することができる。
【００１３】
【発明の実施の形態】
本発明を図面に示す実施の形態について説明する。
図１は本発明のＬＳＩテスト回路の１実施形態を模式的に示したブロック図である。
図中、従来のＬＳＩテスト回路と同様の部分には同様の番号を付しており、その構造は入出力選択回路１２１の構成を除き従来のものと同様である。
本実施形態の入出力選択回路１２１は、図２に拡大して示すように第１の入力端子１２２に繋がった第１の入力接点１２２ａ、及び第２の入力端子１２３に繋がった第２の入力接点１２３ａと第１の出力端子１２４に繋がった第１の出力端子１２４ａを切換接続する第１の切換スイッチ１２４ａと、第１の出力端子１２４に繋がった第１の出力端子１２４ａと第２の入力端子１２３に繋がった第２の入力接点１２２ａとを切換接続する第２の切換スイッチ１２５ａとからなっている。
【００１４】
この入出力選択回路１２１では、テスタ２００からのテストモード信号を受けると各入出力端子がＬＳＩ１２１の通常の機能部から分離され、テスタ２００からの入力信号を受けるとともに、テスタ２００からの制御信号により接点の切換を行う。
例えば、切換スイッチの位置が図２Ａの状態、つまり第１の入力接点１２２ａは第１の切換スイッチ１２３ｂ及び第２の切換スイッチ１２５ｂによりそれぞれ第１の出力端子１２４と第２の出力端子１２５に接続されている。ここで、仮に、第１の出力端子１２４から入力信号の出力がなく、第２の出力端子１２５から入力信号の出力があれば、第１の入力端子１２２から切換スイッチ１２５ｂを通って第２の出力端子１２５へは入力信号が伝達されることが分かるから、第１の入力端子１２２の接続は正常であることが判定できる。従って、この場合は、第１の出力端子１２３の接続が不良であることが直ちに判明する。
【００１５】
図２Ｂの状態、つまり、第１の入力端子１２２は第２の切換スイッチ１２５ｂを介して第２の出力端子１２５に接続され、かつ、第２の入力端子１２３は、第１の切換スイッチ１２４ｂを介して第１の出力端子１２４に接続され状態で、第１出力端子１２４、第２の出力端子１２５に入力と一致する出力がないと、この場合は接続不良が入力端子１２２、１２３或いは出力端子１２４，１２５のいずれにあるのかは判定できない。
そこで、次に、前記スイッチ１２４ｂ、１２５ｂを切り換えて図２Ｃの状態、つまり、第１の出力端子１２４を第１の入力端子１２２に接続しこの状態で入力信号が出力されれば、第１の入力端子１２２及び第１の出力端子１２４の接続はいずれも正常であること、及び第２の入力端子１２３が接続不良であることが判定できる。そこで、その状態から、第１の入力端子１２２と第２の出力端子１２５とを接続して図２Ａの接続状態にして、第２の出力端子１２５からの出力を検査し、入力信号の出力がなければ、第２の出力端子１２５が接続不良であることが判定できる。
【００１６】
図２Ｄの状態は、第２の入力端子１２４に第１及び第２の出力端子１２４，１２５を接続した状態を示す。この状態で第１及び第２の出力端子１２４，１２５から入力信号の出力がなければ、例えば、図２Ａの接続を行うことで、第１及び第２の出力端子１２４，１２５からの出力をみる。ここで仮に第２の出力端子１２５から入力信号の出力があれば、第２の入力端子１２３が接続不良であること、及び第１の出力端子１２４も接続不良であることが分かる。また、第２の入力端子１２３が正常な接続状態であることが分かっていれば、第１及び第２の出力端子１２４，１２５からの出力をみることでそれぞれの出力端子１２４，１２５の接続の良、不良を知ることができる。
【００１７】
このように、第１，第２入力端子１２２，１２３のいずれか及び第１，第２出力端子１２４，１２５のいずれか一方が正常に接続されている限り、切換スイッチ１２４ｂ、１２５ｂを切り換えることで、いずれの端子が接続不良であるのか検知することができる。つまり、一対の入力端子及び一対の出力端子についてそのいずれかが正常接続されていれば、切換スイッチを切り換えることで何れの端子に接続不良があるのか検出することができる。従って、多数の端子を備えたＬＳＩであっても、その入出力選択回路１２１のそれぞれ一対づつの入力及び出力端子毎にテスタ２００で検査することで接続不良が発生している端子を検出することができる。
【００１８】
図３は、本発明の別の実施形態を示す。図１に示す第１の実施形態の相違点は、ＬＳＩ１１０の出力選択回路１１０と検査すべきＬＳＩチップ１２０，１３０の入出力回路からの出力を受ける端子１１７との間に、一致判定回路１１８を設けた点である。
【００１９】
図４は一致判定回路１１８の一例を示す論理回路で、排他的論理和（ＸＯＲ）回路で構成されている。
この論理回路では、検査対象ＬＳＩ（ここではＬＳＩチップ１２０及びＬＳＩチップ１３０）の入出力選択回路１２１の接続を例えば図２Ａに示すように、ＬＳＩチップ１２０では同じ入力１（入１）が出力（出１，出２）に反映できるように入力端子１２２と出力端子１２４，１２５を接続し、かつＬＳＩチップ１３０においても同様の接続を行うことで、入力と出力の排他的論理和をとることで、出力の論理一致を検出する。
ここで、各テスト対象ＬＳＩの入出力端子が全て正常に接続されていればこの論理回路（ＸＯＲ回路）から入力と同じ信号が、つまりLow信号と同じLow信号が出力される。しかし各テスト対象出力端子のうち一つでも接続不良のものがれば入出力は一致せず、それによって接続不良を知ることができる。
しかし接続不良が検知されたとき、そのままではテスト対象ＬＳＩのどこかに接続不良の端子があるということが分かるだけで、接続不良端子は特定できない。
そこで、接続対象ＬＳＩチップを検査対象から一づつ外しながら同様のテストを行い、入力と論理回路の出力が一致した場合、最後に外したＬＳＩが接続不良端子を備えていること、つまり、そのＬＳＩの入出力端子のどこかに接続不良のものが含まれていることが分かる。
その後は、既に第１の実施形態について説明したとおり、そのＬＳＩチップの入出力選択回路１２１の各切換スイッチを操作することで、接続不良の端子を判別することができる。
【００２０】
なお、以上の説明では、入出力切換用の切換スイッチは二つの入力と出力相互の切換を行うことを例に採って説明したが、切換スイッチの対象は必ずしも二つの入出力に限定する必要はなく、必要であれば三つ以上の入力と三つ以上の出力とを相互に組み合わせて切り換えるようにしてもよい。
【００２１】
【発明の効果】
請求項１、２、５に対応する効果；ＬＳＩに入出力選択回路を設け、特定の出力側からは複数の入力を選択できるため、例えば特定の出力側がＨ／Ｌ出力のいずれかにスタッフしているときに、入力側を切り換えるか、または別の出力側から前記切り換えた入力を出力させるという２つの手段を併用することで、接合の不具合が入力側、出力側の２つの接合のどちらにあるかを判定することができる。
請求項３、４に対応する効果；ＬＳＩに複数のＬＳｌチップからの入力と出力の一致比較回路を設け、前記入出力選択回路を併せて使用することで、例えば同じ入力がＬＳＩチップのすべての出力に反映されるように設定した後出力と、論理一致をみることで全ての出力が一致しているかの確認ができるから、多数の端子についての接続テストを短時間で行うことができる。
【図面の簡単な説明】
【図１】本発明の接続検査機能を備えたＬＳＩの第１の実施形態の回路構成を概略的に示す図である。
【図２】入出力選択回路における切換スイッチの入出力切換状態を説明するための拡大図である。
【図３】本発明の接続検査機能を備えたＬＳＩの第２の実施形態の回路構成を概略的に示す図である。
【図４】一致判定回路を具体例を説明する図である。
【図５】従来の接続検査機能を備えたＬＳＩの回路構成を概略的に示す図である。
【符号の説明】
１００…ＬＳＩ、１１０、１２０、１３０…ＬＳＩチップ。
Claims (5)
- モールドされたパッケージ内部に複数のＬＳＩチップが接合されたＬＳＩにおいて、
前記ＬＳＩチップが、前記各ＬＳＩチップの接続テスト時において、一つの入力端子から入力された入力信号を複数の出力端子に、かつ複数の入力端子からの入力信号を一つの出力端子に切換え可能な入出力選択回路を備えていることを特徴とする接続検査機能付きＬＳＩ。 - 請求項１に記載されたＬＳＩにおいて、
前記ＬＳＩチップの出力端子からの出力が入力され、該入力を前記ＬＳＩチップの入力に対応して選択して出力する出力選択回路を備えていることを特徴とする接続検査機能付きＬＳＩ。 - 請求項２に記載されたＬＳＩにおいて、
前記入出力選択回路を備えたＬＳＩチップの出力端子からの出力の論理一致を検出する手段を備えていることを特徴とする接続検査機能付きＬＳＩ。 - 請求項３にに記載されたＬＳＩにおいて、
前記ＬＳＩチップの出力端子からの入力と出力の論理一致を検出する手段は排他的論理和回路であることを特徴とする接続検査機能付きＬＳＩ。 - 請求項１ないし４のいずれかに記載されたＬＳＩにおいて、前記ＬＳＩチップの端子は専用テスト端子であるかまたはその一部または全部がテストモード時に接合用端子に機能を切換できる端子であることを特徴とする接続検査機能付きＬＳＩ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002375000A JP3844300B2 (ja) | 2002-12-25 | 2002-12-25 | 接続検査機能付きｌｓｉ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002375000A JP3844300B2 (ja) | 2002-12-25 | 2002-12-25 | 接続検査機能付きｌｓｉ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004205352A true JP2004205352A (ja) | 2004-07-22 |
| JP3844300B2 JP3844300B2 (ja) | 2006-11-08 |
Family
ID=32812861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002375000A Expired - Fee Related JP3844300B2 (ja) | 2002-12-25 | 2002-12-25 | 接続検査機能付きｌｓｉ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3844300B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010103564A1 (ja) | 2009-03-10 | 2010-09-16 | 富士通株式会社 | 送受信装置、送信装置、受信装置、データの送受信方法 |
| JP2013050860A (ja) * | 2011-08-31 | 2013-03-14 | Renesas Electronics Corp | マイクロコンピュータ及びマルチマイクロコンピュータシステム |
| JP2017026463A (ja) * | 2015-07-22 | 2017-02-02 | ローム株式会社 | 半導体装置 |
| US10497670B2 (en) | 2016-12-06 | 2019-12-03 | Samsung Electronics Co., Ltd. | Multi-chip package capable of testing internal signal lines |
-
2002
- 2002-12-25 JP JP2002375000A patent/JP3844300B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010103564A1 (ja) | 2009-03-10 | 2010-09-16 | 富士通株式会社 | 送受信装置、送信装置、受信装置、データの送受信方法 |
| US8607103B2 (en) | 2009-03-10 | 2013-12-10 | Fujitsu Limited | Transmission/reception device, transmission device, reception device, and data transmission/reception method |
| JP2013050860A (ja) * | 2011-08-31 | 2013-03-14 | Renesas Electronics Corp | マイクロコンピュータ及びマルチマイクロコンピュータシステム |
| JP2017026463A (ja) * | 2015-07-22 | 2017-02-02 | ローム株式会社 | 半導体装置 |
| US10497670B2 (en) | 2016-12-06 | 2019-12-03 | Samsung Electronics Co., Ltd. | Multi-chip package capable of testing internal signal lines |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3844300B2 (ja) | 2006-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6694463B2 (en) | Input/output continuity test mode circuit | |
| JP3844300B2 (ja) | 接続検査機能付きｌｓｉ | |
| JPH0862294A (ja) | 半導体装置及び半導体装置のテスト方法 | |
| JP2000046912A (ja) | 自己検査装置を備えた集積回路 | |
| JP4278360B2 (ja) | マルチチップパッケージｌｓｉのテスト回路 | |
| JPH09211076A (ja) | 回路基板検査装置および半導体回路 | |
| TWI287638B (en) | An electronic circuit with test unit and a method for testing interconnects between an electronic circuit with test unit and a further electronic circuit | |
| US6721913B1 (en) | Method and apparatus for testing an interface between separate hardware components | |
| US6624625B2 (en) | Test equipment | |
| JPH04329651A (ja) | 接続良否判定試験用回路内蔵集積回路 | |
| US6321355B1 (en) | Semiconductor integrated circuit and method of testing the same | |
| JP4455556B2 (ja) | テストインターフェース装置を有する半導体デバイス | |
| JP3487810B2 (ja) | バウンダリスキャン回路およびその方法 | |
| JPH05167020A (ja) | 半導体理論集積回路 | |
| JPH1038977A (ja) | 統合化集積回路 | |
| JPH0517667Y2 (ja) | ||
| JP2002139546A (ja) | テスト回路 | |
| JPH02112777A (ja) | 半導体集積回路 | |
| JPS636471A (ja) | 論理集積回路 | |
| JPH08152459A (ja) | 半導体装置及びその試験方法 | |
| JPH02128462A (ja) | 半導体集積回路装置 | |
| JPS63738A (ja) | 情報処理装置 | |
| JP2001308278A (ja) | 半導体集積回路 | |
| JP2003262662A (ja) | 故障診断装置 | |
| JPH04170065A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060811 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060811 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |