JPH04170065A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH04170065A JPH04170065A JP2297473A JP29747390A JPH04170065A JP H04170065 A JPH04170065 A JP H04170065A JP 2297473 A JP2297473 A JP 2297473A JP 29747390 A JP29747390 A JP 29747390A JP H04170065 A JPH04170065 A JP H04170065A
- Authority
- JP
- Japan
- Prior art keywords
- circuits
- circuit
- functional
- functional circuits
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 230000002950 deficient Effects 0.000 abstract description 16
- 230000007547 defect Effects 0.000 abstract description 11
- 238000003745 diagnosis Methods 0.000 abstract description 4
- 238000001514 detection method Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 239000000428 dust Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特に１チツプ上に複数
個の同一機能回路を縦列接続して搭載する半導体集積回
路に関する。
個の同一機能回路を縦列接続して搭載する半導体集積回
路に関する。
従来、かかる複数個の同一機能回路を１チツプ上に縦列
接続して搭載して半導体集積回路は、計算を行うシステ
ムの一手法として、計算機能をもつ同一機能回路を複数
個縦列接続し、計算結果を次々に転送して計算を行うシ
ステム構成がある。
接続して搭載して半導体集積回路は、計算を行うシステ
ムの一手法として、計算機能をもつ同一機能回路を複数
個縦列接続し、計算結果を次々に転送して計算を行うシ
ステム構成がある。
以前は、一つの機能回路を１チップ化し、複数のチップ
によりかかるシステムを構成しているが、近年の高集積
化や最大チップ面積の大型化によって１チツプ上に上述
したシステムを構成することが可能となってきている。
によりかかるシステムを構成しているが、近年の高集積
化や最大チップ面積の大型化によって１チツプ上に上述
したシステムを構成することが可能となってきている。
第２図はかかる従来の一例を示す半導体集積回路のブロ
ック図である。
ック図である。
第２図に示すように、従来のかかる半導体集積回路は、
入力端子１および出力端子２間に３つの同一機能回路３
ａ〜３Ｃを縦列接続し、しかもこれらを１チツプ上に搭
載している。
入力端子１および出力端子２間に３つの同一機能回路３
ａ〜３Ｃを縦列接続し、しかもこれらを１チツプ上に搭
載している。
その結果、ＬＳＩのリード及びＬＳＩを実装する基板の
配線のインピーダンスがなくなり、高速化および低消費
電力化が可能になる。また、この半導体集積回路を１チ
ツプ化したことにより、ＬＳＩ実装面積の低減が可能と
なっている。
配線のインピーダンスがなくなり、高速化および低消費
電力化が可能になる。また、この半導体集積回路を１チ
ツプ化したことにより、ＬＳＩ実装面積の低減が可能と
なっている。
上述した従来の半導体集積回路は、キズやゴミによる欠
陥が原因でＬＳＩ内部の機能回路の１つでも不良になる
と、縦列接続しているため、チップ全てが不良になると
いう欠陥がある。また、チップ面積が大きくなることか
ら、ｌチップ上に欠陥があられれる確率が高くなり、歩
留りが低下するという欠点がある。
陥が原因でＬＳＩ内部の機能回路の１つでも不良になる
と、縦列接続しているため、チップ全てが不良になると
いう欠陥がある。また、チップ面積が大きくなることか
ら、ｌチップ上に欠陥があられれる確率が高くなり、歩
留りが低下するという欠点がある。
本発明の目的は、かかるキズやゴミによる欠陥が原因で
内部の機能回路のいくつかが不良になっても、チップ全
てを不良にしないで済ませることのできる半導体集積回
路を提供することにある。
内部の機能回路のいくつかが不良になっても、チップ全
てを不良にしないで済ませることのできる半導体集積回
路を提供することにある。
本発明の半導体集積回路は、特定機能を満足するために
設計された複数個の機能回路と、前記複数の機能回路の
各々に接続され動作確認を行うテスト回路と、前記複数
の機能回路の各々の出力および各々の入力を選択して出
力する複数個の出力切換回路と、前記複数個のテスト回
路のテスト結果に基づき前記複数個の出力切換回路の各
々の制御を行う診断回路とを備え、前記機能回路と前記
出力切換回路とを交互に縦列接続して構成される。
設計された複数個の機能回路と、前記複数の機能回路の
各々に接続され動作確認を行うテスト回路と、前記複数
の機能回路の各々の出力および各々の入力を選択して出
力する複数個の出力切換回路と、前記複数個のテスト回
路のテスト結果に基づき前記複数個の出力切換回路の各
々の制御を行う診断回路とを備え、前記機能回路と前記
出力切換回路とを交互に縦列接続して構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す半導体集積回路のブロ
ック図である。
ック図である。
第１図に示すように、本実施例は１チツプ上の入力端子
１および出力端子２間に、特定の機能を満足させるため
に設計された複数の機能回路３ａ〜３ｄと、機能回路３
ａ〜３ｄの各々の接続され且つ機能回路３ａ〜３ｄの動
作を確認するためのテスト回路６ａ〜６ｄと、機能回路
３ａ〜３ｄの各々の出力および入力とを選択して出力す
る出力切換回路５ａ〜５ｄと、テスト回路６ａ〜６ｄの
各々の結果から出力切換回路５ａ〜５ｄの各々の制御を
行う診断回路９とを有し、機能回路３ａ〜３ｄと出力切
換回路５ａ〜５ｄとを交互に縦列接続して構成される。
１および出力端子２間に、特定の機能を満足させるため
に設計された複数の機能回路３ａ〜３ｄと、機能回路３
ａ〜３ｄの各々の接続され且つ機能回路３ａ〜３ｄの動
作を確認するためのテスト回路６ａ〜６ｄと、機能回路
３ａ〜３ｄの各々の出力および入力とを選択して出力す
る出力切換回路５ａ〜５ｄと、テスト回路６ａ〜６ｄの
各々の結果から出力切換回路５ａ〜５ｄの各々の制御を
行う診断回路９とを有し、機能回路３ａ〜３ｄと出力切
換回路５ａ〜５ｄとを交互に縦列接続して構成される。
これらの機能回路３ａ〜３ｄをテスト回路６ａ〜６ｄに
よりそれぞれ動作の確認を行ない、４つの機能回路３ａ
〜３ｄ全てが正常であれば、それぞれ故障信号８ａ〜８
ｄを受けて診断［Ｆ９は各々の出力切換回路５ａ〜５ｄ
の出力切換回路制御信号７ａ〜７ｄを出力する。これに
よる、出力切換回路５ａ〜５ｄの３つの出力を機能回路
３ａ〜３ｄの出力に、１つの出力をバイパス配線４ａ〜
４ｄを通して機能回路３ａ〜３ｄの入力信号に切換える
。
よりそれぞれ動作の確認を行ない、４つの機能回路３ａ
〜３ｄ全てが正常であれば、それぞれ故障信号８ａ〜８
ｄを受けて診断［Ｆ９は各々の出力切換回路５ａ〜５ｄ
の出力切換回路制御信号７ａ〜７ｄを出力する。これに
よる、出力切換回路５ａ〜５ｄの３つの出力を機能回路
３ａ〜３ｄの出力に、１つの出力をバイパス配線４ａ〜
４ｄを通して機能回路３ａ〜３ｄの入力信号に切換える
。
また、４つの機能回路３ａ〜３ｄのうちいくつかに故障
が発見されると、テスト回路６ａ〜６ｄのいずれかから
発した故障信号８ａ〜８ｄのいずれかを受けた診断回路
９は故障が発見された機能回路３ａ〜３ｄのいずれかの
出力を受ける出力切換回路５ａ〜５ｄの出力をバイパス
配線４ａ〜４ｄを通して機能回路３ａ〜３ｄの入力信号
に切換え、その他の正常な３つの機能回路３ａ〜３ｄの
いずれかの出力を受ける出力切換回路５ａ〜５ｄのいず
れかの出力を機能回路３ａ〜３ｄの出力に切換える。
が発見されると、テスト回路６ａ〜６ｄのいずれかから
発した故障信号８ａ〜８ｄのいずれかを受けた診断回路
９は故障が発見された機能回路３ａ〜３ｄのいずれかの
出力を受ける出力切換回路５ａ〜５ｄの出力をバイパス
配線４ａ〜４ｄを通して機能回路３ａ〜３ｄの入力信号
に切換え、その他の正常な３つの機能回路３ａ〜３ｄの
いずれかの出力を受ける出力切換回路５ａ〜５ｄのいず
れかの出力を機能回路３ａ〜３ｄの出力に切換える。
このようにして、欠陥が原因でＬＳＩ内部の機能回路３
ａ〜３ｄのいくつかが不良となっても、チップ全てを不
良とするのではなく、３個の機能回路３ａ〜３ｄのいず
れかを有する半導体集積回路とする。
ａ〜３ｄのいくつかが不良となっても、チップ全てを不
良とするのではなく、３個の機能回路３ａ〜３ｄのいず
れかを有する半導体集積回路とする。
すなわち、欠陥が原因でＬＳＩ内部の機能回路３ａ〜３
ｄのいくつかが不良となると、テスト回路６ａ〜６ｄが
不良を感知し、その信号を受けた診断回路９の指示によ
り出力切換図Ｎ ５ ａ〜５ｄの出力は機能回路３ａ〜
３ｄの入力となった信号が選択される。結果的にその機
能回路はバイパスされたことになり、ＬＳＩ内の機能回
路のいくつかが不良となっても信号が伝播していくこと
がら、チップ全てが不良とはならない。
ｄのいくつかが不良となると、テスト回路６ａ〜６ｄが
不良を感知し、その信号を受けた診断回路９の指示によ
り出力切換図Ｎ ５ ａ〜５ｄの出力は機能回路３ａ〜
３ｄの入力となった信号が選択される。結果的にその機
能回路はバイパスされたことになり、ＬＳＩ内の機能回
路のいくつかが不良となっても信号が伝播していくこと
がら、チップ全てが不良とはならない。
また、診断回路９はｎ個の機能回路を必要とするチップ
において、ｎ＋１個以上の機能回路３を縦列接続し、通
常は余分にある機能回路３の入力と出力をバイパスさせ
、ＬＳＩ内部の機能回路３のいくつかに不良が発生した
とき、その機能回路３をバイパスさせて冗長機能回路と
入れ換えるように指示を出す診断回路９により欠陥が原
因でＬＳＩ内部の機能回路３のいくつがか不良となって
も、不良となった機能回路３の数が冗長機能回路の数を
越えなければ、チップ全てが不良とならないｎ個の機能
回路３を有する半導体集積回路が得られる。
において、ｎ＋１個以上の機能回路３を縦列接続し、通
常は余分にある機能回路３の入力と出力をバイパスさせ
、ＬＳＩ内部の機能回路３のいくつかに不良が発生した
とき、その機能回路３をバイパスさせて冗長機能回路と
入れ換えるように指示を出す診断回路９により欠陥が原
因でＬＳＩ内部の機能回路３のいくつがか不良となって
も、不良となった機能回路３の数が冗長機能回路の数を
越えなければ、チップ全てが不良とならないｎ個の機能
回路３を有する半導体集積回路が得られる。
上述した出力切換回路５ａ〜５ｄはそれぞれマチルプレ
クサ（ＭＵＸ）を有し、入力としては各機能回路３ａ〜
３ｄの入力および出力と診断回路９の制御信号７ａ〜７
ｄとの３つを入力し、出力としでは各機能回路３ａ〜３
ｄのいずれかを切換えて出力する構成になっている。
クサ（ＭＵＸ）を有し、入力としては各機能回路３ａ〜
３ｄの入力および出力と診断回路９の制御信号７ａ〜７
ｄとの３つを入力し、出力としでは各機能回路３ａ〜３
ｄのいずれかを切換えて出力する構成になっている。
以上説明したように、本発明の半導体累積回路は、特定
の機能を満足するために設計された各機能回路の動作確
認を各テスト回路で行い、前記機能回路の出力と前記機
能回路の入力となった信号とを出力切換回路で選択して
出力する一方、各テスト回路の結果から各出力切換回路
の制御を診断回路で行うことにより、欠陥が原因でＬＳ
Ｉ内の機能回路のいくつかが不良になってもチップ全て
を不良としないように出来、歩留りを向上できるという
効果がある。
の機能を満足するために設計された各機能回路の動作確
認を各テスト回路で行い、前記機能回路の出力と前記機
能回路の入力となった信号とを出力切換回路で選択して
出力する一方、各テスト回路の結果から各出力切換回路
の制御を診断回路で行うことにより、欠陥が原因でＬＳ
Ｉ内の機能回路のいくつかが不良になってもチップ全て
を不良としないように出来、歩留りを向上できるという
効果がある。
第１図は本発明の一実施例を示す半導体集積回路のブロ
ック図、第２図は従来の一例を示す半導体集積回路のブ
ロック図である。 １・・・入力端子、２・・・出力端子、３ａ〜３ｄ・・
機能回路、４ａ〜４ｄ・・・バイパス配線、５ａ〜５ｄ
・・・出力切換回路、６ａ〜６ｄ・・・テスト回路、７
ａ〜７ｄ・・・出力切換回路制御信号、８ａ〜８ｄ・・
・故障信号、９・・・診断回路。
ック図、第２図は従来の一例を示す半導体集積回路のブ
ロック図である。 １・・・入力端子、２・・・出力端子、３ａ〜３ｄ・・
機能回路、４ａ〜４ｄ・・・バイパス配線、５ａ〜５ｄ
・・・出力切換回路、６ａ〜６ｄ・・・テスト回路、７
ａ〜７ｄ・・・出力切換回路制御信号、８ａ〜８ｄ・・
・故障信号、９・・・診断回路。
Claims (1)
- 【特許請求の範囲】 １、特定機能を満足するために設計された複数個の機能
回路と、前記複数の機能回路の各々に接続され動作確認
を行うテスト回路と、前記複数の機能回路の各々の出力
および各々の入力を選択して出力する複数個の出力切換
回路と、前記複数個のテスト回路のテスト結果に基づき
前記複数個の出力切換回路の各々の制御を行う診断回路
とを備え、前記機能回路と前記出力切換回路とを交互に
縦列接続したことを特徴とする半導体集積回路。 ２、前記診断回路は前記テスト回路の出力に基づき前記
出力切換回路を制御することを特徴とする請求項１記載
の半導体集積回路。 ３、前記出力切換回路はマルチプレクサで構成すること
を特徴とする請求項１記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297473A JPH04170065A (ja) | 1990-11-02 | 1990-11-02 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297473A JPH04170065A (ja) | 1990-11-02 | 1990-11-02 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04170065A true JPH04170065A (ja) | 1992-06-17 |
Family
ID=17846954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2297473A Pending JPH04170065A (ja) | 1990-11-02 | 1990-11-02 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04170065A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005257366A (ja) * | 2004-03-10 | 2005-09-22 | Nec Electronics Corp | 半導体回路装置及び半導体回路に関するスキャンテスト方法 |
| JP2015149572A (ja) * | 2014-02-05 | 2015-08-20 | 京セラドキュメントソリューションズ株式会社 | 特定用途向け集積回路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5676854A (en) * | 1979-11-28 | 1981-06-24 | Nec Corp | Integrated circuit device |
| JPS57207347A (en) * | 1981-06-16 | 1982-12-20 | Mitsubishi Electric Corp | Semiconductor device |
| JPS6120350A (ja) * | 1984-07-09 | 1986-01-29 | Nippon Telegr & Teleph Corp <Ntt> | 集積回路及びその冗長切替方法 |
| JPS63293944A (ja) * | 1987-05-27 | 1988-11-30 | Nec Corp | 論理回路代替方式 |
-
1990
- 1990-11-02 JP JP2297473A patent/JPH04170065A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5676854A (en) * | 1979-11-28 | 1981-06-24 | Nec Corp | Integrated circuit device |
| JPS57207347A (en) * | 1981-06-16 | 1982-12-20 | Mitsubishi Electric Corp | Semiconductor device |
| JPS6120350A (ja) * | 1984-07-09 | 1986-01-29 | Nippon Telegr & Teleph Corp <Ntt> | 集積回路及びその冗長切替方法 |
| JPS63293944A (ja) * | 1987-05-27 | 1988-11-30 | Nec Corp | 論理回路代替方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005257366A (ja) * | 2004-03-10 | 2005-09-22 | Nec Electronics Corp | 半導体回路装置及び半導体回路に関するスキャンテスト方法 |
| JP4549701B2 (ja) * | 2004-03-10 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 半導体回路装置及び半導体回路に関するスキャンテスト方法 |
| JP2015149572A (ja) * | 2014-02-05 | 2015-08-20 | 京セラドキュメントソリューションズ株式会社 | 特定用途向け集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0691140B2 (ja) | 半導体集積回路 | |
| JPH0394183A (ja) | 半導体集積回路の試験方法及び回路 | |
| US5912899A (en) | Merged data memory testing circuits and related methods which provide different data values on merged data lines | |
| JPH04170065A (ja) | 半導体集積回路 | |
| JP4278360B2 (ja) | マルチチップパッケージｌｓｉのテスト回路 | |
| JP2633980B2 (ja) | デジタル・アナログ混在のｌｓｉ | |
| US6721913B1 (en) | Method and apparatus for testing an interface between separate hardware components | |
| US5754561A (en) | Large scale integrated circuit equipped with a normal internal logic testing circuit and unconnected/substandard solder testing circuit | |
| JP2004205352A (ja) | 接続検査機能付きｌｓｉ | |
| JPH0493780A (ja) | 半導体集積回路 | |
| JPH04162749A (ja) | 半導体集積回路 | |
| JPH1038977A (ja) | 統合化集積回路 | |
| JP2000187063A (ja) | 半導体集積回路 | |
| JPH02118475A (ja) | 論理集積回路 | |
| JPH05312916A (ja) | テスト回路 | |
| JPH04215080A (ja) | 故障検出回路 | |
| JPH07167918A (ja) | 半導体集積回路 | |
| JPH07151830A (ja) | 故障検出回路 | |
| JPH02128462A (ja) | 半導体集積回路装置 | |
| JPH01293650A (ja) | 集積回路 | |
| JPH03279880A (ja) | 検査機能付集積回路素子 | |
| JPS61204746A (ja) | 半導体装置 | |
| JPH05167020A (ja) | 半導体理論集積回路 | |
| JPS636471A (ja) | 論理集積回路 | |
| JPH08152459A (ja) | 半導体装置及びその試験方法 |