JPS63293944A - 論理回路代替方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は論理回路代替方式に関し、特に複数の論理回路
が集積される大規模集積回路やゲートアレイにおける部
分的な論理回路の式台方式に関する。

従来技術 従来、この種の論理回路代替方式では、集積回路を構成
する複数の論理回路のうち代替の対象となる回路部分が
固定的に定められている。例えば、第２図に示すように
、集積回路３のうち代替の対象となる回路部分が論理回
路ブロック３１〜３４であるとすると、外部端子４２〜
４４からの選択信号によって論理回路ブロック３１〜３
３の出力　′信号と外部端子３８〜４０からの入力信号
とのうち一方を夫々マルチプレクサ３５〜３７で選択す
る様になってい把。そして、これ等選択された信号は夫
々次段の論理回路ブロック３２〜３４と外部端子４６〜
４８とに出力されている。

たとえば、論理回路ブロック３２を代替する場合には、
外部端子４２からの選択信号によりマルチブレクサ３５
で論理回路ブロック３１がらの出力信号が選択され、こ
の選択された信号は外部端子４８から図示せぬ代替回路
に出力され、代替回路からの出力は外部端子３９がら入
力される。マルチプレクサ３６では外部端子４３がらの
選択信号によりこの外部端子３９がらの入力信号が選択
され、この選択された信号は論理回路ブロック３３．３
４を経て外部端子４５がら外部に出力される。これによ
り、論理回路ブロック３２は外部に設けられた代替回路
と代替される。すなわら、集積回路３には代替の対象と
なる回路部分の数が大となればなるほど外部端子の数と
選択回路の数とが多くなる。

このような従来の論理回路代替方式では、代替の対象と
なる回路部分が固定的であるため、代替の対象以外の回
路部分では回路設計のミスなどにより代替が必要となっ
ても、外部に代替のための回路を設けて代替を行うこと
が不可能であるという欠点がある。

また、代替の対象となる回路部分の数すなわち代替対象
範囲を広げようとすると、代替する外部回路間が増大す
ることとなり、代替時の外部回路間の増大による代替回
路のコストアップや代替回路の実装スペースの増大を招
くという欠点がある。

さらに、代替の対象となる回路部分の箇所を増やそうと
した場合には、対象となる回路部分に対応した外部端子
を必要とするため外部端子数が増大することとなり、集
積回路３の容器が大きくなり、集積回路３のコストアッ
プやその実装効率の低下を１ｒ４りという欠点がある。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、代替回路用の外部端子数を削減し、外部
回路で代替可能な回路部分の箇所を増加させることがで
き、代替回路のコストアップや代替回路の実装スペース
の増大、あるいは、集積回路の容器の増大、および集積
回路のコストアップやその実装効率の低下を招くことな
く任意の回路部分に対して外部回路で代替可能な集積回
路を実現することができる論理回路代替方式の提供を目
的とする。

発明の構成 本発明による論理回路代替方式は、複数の論理回路ブロ
ックからなる集積回路の論理回路代替方式であって、前
記論理回路ブロックに夫々対応して設けられ、かつ自回
路ブロックからの出力信号と、外部に設けられた代Ｂ　
ｍ埋回路ブロックからの出力信号とを夫々切換えで後段
の論理回路ブロックに出力する切換手段と、前記複数の
論理回路ブロック各々の出力信号のうち１つを選択して
前記代替論理回路ブロックに供給する選択手段とを設け
、前記選択手段により前段の論理回路ブロックからの出
力信号を選択して前記代替論理回路ブロックに供給し、
前記切換手段により前記代替論理回路ブロックからの出
力信号に切換えて後段の論理回路ブロックに供給するよ
うにしたことを特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブ【コック図で
ある。図において、本発明の一実施例による集積回路１
（よ、論理回路ブロック１１〜１４と、マルチプレクサ
１５〜１９とにより構成され、外部端子２０〜２８が設
けられている。

集積回路１に対する論理的な外部信号は外部端子２１か
ら入力される。外部端子２１と論理回路ブロック１１お
よびマルチプレクサ１９の入力端子りとは２０本の入力
信号線で接続され、論理回路ブロック１１とマルチプレ
クサす１５の入力端子Ｂとは８本の出力信号線で接続さ
れている。マルチプレク１す１５のもう−ｈの入力端子
へには外部端子２０に接続された１０本の入力信号線の
うち８本の入力信号線が接続されている。また、マルチ
プレクサ１５の入力端子Ｓには外部端子２２からの選択
信号が入力され、この選択信号により入力端子Ａ、Ｂの
うち一方が選択される。マルチプレクサ１５からの８本
の出力信号線は論理回路ブロック１２とマルチプレクサ
１つの入力端子Ｃとに夫々接続される。

同様にして、マルチブレク＋Ｊ１６の入力端子Δ。

Ｂには夫々外部端子２０からの１０本の入力信号線と、
論理回路ブロック１２からの１０本の出力信号線とが接
続され、入力端子Ｓに入力される外部端子２３からの選
択信号により入力端子Δ、Ｂのうち一方が選択される。

マルチプレクサ１６からの１０本の出力信号線は論理回
路ブロック１３とマルチプレクサ１９０入力端子Ｂとに
夫々接続される。

また、マルチプレクサ１７の入力端子Ａ、Ｂには夫々外
部端子２０からの１０本の入力信号線のうち６木の入力
信号線と論理回路ブロック１３からの６木の出力信号線
とが接続され、入力端子Ｓに入力される外部端子２４か
らの選択信号により入力端子Ａ、Ｂのうち一方が選択さ
れる。マルチブレク＋Ｊ１７からの６木の出力信号線は
論理回路ブロック１４とマルチプレフナ１９の入力端子
へとに夫々接続される。

さらに、マルチプレクサ１８の入力端子Ａ、　Ｂには夫
々外部端子２０からの１０本の入力信号線と論理回路ブ
ロック１４からの１０本の出力信号線とが接続され、入
力端子Ｓに入力される外部端子２５からの選択信号によ
り入力端子Ａ、Ｂのうち一方が選択される。マルチプレ
クサ１８からの１０本の出力信号線は外部端子２７に接
続され、この出力信号線による信号は外部端子２５から
集積回路１の出力信号として出力される。

マルチプレクサ１９の入力端子Ａ−Ｄには夫々マルチプ
レク＃ｊ１５〜１８からの出力′信号線が接続され、ま
た、入力端子Ｓには外部端子２６からの２本の選択信号
線が接続されており、この選択信号線からの選択信号に
より入力端子Ａ−Ｄのうち１つが選択される。マルチプ
レクサ１９からの２０本の出力信号線は外部端子２８に
接続され、この出力信号線による信号は外部端子２８か
ら外部に出力される。

かかる構成において、たとえば、論理回路ブロック１３
に設計ミスがあったとすると、この論理回路ブロック１
３を外部代替回路２９で代替する場合の処理動作につい
て説明する。

マルチプレクサ１５．１６において、外部端子２２．２
３から入力される選択信号によりマルチプレクサ１５．
１６が夫々論理回路ブロック１１゜１２からの出力信号
線（入り端子Ｂ）を選択するように制御し、マルチプレ
クサ１７において、外部端子２４から入力される選択信
号によりマルチプレクサ１７が外部端子２０からの入出
力信号線（入力端子Δ）を選択するように制御する。

さらに、マルチプレクサ１９において、外部端子２６か
ら入力される選択信号によりマルチプレクサ１９がマル
チプレクサ１６からの出力信号線（入力端子Ｂ）を選択
するように制御すると、論理回路ブロック１３に入力さ
れるべきマルチプレクサ１６からの出力信号は、マルチ
プレク１す１９と外部端子２８とを介して外部代替回路
２９に入力される。

外部代替回路２９での処理が終了すると、外部代替回路
２９からの出力信号は外部端子２０から入力され、マル
チプレクサ１７を介して論理回路ブロック１４に入力さ
れる。これにより、論理回路ブロック１３は外部代替回
路２９により代替されることとなる。

上述の動作を行うようにすることによって、集積回路１
上の任意の論理回路ブロックを代替の対象とすることが
できる。すなわち、論理回路ブロック１１を代替する場
合には、マルチプレクサ１５で外部端子２０からの入力
信号（入ツノ端子Ａ）を選択し、マルチプレクサ１９で
外部端子２１ｈ１らの入力信号（入力端子Ｄ）を選択覆
ることによって、論理回路プロツク１１を外部代替回路
２９と代替することができる。

論理回路ブロック１２を代替する場合には、マルチプレ
ク”Ｊ１５で論理回路ブロック１１の出ツノ信号（入力
端子Ｂ）を選択し、マルチプレクサ１９でマルチプレク
サ１５の出力信号（入力端子Ｃ）を選択し、マルチプレ
クサ１６で外部端子２０からの入力信号（入力端子Ａ）
を選択することによって、論理回路ブロック１２を外部
代替回路２９と代替することができる。

論理回路ブロック１３を代替する場合には、前述のよう
に処理することによって、論理回路ブロック１３を外部
代替回路２９と代Ｈすることができる。

論理回路ブロック１４を代替する場合には、マルチプレ
クサ１７で論理回路ブロック１３の出力信号（入力端子
Ｂ）を選択し、マルヂブレク→ノ１９でマルチプレクサ
１７の出力信号（入力端子Δ）を選択し、この選択され
た信号を外部端子２８を介して外部代替回路２つに供給
し、マルチブレク＋ｊ　１８で外部端子２０からの入力
信号（入力端子Ａ）を選択して外部端子２７に出力する
ことによって、論理回路ブロック１４を外部代替回路２
９と代替することができる。

このように、マルチプレクサ１９により複数の論理回路
ブロック１１〜１３各々の出力信号のうち１つを選択し
て外部代替回路２９に供給し、この外部代替回路２つか
らの出力信号をマルチプレクサ１５〜１８で前段の論理
回路ブロック１１〜１４からの出力信号と夫々切換えて
後段の論理回路ブロック１２〜１４および外部端子２７
に供給するようにすることによって、第２図に示すよう
な従来の集積回路３に比べると、外部端子３８゜４０．
４６．４８の２８木が不要となるのに対して、外部端子
２５，２６．２８の１３本が増加するだ（すなので、外
部代８回路用の外部端子数を１５木ら削減することがで
き、外部回路で代替可能な回路部分の箇所を増加させる
ことができる。

また、外部代替回路用の外部端子数を削減し、外部回路
で代替可能な回路部分の箇所を増加させることができる
ので、代替回路のコストアップや代替回路の実装スペー
スの増大、あるいは、集積回路の容器の増大、および集
ｖ４回路のコストアップやその実装効率の低下を１？１
　＜ことなく任意の回路部分に対して外部回路で代替可
能な集積回路を実現することができる。

発明の詳細 な説明したように本発明によれば、前段の論回路ブロッ
クからの出力信号を代替論理回路ブロックに供給し、こ
の代替論理回路ブロックからの出力信号を後段の論理回
路ブロックに供給するようにすることによって、代替回
路用の外部端子数を削減し、外部回路で代替可能な回路
部分の箇所を増加させることができ、代替回路のコスト
アップや代替回路の実装スペースの増大、あるいは、集
積回路の容器の増大、および集積回路のコストアップや
その実装効率の低下を招くことなく任意の回路部分に対
して外部回路で代替可能な集積回路を実現することがで
きるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は従来例の構成を示すブロック図である。 主要部分の符号の説明 １・・・・・・集積回路 １１〜１４・・・・・・論理回路ブロック１５〜１８・
・・・・・マルチプレクサ１９〜２６・・・・・・外部
端子 ２７・・・・・・外部代替回路

Claims (1)

【特許請求の範囲】
1. 複数の論理回路ブロックからなる集積回路の論理回路代
   替方式であつて、前記論理回路ブロックに夫々対応して
   設けられ、かつ自回路ブロックからの出力信号と、外部
   に設けられた代替論理回路ブロックからの出力信号とを
   夫々切換えて後段の論理回路ブロックに出力する切換手
   段と、前記複数の論理回路ブロック各々の出力信号のう
   ち１つを選択して前記代替論理回路ブロックに供給する
   選択手段とを設け、前記選択手段により前段の論理回路
   ブロックからの出力信号を選択して前記代替論理回路ブ
   ロックに供給し、前記切換手段により前記代替論理回路
   ブロックからの出力信号に切換えて後段の論理回路ブロ
   ックに供給するようにしたことを特徴とする論理回路代
   替方式。