JPH05167020A - 半導体理論集積回路 - Google Patents
半導体理論集積回路Info
- Publication number
- JPH05167020A JPH05167020A JP3351926A JP35192691A JPH05167020A JP H05167020 A JPH05167020 A JP H05167020A JP 3351926 A JP3351926 A JP 3351926A JP 35192691 A JP35192691 A JP 35192691A JP H05167020 A JPH05167020 A JP H05167020A
- Authority
- JP
- Japan
- Prior art keywords
- circuit section
- output
- signal
- section
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 故障診断のための検査を簡略化する。
【構成】 一つの半導体チップ内に回路部入力端子Ａと
回路部出力端子Ｂとを有し、前記入力端子に所定の信号
が入力したときに、前記出力端子に所定の信号を出力す
る機能回路部３と、前記機能回路部の動作の良否を検査
するために必要な信号を出力するとともに、機能回路部
からの出力信号を読み取って蓄積されている正しい信号
と比較する判断回路６と、前記判断回路からの信号にも
とづいて入力端子部からの信号か、判断回路部からの信
号かのいずれか一方を選択する入力切換回路部２と、前
記判断回路からの信号にもとづいて前記機能回路部の出
力信号を判断回路部又は切換回路のどちらか一方を選択
して接続する出力切換回路部４と、前記判断回路部から
の信号にもとづいて出力端子部への出力信号を全てハイ
インピーダンス状態にする切換回路部５とを備えた。
回路部出力端子Ｂとを有し、前記入力端子に所定の信号
が入力したときに、前記出力端子に所定の信号を出力す
る機能回路部３と、前記機能回路部の動作の良否を検査
するために必要な信号を出力するとともに、機能回路部
からの出力信号を読み取って蓄積されている正しい信号
と比較する判断回路６と、前記判断回路からの信号にも
とづいて入力端子部からの信号か、判断回路部からの信
号かのいずれか一方を選択する入力切換回路部２と、前
記判断回路からの信号にもとづいて前記機能回路部の出
力信号を判断回路部又は切換回路のどちらか一方を選択
して接続する出力切換回路部４と、前記判断回路部から
の信号にもとづいて出力端子部への出力信号を全てハイ
インピーダンス状態にする切換回路部５とを備えた。
Description
【０００１】
【産業上の利用分野】本発明は、半導体理論集積回路に
関し、特にその内部に構成されている回路についての故
障診断を極めて容易に行うことができる半導体理論集積
回路に関する。
関し、特にその内部に構成されている回路についての故
障診断を極めて容易に行うことができる半導体理論集積
回路に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】従来の
半導体理論集積回路（以下、ＬＳＩという）は、通常印
刷配線した基板上に実装され、他の多数のＬＳＩと組み
合わせたいわゆる電子回路パッケージとして使用される
が、この場合電子回路パッケージの中の１つのＬＳＩが
故障してもその影響は大きく、ほとんどの場合はシステ
ムダウンにつながる。このため、個々のＬＳＩには必要
以上の高い信頼性が要求される。
半導体理論集積回路（以下、ＬＳＩという）は、通常印
刷配線した基板上に実装され、他の多数のＬＳＩと組み
合わせたいわゆる電子回路パッケージとして使用される
が、この場合電子回路パッケージの中の１つのＬＳＩが
故障してもその影響は大きく、ほとんどの場合はシステ
ムダウンにつながる。このため、個々のＬＳＩには必要
以上の高い信頼性が要求される。
【０００３】また、その故障診断には、高額な設備を使
用し、高度に熟練した検査員が行っても多大な工数を必
要とする。このため、ＬＳＩが故障してシステムダウン
が生じた場合、装置全体の復旧に非常に長い時間及びコ
ストを要し、また非常に多くの検査回数を必要とする。
用し、高度に熟練した検査員が行っても多大な工数を必
要とする。このため、ＬＳＩが故障してシステムダウン
が生じた場合、装置全体の復旧に非常に長い時間及びコ
ストを要し、また非常に多くの検査回数を必要とする。
【０００４】さらに、近年の高集積化にともない、中間
工程であるパッケージ検査においても、パッケージを完
全に検査することは、工数的にも検査技術的にも不可能
な状況に近くなってきている。
工程であるパッケージ検査においても、パッケージを完
全に検査することは、工数的にも検査技術的にも不可能
な状況に近くなってきている。
【０００５】本発明は、上記事情にかんがみてなされた
もので、故障診断のための検査を簡略化することができ
る半導体理論集積回路の提供を目的とする。
もので、故障診断のための検査を簡略化することができ
る半導体理論集積回路の提供を目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体理論集積回路は、一つの半導体チッ
プ内に回路部入力端子と回路部出力端子とを有し、前記
入力端子に所定の信号が入力したときに、所定の動作を
行って、前記出力端子に所定の信号を出力する機能回路
部と、前記機能回路部の動作の良否を検査するために必
要な信号を出力するとともに、機能回路部からの出力信
号を読み取って蓄積されている正しい信号と比較する判
断回路と、前記入力端子部と前記機能回路部との間に設
けられ、前記判断回路からの信号にもとづいて入力端子
部からの信号か、判断回路部からの信号かのいずれか一
方を選択する入力切換回路部と、前記機能回路部の後段
に位置し、前記判断回路からの信号にもとづいて前記機
能回路部の出力信号を判断回路部又は切換回路のどちら
か一方を選択して接続する出力切換回路部と、前記出力
切換回路部と出力端子部との間に位置し、前記判断回路
部からの信号にもとづいて出力端子部への出力信号を全
てハイインピーダンス状態にする切換回路部とを備えた
構成としてある。
め、本発明の半導体理論集積回路は、一つの半導体チッ
プ内に回路部入力端子と回路部出力端子とを有し、前記
入力端子に所定の信号が入力したときに、所定の動作を
行って、前記出力端子に所定の信号を出力する機能回路
部と、前記機能回路部の動作の良否を検査するために必
要な信号を出力するとともに、機能回路部からの出力信
号を読み取って蓄積されている正しい信号と比較する判
断回路と、前記入力端子部と前記機能回路部との間に設
けられ、前記判断回路からの信号にもとづいて入力端子
部からの信号か、判断回路部からの信号かのいずれか一
方を選択する入力切換回路部と、前記機能回路部の後段
に位置し、前記判断回路からの信号にもとづいて前記機
能回路部の出力信号を判断回路部又は切換回路のどちら
か一方を選択して接続する出力切換回路部と、前記出力
切換回路部と出力端子部との間に位置し、前記判断回路
部からの信号にもとづいて出力端子部への出力信号を全
てハイインピーダンス状態にする切換回路部とを備えた
構成としてある。
【０００７】
【作用】上記構成からなる集積回路によれば、端子部を
介して外部より診断開始信号を判断回路部６へ与えるこ
とにより、判断回路部６が機能回路部３の良否を検査す
る入力パターンを機能回路部３に送出するとともに、こ
の入力パターンに応じて機能回路部３が出力する出力パ
ターンを読み取り、この読み取ったパターンと予め蓄積
してある入力パターンに対する正しい出力パターンとを
比較して、その良否を判定し、判定の結果が良であれ
ば、良の信号を端子部を介して外部に知らせ、一方判定
結果が否であれば、切換回路５の出力をハイインピーダ
ンス状態とするとともに、端子部を介して否の状態を外
部に知らせることができる。
介して外部より診断開始信号を判断回路部６へ与えるこ
とにより、判断回路部６が機能回路部３の良否を検査す
る入力パターンを機能回路部３に送出するとともに、こ
の入力パターンに応じて機能回路部３が出力する出力パ
ターンを読み取り、この読み取ったパターンと予め蓄積
してある入力パターンに対する正しい出力パターンとを
比較して、その良否を判定し、判定の結果が良であれ
ば、良の信号を端子部を介して外部に知らせ、一方判定
結果が否であれば、切換回路５の出力をハイインピーダ
ンス状態とするとともに、端子部を介して否の状態を外
部に知らせることができる。
【０００８】したがって、診断開始信号を入力するとと
もに、その応答信号をチェックするだけで、極めて容易
に機能回路部の良，不良を検査することができる。これ
により、装置レベルでのシステムダウン時間の短縮、及
び従来パッケージ検査で最大のネックになっている検査
方式及び検査設備の簡明化並びに検査コストの低減化、
故障診断時間の短縮化を効果的に図ることが可能であ
る。
もに、その応答信号をチェックするだけで、極めて容易
に機能回路部の良，不良を検査することができる。これ
により、装置レベルでのシステムダウン時間の短縮、及
び従来パッケージ検査で最大のネックになっている検査
方式及び検査設備の簡明化並びに検査コストの低減化、
故障診断時間の短縮化を効果的に図ることが可能であ
る。
【０００９】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１乃至図３は、本発明の一実施例にかか
る半導体理論集積回路（ＬＳＩ）を示すもので、このＬ
ＳＩ１は、入力端子部Ａと、入力切換回路部２と、機能
回路部３と、出力切換回路部４と、切換回路部５と、判
断回路部６と、前記機能回路部３の出力を外部に出力す
る出力端子部Ｂと、ＬＳＩ１の使用不能を外部に知らせ
る端子部Ｃとを具備している。なお、入力切換回路部
２、出力切換回路部４及び切換回路部５は、実際は複数
の電子スイッチ回路にて構成されるが、各図面において
は簡明化のために単なるスイッチの形で示してある。
て説明する。図１乃至図３は、本発明の一実施例にかか
る半導体理論集積回路（ＬＳＩ）を示すもので、このＬ
ＳＩ１は、入力端子部Ａと、入力切換回路部２と、機能
回路部３と、出力切換回路部４と、切換回路部５と、判
断回路部６と、前記機能回路部３の出力を外部に出力す
る出力端子部Ｂと、ＬＳＩ１の使用不能を外部に知らせ
る端子部Ｃとを具備している。なお、入力切換回路部
２、出力切換回路部４及び切換回路部５は、実際は複数
の電子スイッチ回路にて構成されるが、各図面において
は簡明化のために単なるスイッチの形で示してある。
【００１０】前記機能回路部３は、所定の信号が入力し
たときに所定の動作を行って所定の信号を出力する。ま
た、入力切換回路部２は、入力端子部Ａからの信号と判
断回路部６からの信号とのいずれか一方の信号を選択し
て前記機能回路部３へと入力する。さらに、出力切換回
路部４は、前記機能回路部３からの信号を判断回路部６
又は切換回路部５のどちらか一方を選択して接続する。
たときに所定の動作を行って所定の信号を出力する。ま
た、入力切換回路部２は、入力端子部Ａからの信号と判
断回路部６からの信号とのいずれか一方の信号を選択し
て前記機能回路部３へと入力する。さらに、出力切換回
路部４は、前記機能回路部３からの信号を判断回路部６
又は切換回路部５のどちらか一方を選択して接続する。
【００１１】前記判断回路部６は、前記機能回路部３の
動作の良否を検査するために必要な全ての入力信号とそ
れに対応する前記機能回路部３の正しい出力信号との両
方を予め内部に蓄積してあり、外部から端子部Ｃを介し
て入力される診断開始信号によって前記入力切換回路部
２と出力切換回路部４とを動作させて蓄積されている入
力信号を順次前記機能回路部３に印加するとともに、そ
れに対応する各出力信号を順番に読み取って蓄積されて
いる正しい出力信号と比較する。そして、その結果が良
であれば、前記入力切換回路部２と出力切換回路部４と
を動作させて、前記入力端子部Ａと前記機能回路部３と
出力端子部Ｂとを接続し、ＬＳＩ１をある特定の機能を
有する理論集積回路として使用可能な状態とし、一方結
果が否であれば、切換回路部５を動作させて出力端子部
Ｂへの出力端子を全てハイインピーダンスにし、当該チ
ップが使用不能であることを端子部Ｃを通して外部へ知
らせる機能を有している。また、切換回路部５は、前記
判断回路部６からの信号によって出力端子部Ｂへの信号
を全てハイインピーダンス状態にするものである。
動作の良否を検査するために必要な全ての入力信号とそ
れに対応する前記機能回路部３の正しい出力信号との両
方を予め内部に蓄積してあり、外部から端子部Ｃを介し
て入力される診断開始信号によって前記入力切換回路部
２と出力切換回路部４とを動作させて蓄積されている入
力信号を順次前記機能回路部３に印加するとともに、そ
れに対応する各出力信号を順番に読み取って蓄積されて
いる正しい出力信号と比較する。そして、その結果が良
であれば、前記入力切換回路部２と出力切換回路部４と
を動作させて、前記入力端子部Ａと前記機能回路部３と
出力端子部Ｂとを接続し、ＬＳＩ１をある特定の機能を
有する理論集積回路として使用可能な状態とし、一方結
果が否であれば、切換回路部５を動作させて出力端子部
Ｂへの出力端子を全てハイインピーダンスにし、当該チ
ップが使用不能であることを端子部Ｃを通して外部へ知
らせる機能を有している。また、切換回路部５は、前記
判断回路部６からの信号によって出力端子部Ｂへの信号
を全てハイインピーダンス状態にするものである。
【００１２】このＬＳＩは、通常図１に示した状態で作
動している。すなわち、入力端子部Ａに外部より信号が
印加されると、その信号は導電路７を通って入力切換回
路部２へ印加され、最終的には導電路８を通って機能回
路部３に印加される。機能回路部３は、この入力信号に
対応した出力信号を発生し、この出力信号を導電路９→
出力切換回路部４→導電路１０→切換回路部５→導電路
１１→出力端子部Ｂのルートを通して外部に出力する。
動している。すなわち、入力端子部Ａに外部より信号が
印加されると、その信号は導電路７を通って入力切換回
路部２へ印加され、最終的には導電路８を通って機能回
路部３に印加される。機能回路部３は、この入力信号に
対応した出力信号を発生し、この出力信号を導電路９→
出力切換回路部４→導電路１０→切換回路部５→導電路
１１→出力端子部Ｂのルートを通して外部に出力する。
【００１３】次に、このＬＳＩ１の故障診断動作につい
て説明する。このＬＳＩ１の故障診断を行うときは、外
部より端子部Ｃに診断開始信号を印加して、この診断開
始信号をコントロール線１８を通して判断回路部６へ与
える。すると、判断回路部６がコントロール線１４及び
１５を介して入力切換回路部２及び出力切換回路部４の
各スイッチを反転させ、図２に示すように、判断回路部
６→導電路１２→入力切換回路部２→導電路８→機能回
路部３→導電路９→出力切換回路部４→導電路１３→判
断回路部６の導電路を形成する。
て説明する。このＬＳＩ１の故障診断を行うときは、外
部より端子部Ｃに診断開始信号を印加して、この診断開
始信号をコントロール線１８を通して判断回路部６へ与
える。すると、判断回路部６がコントロール線１４及び
１５を介して入力切換回路部２及び出力切換回路部４の
各スイッチを反転させ、図２に示すように、判断回路部
６→導電路１２→入力切換回路部２→導電路８→機能回
路部３→導電路９→出力切換回路部４→導電路１３→判
断回路部６の導電路を形成する。
【００１４】ついで、判断回路６は、この導電路を使用
して機能回路部３の良否を検査する入力パターンを機能
回路部３に送出するとともに、この入力パターンに応じ
て機能回路部３が出力する出力パターンを読み取る。そ
して、判断回路部６は、予め蓄積してある入力パターン
に対する正しい出力パターンと読み取ったパターンとを
順次比較し、その良否を判定する。
して機能回路部３の良否を検査する入力パターンを機能
回路部３に送出するとともに、この入力パターンに応じ
て機能回路部３が出力する出力パターンを読み取る。そ
して、判断回路部６は、予め蓄積してある入力パターン
に対する正しい出力パターンと読み取ったパターンとを
順次比較し、その良否を判定する。
【００１５】そして、判定の結果が良であれば、良の信
号をセンス線１７→端子部Ｃの経路を通して外部に知ら
せ、同時にコントロール線１４及び１５を使用して入力
切換回路部２及び出力切換回路部４の各スイッチを再び
反転させ、元の図１に示した状態にセットする。
号をセンス線１７→端子部Ｃの経路を通して外部に知ら
せ、同時にコントロール線１４及び１５を使用して入力
切換回路部２及び出力切換回路部４の各スイッチを再び
反転させ、元の図１に示した状態にセットする。
【００１６】一方、判定結果が否であれば、図３に示す
ように、コントロール線１６を使用して切換回路５の出
力をハイインピーダンス状態とし、同時にセンス線１７
→端子部Ｃの経路を通して否の状態を外部に知らせる。
ように、コントロール線１６を使用して切換回路５の出
力をハイインピーダンス状態とし、同時にセンス線１７
→端子部Ｃの経路を通して否の状態を外部に知らせる。
【００１７】このように、このＬＳＩ１によれば、端子
部Ｃに診断開始信号を印加するだけで、完全な故障診断
を容易かつ自動的に行うことができる。しかも、診断を
行うための端子も端子部Ｃを付加するだけでよく、端子
数の増加もごく僅かである。
部Ｃに診断開始信号を印加するだけで、完全な故障診断
を容易かつ自動的に行うことができる。しかも、診断を
行うための端子も端子部Ｃを付加するだけでよく、端子
数の増加もごく僅かである。
【００１８】また、図４は印刷配線された基板上にこの
ようなＬＳＩを複数個実装したあるアルゴリズムを有す
る電子回路パッケージ１００を示すもので、図中Ｓ，Ｔ
はそれぞれ入力端子部，出力端子部であり、５０〜５２
及び６０〜６２は図１と同様の構成からなるＬＳＩ、１
０〜１２及び４０〜４２は図１のコントロール線１８と
接続された信号線、２０〜２２及び３０〜３２は図１の
センス線１７と接続された信号線である。なお、図４に
おいては簡明化のために故障診断と無関係の入出力信号
線は省略してある。
ようなＬＳＩを複数個実装したあるアルゴリズムを有す
る電子回路パッケージ１００を示すもので、図中Ｓ，Ｔ
はそれぞれ入力端子部，出力端子部であり、５０〜５２
及び６０〜６２は図１と同様の構成からなるＬＳＩ、１
０〜１２及び４０〜４２は図１のコントロール線１８と
接続された信号線、２０〜２２及び３０〜３２は図１の
センス線１７と接続された信号線である。なお、図４に
おいては簡明化のために故障診断と無関係の入出力信号
線は省略してある。
【００１９】この電子回路パッケージ１００の故障診断
を行う場合、入力端子Ｓの信号線９０の先にドライバー
回路７０及び７１を接続してその各出力１０〜１２及び
４０〜４２を使って各ＬＳＩ５０〜５２及び６０〜６２
に内蔵された判断回路をスタートさせることによって診
断作業を実行させ、その各々の結果で信号線２０〜２２
及び３０〜３２を用いてＡＮＤ回路７２を構成し、その
出力８０を出力端子Ｔに接続しておけば、この電子回路
パッケージ１００が正常であるかどうかの判断は、端子
Ｔを通してシステム側よりモニターすることができる。
を行う場合、入力端子Ｓの信号線９０の先にドライバー
回路７０及び７１を接続してその各出力１０〜１２及び
４０〜４２を使って各ＬＳＩ５０〜５２及び６０〜６２
に内蔵された判断回路をスタートさせることによって診
断作業を実行させ、その各々の結果で信号線２０〜２２
及び３０〜３２を用いてＡＮＤ回路７２を構成し、その
出力８０を出力端子Ｔに接続しておけば、この電子回路
パッケージ１００が正常であるかどうかの判断は、端子
Ｔを通してシステム側よりモニターすることができる。
【００２０】このような電子回路パッケージが多数使用
されているとしても、上述の方法によってどのパッケー
ジが不良であるか瞬時にシステム側で判断することがで
き、システムダウンの時間が大幅に短縮される。
されているとしても、上述の方法によってどのパッケー
ジが不良であるか瞬時にシステム側で判断することがで
き、システムダウンの時間が大幅に短縮される。
【００２１】また、中間工程検査であるパッケージ検査
においても、各ＬＳＩの内部に判断回路部が内蔵されて
いるので、従来のように、その電子回路パッケージのア
ルゴリズムの全てを検査するような膨大なテストパター
ンを印加する必要がなく、信号９０を印加して出力８０
のみを監視すればよく、またあるＬＳＩが不良である場
合には、出力２０〜２２及び３０〜３２をチェックする
だけで、不良ＬＳＩが瞬時に判明する。
においても、各ＬＳＩの内部に判断回路部が内蔵されて
いるので、従来のように、その電子回路パッケージのア
ルゴリズムの全てを検査するような膨大なテストパター
ンを印加する必要がなく、信号９０を印加して出力８０
のみを監視すればよく、またあるＬＳＩが不良である場
合には、出力２０〜２２及び３０〜３２をチェックする
だけで、不良ＬＳＩが瞬時に判明する。
【００２２】このような、考え方でパッケージ検査を実
施すれば、パッケージ検査では主として製造上に発生す
る不良の検出のみを目的とした検査設備のみで十分であ
り、設備や検査員の負荷を大幅に軽減することができ
る。
施すれば、パッケージ検査では主として製造上に発生す
る不良の検出のみを目的とした検査設備のみで十分であ
り、設備や検査員の負荷を大幅に軽減することができ
る。
【００２３】このように、本実施例の半導体理論集積回
路によれば、検査開始信号を印加してその応答信号をチ
ェックするだけで極めて容易に故障診断を行うことがで
きる。したがって、本実施例の半導体理論集積回路を用
いた電子回路パッケージも信頼性の高い検査を短時間で
容易に行うことができ、検査方式及び検査設備の簡明化
並びに検査コストの低減化、故障診断時間の短縮化を効
果的に図ることができる。
路によれば、検査開始信号を印加してその応答信号をチ
ェックするだけで極めて容易に故障診断を行うことがで
きる。したがって、本実施例の半導体理論集積回路を用
いた電子回路パッケージも信頼性の高い検査を短時間で
容易に行うことができ、検査方式及び検査設備の簡明化
並びに検査コストの低減化、故障診断時間の短縮化を効
果的に図ることができる。
【００２４】なお、本発明の半導体集積回路は、上記実
施例に限定されるものではなく、本発明の要旨を逸脱し
ないかぎり、種々変更して差し支えない。
施例に限定されるものではなく、本発明の要旨を逸脱し
ないかぎり、種々変更して差し支えない。
【００２５】
【発明の効果】以上説明したように、本発明の半導体理
論集積回路によれば、内部に機能回路部を検査する判断
回路部が設けられているので、検査開始信号を印加して
その応答信号をチェックするだけで極めて容易に故障診
断を行うことができる。したがって、装置レベルでのシ
ステムダウン時間の短縮、及び従来パッケージ検査で最
大のネックになっている検査方式及び検査設備の簡明化
並びに検査コストの低減化、故障診断時間の短縮化を効
果的に図ることができる。
論集積回路によれば、内部に機能回路部を検査する判断
回路部が設けられているので、検査開始信号を印加して
その応答信号をチェックするだけで極めて容易に故障診
断を行うことができる。したがって、装置レベルでのシ
ステムダウン時間の短縮、及び従来パッケージ検査で最
大のネックになっている検査方式及び検査設備の簡明化
並びに検査コストの低減化、故障診断時間の短縮化を効
果的に図ることができる。
【図１】本発明の一実施例にかかる半導体理論集積回路
を示すブロック図である。
を示すブロック図である。
【図２】同半導体理論集積回路の故障診断状態を示すブ
ロック図である。
ロック図である。
【図３】同半導体理論集積回路の不良検出時の状態を示
すブロック図である。
すブロック図である。
【図４】同半導体理論集積回路を用いた電子回路パッケ
ージの一例を示すブロック図である。
ージの一例を示すブロック図である。
１ 半導体集積回路 ２ 入力切換回路部 ３ 機能回路部 ４ 出力切換回路部 ５ 切換回路部 ６ 判断回路部 Ａ 入力端子部 Ｂ 出力端子部 Ｃ 端子部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/00 Ｂ 6959−5Ｊ
Claims (2)
- 【請求項１】 一つの半導体チップ内に回路部入力端子
と回路部出力端子とを有し、前記入力端子に所定の信号
が入力したときに、所定の動作を行って、前記出力端子
に所定の信号を出力する機能回路部と、 前記機能回路部の動作の良否を検査するために必要な信
号を出力するとともに、機能回路部からの出力信号を読
み取って蓄積されている正しい信号とを比較する判断回
路と、 前記入力端子部と前記機能回路部との間に設けられ、前
記判断回路からの信号にもとづいて入力端子部からの信
号か、判断回路部からの信号かのいずれか一方を選択す
る入力切換回路部と、 前記機能回路部の後段に位置し、前記判断回路からの信
号にもとづいて前記機能回路部の出力信号を判断回路部
又は切換回路のどちらか一方を選択して接続する出力切
換回路部と、 前記出力切換回路部と出力端子部との間に位置し、前記
判断回路部からの信号にもとづいて出力端子部への出力
信号を全てハイインピーダンス状態にする切換回路部と
を備えたことを特徴とする半導体理論集積回路。 - 【請求項２】 一つの半導体チップ内に回路部入力端子
と回路部出力端子とをそれぞれ少なくとも１個ずつ有
し、前記入力端子に所定の信号が入力したときに、所定
の動作を行って、前記出力端子に所定の信号を出力する
機能回路部と、 この機能回路部の出力端子数と同数の入力端子部と、 前記機能回路部の出力端子数と同数の出力端子部と、 前記入力端子部と前記機能回路部との間に設けられ、入
力端子部からの信号か、後述の判断回路部からの信号か
のいずれか一方を選択する入力切換回路部と、 前記機能回路部の後段に位置し、前記機能回路部の出力
信号を後述の判断回路部又は後述の切換回路のどちらか
一方を選択して接続する出力切換回路部と、 前記機能回路部の動作の良否を検査するために必要な全
ての入力信号とそれに対応する前記機能回路部の正しい
出力信号との両方を予め内部に蓄積しておき、外部から
の診断開始信号によって前記入力切換回路部と出力切換
回路部とを動作させて蓄積されている入力信号を順次前
記機能回路部に印加するとともに、それに対応する各出
力信号を順番に読み取って蓄積されている正しい出力信
号と比較し、その結果が良であれば、前記入力切換回路
部と出力切換回路部とを動作させて、前記入力端子部と
機能回路部と出力端子部とを接続し、ある特定の機能を
有する理論集積回路として使用可能な状態とし、一方結
果が否であれば、後述の切換回路部を動作させて前記出
力端子部への出力端子を全てハイインピーダンスにし、
当該チップが使用不能であることを後述の端子部を通し
て外部へ知らせる判断回路と、 前記出力切換回路部と出力端子部との間に位置し、前記
判断回路部からの信号によって出力端子部への出力信号
を全てハイインピーダンス状態にする切換回路部と、 前記判断回路部と外部とを結ぶ端子部とを備えてなるこ
とを特徴とする半導体理論集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3351926A JPH05167020A (ja) | 1991-12-13 | 1991-12-13 | 半導体理論集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3351926A JPH05167020A (ja) | 1991-12-13 | 1991-12-13 | 半導体理論集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05167020A true JPH05167020A (ja) | 1993-07-02 |
Family
ID=18420567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3351926A Pending JPH05167020A (ja) | 1991-12-13 | 1991-12-13 | 半導体理論集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05167020A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005022635A1 (ja) * | 2003-08-28 | 2005-03-10 | Matsushita Electric Industrial Co., Ltd. | 半導体装置の保護回路およびこれを備えた半導体装置 |
| US8099783B2 (en) | 2005-05-06 | 2012-01-17 | Atmel Corporation | Security method for data protection |
-
1991
- 1991-12-13 JP JP3351926A patent/JPH05167020A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005022635A1 (ja) * | 2003-08-28 | 2005-03-10 | Matsushita Electric Industrial Co., Ltd. | 半導体装置の保護回路およびこれを備えた半導体装置 |
| JP2005072514A (ja) * | 2003-08-28 | 2005-03-17 | Matsushita Electric Ind Co Ltd | 保護回路および半導体装置 |
| US7256599B2 (en) | 2003-08-28 | 2007-08-14 | Matsushita Electric Industrial Co., Ltd. | Protection circuit for semiconductor device and semiconductor device including the same |
| US7345497B2 (en) | 2003-08-28 | 2008-03-18 | Matsushita Electric Industrial Co., Ltd. | Protection circuit for semiconductor device and semiconductor device including the same |
| US8099783B2 (en) | 2005-05-06 | 2012-01-17 | Atmel Corporation | Security method for data protection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0414014B1 (en) | Semiconductor device and method of testing the same | |
| JPH05167020A (ja) | 半導体理論集積回路 | |
| JP2608208B2 (ja) | 半導体回路素子とその試験処理方法 | |
| JPH09211076A (ja) | 回路基板検査装置および半導体回路 | |
| JPH06194421A (ja) | 半導体装置 | |
| JPS636471A (ja) | 論理集積回路 | |
| JP2004205352A (ja) | 接続検査機能付きｌｓｉ | |
| JPH04329651A (ja) | 接続良否判定試験用回路内蔵集積回路 | |
| JP2647209B2 (ja) | 電気回路の試験方法 | |
| JPH03279880A (ja) | 検査機能付集積回路素子 | |
| JPS6324175A (ja) | 半導体論理集積回路 | |
| JP2591470B2 (ja) | 信号処理装置 | |
| JPS62196863A (ja) | 半導体集積回路 | |
| JP3178190B2 (ja) | 半導体集積回路 | |
| JPH0517667Y2 (ja) | ||
| JPH0749363A (ja) | チップオンボード基板のショート検出方法 | |
| JPH04128666A (ja) | 半導体集積回路 | |
| JPH1038977A (ja) | 統合化集積回路 | |
| JP2000147058A (ja) | 自己診断機能部を有するデバイス | |
| JP3533693B2 (ja) | 電子回路検査方法および電子回路検査装置 | |
| JPH0291587A (ja) | 半導体論理集積回路 | |
| JP2002139546A (ja) | テスト回路 | |
| JPH0693473B2 (ja) | 検査機能を有する半導体集積回路 | |
| JPH03282270A (ja) | 半導体集積回路の試験装置 | |
| JPS61156828A (ja) | 半導体装置 |