JPS6324175A - 半導体論理集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体論理集積回路（以下ＬＳＩと称する）、
特にその内部に構成されている回路について長寿命化及
び故障診断を可能にする構成を備える半導体論理集積回
路に関する。

〔従来の技術〕

従来の半導体論理集積回路は、印刷配線された基板上に
実装されて使用されるが、その内の１つでも故障した場
合はその影響は大きく、はとんどの場合はシステムダウ
ンにつながるため１個々のＬＳＩに必要以上の高い信頼
性が要求される場合が多い。またその故障診断も高額な
設備と高度に熟練した検査員を使用しても多大な工数が
必要となり、これが電子回路や装置の生産上あるいは保
守上大きな問題となる。

〔発明が解決しようとする問題点〕

従来のＬＳＩが多数印刷配線された基板上に実装されて
、いわゆる電子回路パッケージが構成された場合、１つ
のＬＳＩの故障により装置全体がシステムダウンし、そ
の故障診断に多大の工数を要するために復旧までの時間
が長く、またその回数も多いこと、更に中間検査工程で
あるパッケージ検査において該当パッケージを完全に検
査するためには工数的にも検査技術的にも不可能な状況
に近くなってきていること、またＬＳＩがこわれやすい
こと等の欠点がある。

本発明の目的は長寿命化を図り、故障診断を可能ならし
めた半導体論理集積回路を提供することにある。

〔問題点を解決するための手段〕

本発明は１つの半導体チップ内に少なくとも１個の回路
部入力端子及び回路部出力端子を備え、前記入力端子に
所定の信号を入力したとき所定の動作を行って前記出力
端子に所定の信号を出力する少なくとも２個以上の機能
回路部と、前記機能回路部の入力端子数と同数の入力端
子部と、前記機能回路部の出力端子数より多い出力端子
部と。

入力端子部と前記機能回路部との中間に存在し入力端子
部よりの信号をある特定の１つの前記機能回路部の入力
端子に接続する入力切換回路部と、少なくとも２個以上
存在する前記機能回路部のうちからある特定の１つの前
記機能回路部の出力端子を選択する出力切換回路部と、
前記機能回路部へ実際に印加される全ての入力信号とそ
れに対応する前記機能回路部の出力信号との両方を予め
自己の内部に蓄積されている結果と比較してその結果が
１良“のときには出力端子部と出力切換回路部との中間
に存在する切換部を動作させて単純にその導通路を接続
し、゛否′（ある特定の１つの前記機能回路部が不良）
のときには入力切換回路部と出力切換回路部へ信号を送
り残りの良品の前記機能回路部のうちの１つを選択して
その結果が１良１となるようにし、全ての前記機能回路
部が不良となったときには切換部を動作させて前記機能
回路部の出力端子に関係する出力端子部の出力端子を全
てハイインピーダンスにし、該チップが使用不能になっ
たことを出力端子部を通して外部へ知らせる判断回路部
とを有することを特徴とする半導体論理集積回路である
。

〔実施例〕

次に本発明の一実施例について図面を参照して詳細に説
明する。

第１図は本発明の一実施例を示すブロック図である。

半導体論理集積回路（ＬＳＩ）　　ｌは入力端子部へと
、入力切換回路部２と、同一構成の機能回路部３，４゜
５と、出力切換回路部６と、切換部７と、判断回路部８
と、機能回路部の出力が出力される出力端子部Ｂと、Ｌ
ＳＩ　１の使用不能を知らせる出力端子部のＣとで構成
される。

入力切換回路部２．出力切換回路部６及び切換部７は実
際は半導体素子で構成されているが、ここでは簡明化の
ために単なるスイッチの形で示す。

また９は入力端子部Ａに印加された信号を入力切換回路
２と判断回路部８へ印加するための導通路である。１０
，１１．１２は入力切換回路２の出力信号をそれぞれ機
能回路部３，４．５の入力側へ印加するための導通路で
あり、１３，１４．１５はそれぞれ機能回路部３１４１
５の出力信号を出力切換回路部６及び判断回路部８へ印
加するための導通路である。

１６は出力切換回路部６と切換部７を結ぶ導通路、また
１７は切換部７と出力端子部Ｂを結ぶ導通路である。１
８は入力切換回路部２の入力と導通路１０゜１１．１２
の内のどれと結線させるかを制御する信号を判断回路部
８から出力するコントロールライン、１９は導通路１６
と導通路１３，１４．１５の内のどれと結線させるかを
制御する信号を判断回路部８から出力するコントロール
ラインである。また２０は導通路１６の出力と導通路１
７とを結線させるのか又は導通路１７をハイインピーダ
ンスにするのかを指示するコントロールライン、また２
１はＬＳＩ　１が不良であることを出力端子部Ｃを通し
て外部へ知らせるためのセンスラインである。

第２図は入力切換回路部２の詳細説明図である。

ここでは機能回路部の入力端子数はｎ本と仮定している
。

Ａ１．Ａ、〜Ａｎは第１図の導通路９に相当する。また
Ｐｌ　＋Ｐｚ−Ｐｎは第１図の導通路１０に相当し、　
Ｑｌ、Ｑ、−Ｑｎは導通路１１に、Ｒ１，Ｒ，〜Ｒｎは
導通路１２にそれぞれ相当する。

第２図は入力端子切換回路２がコントロールライン１８
によって導通路９と１０を接続していることを示してい
る。

第３図は出力切換回路部６の詳細説明図である。

ここでは機能回路部の出力端子数はｎ本と仮定している
。

Ｗｌ、Ｗ２−Ｗｍは第１図の導通路１６に相当する。ま
たＪｔｖＪｘ−ＪＩｎは第１図の導通路１３に相当し、
に１．に２−Ｋｍは導通路１４に１Ｌ１１Ｌ２〜Ｌｍは
導通路１５にそれぞれ相当する。

第３図は出力切換回路部６がコントロールライン１９に
よって導通路１３と１６を接続していることを示してい
る。

第４図は切換部７の詳細説明図である。

Ｗｌ、Ｖ、−Ｖｎ＋は第１図の導通路１６ニ相当し、Ｂ
、、Ｂ２−Ｂｍは第１図の導通路１７に相当する。Ｃ，
、Ｃ，〜Ｃｍはハイインピーダンス端子を示す。

第４図は切換部７がコントロールライン２０によって導
通路１６と１７を接続していることを示している。

第１図において、通常入力端子部Ａに外部より信号が印
加されると、その信号は導通路９を通して入力切換回路
部２と判断回路部８へ伝達される。

導通路１０を通して機能回路部３に印加された信号によ
り該回路部３はそれに応じた出力信号を導通路１３を通
して出力する。ここでは入力切換回路部２と出力切換回
路部６によって予め機能回路部３が選択されているもの
とする。このとき５判断回路部８では機能回路部３に対
する入力信号と出力信号を導通路９と１３を通してモニ
タし、機能回路部３の動作が正しいかどうかを監視する
。なぜなら、判断回路部８は通常、例えば、マイクロコ
ンピュータ−やメモリー等で構成されており、そのメモ
リーの内部にはあらかじめ機能回路部３の使用される上
でのあらゆる入力信号とそれに対する正しい出力信号が
格納されているため、導通路９の入力に対する正しい出
力信号を格納されているメモリーより選び出し、それと
導通路１３の出力とを比較することによって合否の判断
が可能だからである。その結果が１良′であれば、コン
トロールライン２０を通して切換部７へ導通路１６と１
７を接続させる信号を出す。通常は第１図に示される状
態で使用される。ところがもし機能回路部３が不良にな
ると、前記の結果は１不良′となる。この場合は判断回
路部８はコントロールライン１８と１９を使用して機能
回路部３の代わりに他の機能回路部４を選択する。この
ときの状況を第５図に示す。更に使用していて機能回路
部４もまた不良になったと判断された場合には前回と同
様に判断回路部８はコントロールライン１８と１９を使
用して機能回路部４の代わりに他の機能回路部５を選択
する。このときの状況を第６図に示す。

最後の機能回路部が不良となったと判断されたときは判
断回路部８はコントロールライン２０を使用して切換部
７を動作させ、導通路１７の全端子をハイインピーダン
スにし、該ＬＳＩ　１が使用不能となったことを外部に
知らせるためにセンスライン２１を駆動する。このとき
の状況を第７図に示す。

第８図は以上説明した複数個の半導体論理集積回路（Ｌ
ＳＩ）を印刷配線された基板上に実装し、あるアルゴリ
ズムを有する電子回路パッケージ１００を構成した場合
を示す図である。図中、Ｓ、Ｔは入出力端子部、５０〜
５３　、６０〜６３は本発明のＬＳＩ、２０〜２３゜３
０〜３３は第１図のＣで示される出力端子である。

また本図は簡略化のために実際の入出力信号線は省略し
である。第８図において、各信号線２０〜２３゜３０〜
３３を７０〜７２で示されるような、ＡＮＤ回路に接続
し、その出力８０を出力端子Ｔに出力することにより、
この電子回路パッケージ１００が正常に動作しているか
どうかの監視作業は出力８０をシステム側よりモニター
することによって可能となる。こりような電子回路パッ
ケージが複数枚使用されているとしても、上述の方法に
よってどの電子回路パッケージが不良であるか瞬時にシ
ステム側で判断が可能でありシステムダウンの時間が大
幅に短縮される。

また中間検査工程であるパッケージ検査においても、各
ＬＳＩの内部に判断回路が内蔵されているために、過去
のようにその電子回路パンケージのアルゴリズムの全て
を検査するような膨大なテストパターンを印加する必要
がなく、非常に短い基本的なテストパターンのみを印加
して第８図の出力８０のみを監視すればよく、またある
ＬＳＩが不良である場合には２０〜２３　、３０〜３３
の信号のみのチェックにて不良ＬＳＩが瞬時に判明する
。

このような考え方でパッケージ検査を実施すれば、パッ
ケージ検査では主として製造上に発生する不良の検出の
みを目的とした検査設備のみで充分であり、設備費や検
査員の大幅な低減が可能である。

〔発明の効果〕

以上説明したように本発明は半導体論理集積回路の内部
に複数個の機能回路部を設置し、かつその機能回路部の
動作状態を検査する判断回路部をも内蔵することにより
、常時機能回路部の動作を監視させ、異常の場合には瞬
時に残りの機能回路部を選択させるという方式を用いる
ことによって、ＬＳＩの長寿命化、装置レベルでのシス
テムダウン時間の短縮及び現在パッケージ検査で最大の
ネックとなっている検査方式、検査設備の簡明化、低価
格化及び故障診断修理時間の短縮化等、従来の方法より
も簡単に、より高信頼なパッケージ検査が実施可能とな
る効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図。 第２図は入力切換回路部の詳細図、第３図は出力切換回
路部の詳細図、第４図は切換部の詳細図、第５図〜第７
図は動作説明図、第８図は第１図に示すＬＳＩを基板上
に複数個搭載した実施例を示す図である。

Claims (1)

【特許請求の範囲】
1. （１）１つの半導体チップ内に少なくとも１個の回路部
   入力端子及び回路部出力端子を備え、 前記入力端子に所定の信号を入力したときに所定の動作
   を行って前記出力端子に所定の信号を出力する少なくと
   も２個以上の機能回路部と、前記機能回路部の入力端子
   数と同数の入力端子部と、前記機能回路部の出力端子数
   より多い出力端子部と、入力端子部と前記機能回路部と
   の中間に存在し入力端子部よりの信号をある特定の１つ
   の前記機能回路部の入力端子に接続する入力切換回路部
   と、少なくとも２個以上存在する前記機能回路部のうち
   からある特定の１つの前記機能回路部の出力端子を選択
   する出力切換回路部と、前記機能回路部へ実際に印加さ
   れる全ての入力信号とそれに対応する前記機能回路部の
   出力信号との両方を予め自己の内部に蓄積されている結
   果と比較してその結果が“良”のときには出力端子部と
   出力切換回路部との中間に存在する切換部を動作させて
   単純にその導通路を接続し、“否”（ある特定の１つの
   前記機能回路部が不良）のときには入力切換回路部と出
   力切換回路部へ信号を送り残りの良品の前記機能回路部
   のうちの１つを選択してその結果が“良”となるように
   し、全ての前記機能回路部が不良となったときには切換
   部を動作させて前記機能回路部の出力端子に関係する出
   力端子部の出力端子を全てハイインピーダンスにし、該
   チップが使用不能になったことを出力端子部を通して外
   部へ知らせる判断回路部とを有することを特徴とする半
   導体論理集積回路。