JP4424206B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4424206B2 JP4424206B2 JP2005000902A JP2005000902A JP4424206B2 JP 4424206 B2 JP4424206 B2 JP 4424206B2 JP 2005000902 A JP2005000902 A JP 2005000902A JP 2005000902 A JP2005000902 A JP 2005000902A JP 4424206 B2 JP4424206 B2 JP 4424206B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi chip
- sub
- main
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
切替スイッチが内蔵されたメインLSIチップと、複数のサブLSIチップとを備え、
前記サブLSIチップの端子が前記メインLSIチップに接続され、
前記サブLSIチップへの入力信号および前記サブLSIチップからの出力信号は前記メインLSIチップを介して送られ、前記メインLSIチップの切替スイッチにより、これらの信号の経路を制御するようにし、
前記メインLSIチップに内蔵されたモニタにより前記サブLSIチップの端子の電流値または電圧値を監視し、前記電流値または前記電圧値に異常があったとき、当該サブLSIチップを不良と判断し、
前記メインLSIチップは、前記サブLSIチップのいずれかに動作不良が生じたとき、前記切替スイッチによる信号の経路の切り替えにより、当該サブLSIチップの端子に接続している前記メインLSIチップの端子を無効として当該サブLSIチップを休止状態にし、他のサブLSIチップが有効となるように前記他のサブLSIチップの端子に接続している前記メインLSIチップの端子を制御することを特徴とする半導体装置
が提供される。
図1は、本発明の実施形態に係わる半導体装置の回路構成図である。
本発明の実施形態による半導体装置は、切替スイッチ2が内蔵されたメインLSIチップAと、複数のサブLSIチップB1、B2とを備えている。サブLSIチップB1、B2のすべての端子は前記メインLSIチップAに接続されている。サブLSIチップB1、B2への入力信号およびサブLSIチップB1、B2からの出力信号は、メインLSIチップAを介して送られ、メインLSIチップAの切替スイッチ2により、これらの信号の経路を制御するように構成されている。
また、サブLSIチップB1を無効、サブLSIチップB2を有効とする場合は、out11、out17、in12、out13、in14、out15、in16端子を無効とし、out21、out27、in22、out23、in24、out25、in26端子を有効とする。
サブLSIチップB1およびサブLSIチップB2は、上記のように完全な同一回路構成のものでもよいが、異なる機能を備えた構成でもよい。同一構成の場合は、上記のように、一方のサブLSIチップB1(またはB2)が動作不良の際、他方のサブLSIチップB2(またはB1)に切替スイッチ2により切替えることにより、正常な半導体装置として扱うことができる。
同図に示すように、メインLSIチップAの上面にサブLSIチップB1およびサブLSIチップB2を並べて搭載し、メインLSIチップAとサブLSIチップB1およびサブLSIチップB2をバンプパッド4で接続し、かつ、メインLSIチップAと外部端子5をボンディングワイヤ6により接続し、パッケージ1に収容したものである。このように構成することにより、パッケージ1のサイズを大きくすることなく、サブLSIチップB1、B2の複数搭載が可能となる。
2 切替スイッチ
3 モニタ
4 バンプパッド
5 外部端子
6 ボンディングワイヤ
A メインLSIチップ
B1 サブLSIチップ
B2 サブLSIチップ
Claims (3)
- 切替スイッチが内蔵されたメインLSIチップと、複数のサブLSIチップとを備え、
前記サブLSIチップの端子が前記メインLSIチップに接続され、
前記サブLSIチップへの入力信号および前記サブLSIチップからの出力信号は前記メインLSIチップを介して送られ、前記メインLSIチップの切替スイッチにより、これらの信号の経路を制御するようにし、
前記メインLSIチップに内蔵されたモニタにより前記サブLSIチップの端子の電流値または電圧値を監視し、前記電流値または前記電圧値に異常があったとき、当該サブLSIチップを不良と判断し、
前記メインLSIチップは、前記サブLSIチップのいずれかに動作不良が生じたとき、前記切替スイッチによる信号の経路の切り替えにより、当該サブLSIチップの端子に接続している前記メインLSIチップの端子を無効として当該サブLSIチップを休止状態にし、他のサブLSIチップが有効となるように前記他のサブLSIチップの端子に接続している前記メインLSIチップの端子を制御することを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記サブLSIチップのすべての端子が前記メインLSIチップに接続されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記複数のサブLSIチップは機能の異なる回路構成であり、前記切替スイッチにより前記メインLSIチップと前記サブLSIチップの組み合わせを変更することにより、異なる機能に設定可能としたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005000902A JP4424206B2 (ja) | 2005-01-05 | 2005-01-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005000902A JP4424206B2 (ja) | 2005-01-05 | 2005-01-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006190781A JP2006190781A (ja) | 2006-07-20 |
JP4424206B2 true JP4424206B2 (ja) | 2010-03-03 |
Family
ID=36797717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005000902A Expired - Fee Related JP4424206B2 (ja) | 2005-01-05 | 2005-01-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4424206B2 (ja) |
-
2005
- 2005-01-05 JP JP2005000902A patent/JP4424206B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006190781A (ja) | 2006-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004281633A (ja) | 積層モジュール | |
US8766678B2 (en) | Semiconductor apparatus and method for controlling the same | |
JP2002313860A (ja) | 半導体装置 | |
JP2004028885A (ja) | 半導体装置、半導体パッケージ及び半導体装置の試験方法 | |
JP4424206B2 (ja) | 半導体装置 | |
KR20150026002A (ko) | 반도체 집적회로 | |
JP2006261504A (ja) | 半導体装置及びその試験方法 | |
JP5454994B2 (ja) | 半導体集積回路ウエハ、半導体集積回路チップ及び半導体集積回路ウエハのテスト方法 | |
US20080093597A1 (en) | Semiconductor device | |
JP2010016122A (ja) | 半導体集積回路 | |
KR20120137855A (ko) | 멀티 드롭 통신 회로의 데이터 라인 이상 감지회로 | |
JP2003004808A (ja) | 半導体装置および半導体装置のテスト方法 | |
JP5029073B2 (ja) | 半導体装置および半導体装置のテスト方法 | |
JPH09211076A (ja) | 回路基板検査装置および半導体回路 | |
JPH03282270A (ja) | 半導体集積回路の試験装置 | |
KR20080038985A (ko) | 메모리 소자의 테스트 패드 전환 회로 | |
JP3783865B2 (ja) | 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路 | |
KR20180138472A (ko) | 테스트 회로를 포함하는 반도체 장치 | |
JP2005228932A (ja) | 半導体装置 | |
JP2014099630A (ja) | 半導体集積回路ウエハ、半導体集積回路チップ及び半導体集積回路ウエハのテスト方法 | |
KR20070096764A (ko) | 반도체 장치, 칩·온·칩 구조의 반도체 장치 및 반도체장치의 제조 방법 | |
JPH11274395A (ja) | 半導体パッケ−ジ | |
JPS6324175A (ja) | 半導体論理集積回路 | |
JPH05341014A (ja) | 半導体モジュール装置、半導体モジュール単体及び試験方法 | |
JPH05167020A (ja) | 半導体理論集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |