JPH05341014A - 半導体モジュール装置、半導体モジュール単体及び試験方法 - Google Patents

Abstract

(57)【要約】 【目的】 ワイヤボンディング部を含む信号パターン配
線系統を迅速に、かつ、短時間で検査できる半導体モジ
ュール装置、モジュール単体及び試験方法を提供する。 【構成】 この発明の半導体モジュール装置は、第１及
び第２半導体チップ１２、１４とを内蔵した第１及び第
２半導体モジュール単体７６、７８と、これらの各モジ
ュール単体間を結合するボンディング回路と、第１及び
第２半導体チップとボンディング回路間に設けた第１及
び第２テストセレクト回路７６、７８を具えている。各
テストセレクト回路は、半導体チップとボンディング回
路との接続または試験用外部端子ａ〜ｇ、ｈ〜ｎとボン
ディング回路との選択を行う機能を有している。このた
めボンディグ回路を含む半導体モジュール単体間の良否
判定を容易にかつ迅速にできるためワイヤボンディング
の良否判定を容易に、かつ、迅速に短時間で試験でき
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、マルチチップＣＯＢ
（チップオンボード）のチップ・チップ間のインタフェ
ース信号の試験方法、この試験方法に供せられる半導体
モジュール装置及びこのモジュール装置を構成するモジ
ュール単体。

【０００２】

【従来の技術】マルチチップＣＯＢ（チップオンボー
ド）に半導体チップを実装し形成した基板は半導体モジ
ュール装置と呼ばれている。

【０００３】図７の（Ａ）は、従来の半導体モジュール
装置の構成例を示す図である。この従来の半導体モジュ
ールは、マルチチップＣＯＢプリント基板１０、第１半
導体チップである被試験品Ｉ（以下、チップＩと呼
ぶ。）１２、第２半導体チップである被試験品ＩＩ（以
下、チップＩＩと呼ぶ。）１４、ＣＯＢコネクタ端子１
６〜３０及び５２〜５８、チップＩ１２の入力端子とチ
ップＩ１２とを結ぶＣＯＢ信号パターン（配線パター
ン）３２〜３８、電源端子パターン４０と４２、ＧＮＤ
端子パターン６０と６２、チップＩＩの出力端子パター
ン４４〜５０、ＣＯＢコネクタ端子５２〜５８及びチッ
プＩ１２とチップＩＩ１４とを結ぶ信号線（信号パター
ンまたは配線パターンと称する。）６４〜７０によリ構
成されている。

【０００４】通常、これらチップＩ及びＩＩは、信号線
６４のそれぞれの両端にワイヤボンデングしてチップＩ
の出力端子とチップＩＩの入力端子との間の電気的信号
線路を形成している。ここで両チップＩ及びＩＩの端子
間の、ワイヤボンディングによって接続形成された信号
線路をボンディング回路という。

【０００５】図７の（Ｂ）は、チップＩ１２とチップＩ
Ｉ１４とをチップオンボードに実装した半導体モジュー
ル装置の全体の外観図である。

【０００６】ＣＯＢプリント基板１０上にチップＩとチ
ップＩＩとが実装され、モジュール端子部分１６〜３０
及び５２〜５８で構成されている。尚、図７の（Ｂ）
で、基板内部の信号パターンについては省略してある。

【０００７】次に、従来のマルチチップＣＯＢプリント
基板１０を用いたテスト方法につき説明する。

【０００８】まず、ＣＯＢプリント基板１０に組み込む
前にチップＩ及びチップＩＩを単体の状態で電気特性試
験を行うため半導体試験装置（テスタ）を用いてチップ
単体の試験を行う。次に、この試験で合格したチップＩ
及びチップＩＩをＣＯＢプリント基板１０に実装し、ボ
ンディング回路を形成する。然る後、図７の（Ｂ）で示
すコネクタ端子１６〜３０及び５２〜５８を半導体試験
装置に収容し、電源端子１６と１８、及びＧＮＤ端子１
８と２０にそれぞれ所定の電圧を印加する。また、チッ
プＩの入力端子２４〜３０には、入力条件としての所定
の入力電圧をそれぞれ印加して、チップＩを動作させ、
その後、出力信号を信号パターン６４〜７０を介してチ
ップＩＩを動作させる。このようにして出力端子５２〜
５８から出力信号を検出し、それぞれの出力信号が期待
通りの値となっていれば良品の半導体モジュール素子で
あり、また、期待通りの値となっていなければボンディ
グ回路に異常があり、従って不良品半導体モジュール装
置であると判定する。

【０００９】

【発明が解決しようとする課題】しかしながら、図７を
参照して説明した半導体モジュール装置を用いて行う試
験方法では、チップＩ及びチップＩＩの全体の動作を行
わないと出力端子５２〜５８から出力信号を検出するこ
とができない。また、チップＩ及びチップＩＩが正常に
実装されているか否かの判断ができず、検査に長時間を
要するという問題があった。

【００１０】更に、半導体モジュール装置の全体が良品
かまたは不良品かの判定は可能であるが、これが不良品
の場合、チップＩ及びチップＩＩ間に設けてある信号パ
ターン６４〜７０を含むボンディング回路の不良箇所
（ワイヤボンデングの不良箇所）の検出を行うことは事
実上不可能であるという問題点があった。

【００１１】この発明は、上述した問題点に鑑みて行わ
れたものであり、従って、この発明の目的は、半導体モ
ジュール装置内のチップ・チップ間のボンディング回路
の良否検出を容易かつ迅速に行える試験方法を提供する
ことにある。

【００１２】また、この発明の他の目的は、それ自体に
ボンディング回路の良否検出を容易かつ迅速に行うこと
を可能にした手段を具えている半導体モジュール装置を
提供することにある。

【００１３】

【課題を解決するための手段】この目的の達成を図るた
め、この半導体モジュール装置によれば、第１及び第２
半導体チップと、前記第１及び第２半導体チップを互い
に結合するボンデング回路と、前記第１半導体チップの
出力端子と前記ボンデング回路の一方の端子との間に設
けられ、第１外部端子と前記第１半導体チップの出力端
子とを切り換えて前記ボンデング回路の一方の端子に選
択的に接続する第１テストセレクト回路と、前記第２半
導体チップの出力端子と前記ボンデング回路の他方の端
子との間に設けられ、第２外部端子と前記第２半導体チ
ップの出力端子とを切り換えて前記ボンデング回路の他
方に選択的に接続する第２テストセレクト回路とを具え
ることを特徴とする。

【００１４】また、この発明のモジュール単体によれ
ば、半導体チップと、該半導体チップの出力端子とボン
ディング点との間に設けられ、外部端子と前記半導体チ
ップの出力端子とを切り換えて選択的に前記ボンディン
グ点へ接続するテストセレクト回路とを具えてあること
を特徴とする。

【００１５】更に、この発明の試験方法によれば、第１
及び第２半導体モジュール単体間を接続するボンディン
グ回路の試験を行うに当たり、前記ボンディング回路の
両端を前記第１及び第２半導体モジュール単体から電気
的に切り離してから、前記ボンディング回路の一方の端
子から他方の端子にテスト信号を供給して、試験を行う
ことを特徴とする。

【００１６】この試験の実施に当たり、好ましくは、電
気的な切り換えを電子スイッチを用いて行い、また、テ
スト信号を第１及び第２半導体モジュール単体の外部か
ら供給するのが良い。

【００１７】

【作用】上述したように、この発明の試験方法の構成に
よれば、半導体モジュールを構成している第１半導体チ
ップ及び第２半導体チップからボンディング回路を電気
的に切り離し、それによって独立したボンディング回路
のみを半導体モジュール装置以外の適当な試験装置、例
えば、テスター、に接続して試験できるので、ボンディ
ング回路の良否の検出を容易かつ迅速に行うことができ
る。

【００１８】また、この発明の半導体モジュール装置に
よれば、第１半導体チップの入力端子とボンディング回
路の一方の端子との間に第１テストセレクト回路を具
え、また第２半導体チップの出力端子とボンディング回
路の他方の端子との間に第２テストセレクト回路を具え
ている。そして、第１テストセレクト回路は、第１半導
体チップの第１端子とこの第１テストセレクト回路の第
１外部端子を切り換えてボンディング回路の一方の端子
に選択的に接続させ、また、第２テストセレクト回路
は、第２半導体チップの第２端子とこの第２テストセレ
クト回路の第２外部端子とを切り換えてボンディング回
路の他方の端子に選択的に接続できる。従ってチップ・
チップ間のボンディング回路部分の試験を行う場合、ボ
ンディング回路の一方の端子の接続をテストセレクト回
路中の第１外部端子側に切り換え、また、ボンディング
回路の他方の端子を第２テストセレクト回路中の第２外
部端子側に切り換えることによって第１テストセレクト
回路、ボンディング回路及び第２テストセレクト回路が
構成される。このため、第１テストセレクト回路の第１
外部入力端子から試験電圧を印加して、第２テストセレ
クト回路の第２外部入力端子から試験電圧を出力として
検出し、この出力信号を外部の検出器で測定すれば良
い。

【００１９】試験結果が良好であれば、第１半導体チッ
プ、第１テストセレクト回路、ボンディング回路、第２
テストセレクト回路及び第２半導体チップの回路が構成
されるように第１及び第２テストセレクト回路側の回路
スイッチを切り換えればよい。

【００２０】また、半導体チップモジュール単体自体の
試験を行う場合、半導体モジュール内に設けられたテス
トセレクト回路の外部端子側にスイッチを切り換えるこ
とによって外部端子半導体モジュール単体のボンディン
グ点である出力端子とを接続する。そして、外部端子か
ら試験電圧を印加して出力端子側で試験電圧を検出すれ
ば良い。この半導体モジュール単体に対する試験は、半
導体モジュール装置としてモジュール単体を実装する前
に行うことができる。

【００２１】このように、この発明によれば、検査が簡
単であり、また、全体的に検査時間の短縮化を図ること
ができる。

【００２２】

【実施例】以下、図面を参照して、この発明の半導体モ
ジュール装置の構造、モジュール単体及び試験方法につ
いて実施例に基づいて説明する。尚、各図は、これらの
発明が理解できる程度に、各構成成分の形状、大きさお
よび配置関係を概略的に示してあるにすぎない。また、
これらの図において従来と同一な構成成分については同
一の番号を付して示し、特に必要のない場合を除き、そ
の詳細な説明を省略する。

【００２３】図１は、この発明の実施例として用いた半
導体モジュール装置の概略を示すブロック図である。

【００２４】次に、図１を参照して半導体モジュール装
置の構成について説明する。

【００２５】ＣＯＢプリント基板１０には、第１半導体
モジュール単体７６及び第２半導体モジュール単体７８
を実装して設けてある。また、第１半導体モジュール単
体７６には、従来の第１半導体チップＩ１２と第１テス
トセレクト回路７２を具え、かつ、第１外部端子ａ〜ｄ
及びｅ〜ｇを具えている。以下、第１外部端子を第１テ
スト用端子と呼ぶこともある。

【００２６】一方、第２半導体モジュール単体７８は、
従来の半導体チップＩＩ１４と第２テストセレクト回路
７４を具え、かつ、第２外部端子ｈ〜ｋ及びｌ〜ｎを具
えている。以下、第２外部端子を第２テスト端子と呼ぶ
こともある。

【００２７】尚、１６と１８はモジュール電源端子、２
０と２２はモジュールＧＮＤ端子、２４〜３０はモジュ
ール入力端子及び５２〜５８はモジュール出力端子を表
している。

【００２８】次に、図１及び図２を用いて、第１及び第
２半導体モジュール単体７６と７８の構成につき説明す
る。

【００２９】第１半導体モジュール単体７６と第２半導
体モジュール単体７８とは、回路構成を同一に構成でき
る。

【００３０】第１半導体モジュール単体７６は、主とし
て従来の検査済の第１半導体チップＩ、第１テストセレ
クト回路７２とで構成されている。

【００３１】この第１半導体チップ１２と第１テストセ
レクト回路７２とは、モジュール単体７６内に内蔵して
おり、従って、第１半導体チップ１２の出力端子と第１
テストセレクト回路７２の入力端子は、実際には、同一
の配線で形成してある。そして、モジュール単体７６
は、第１半導体チップ１２の端子２５、２７、２９、３
１等を具えると共に、第１テストセレクト回路７２の試
験用の第１外部端子Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ及び第
１テストセレクト回路７２のボンディング回路へ接続す
るための端子６５ａ、６７ａ、６９ａ、７１ａ等を具え
ている。尚、図１に第２半導体モジュール単体７８の第
２半導体チップ１４の端子を４５、４７、４９、５１等
で示してあり、また、第２テストセレクト回路７４の試
験用の第２外部端子をＨ、Ｉ、Ｊ、Ｋ、Ｌ、Ｍ、Ｎ等で
示してあり、かつ、第２テストセレクト回路７４のボン
ディング回路への接続用の端子を６５ｂ、６７ｂ、６９
ｂ、７１ｂ等で、それぞれ示しててある。

【００３２】そして、これら第１及び第２半導体モジュ
ール単体７６及び７８をＣＯＢプリント基板１０に実装
する。

【００３３】この実施例では、この実装により第１半導
体モジュール単体７６側では、端子２５、２７、２９、
３１を配線３２、３４、３６、３８にそれぞれ接続し、
端子Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇを予め基板１０に形成
してある試験用の第１端子パッドａ、ｂ、ｃ、ｄ、ｅ、
ｆ、ｇにそれぞれ接続する。

【００３４】更にモジュール単体７６の端子６５ａ、６
７ａ、６９ａ、７１ａを配線６４、６６、６８、７０に
それぞれ接続してボンディング回路の一部分をそれぞれ
形成する。

【００３５】一方、第２半導体モジュール単体７８側で
は、端子４５、４７、４９、５１を配線４４、４６、４
８、５０に接続し、端子Ｈ、Ｉ、Ｊ、Ｋ、Ｌ、Ｍ、Ｎを
予め基板１０に形成してある試験用の第２端子パッド
ｈ、ｉ、ｊ、ｋ、ｌ、ｍ、ｎにそれぞれ接続する。そし
て、このモジュール単体７８の端子６５ｂ、６７ｂ、６
９ｂ、７１ｂを配線６４、６６、６８、７０にそれぞれ
接続して、第１半導体モジュール単体７６側の接続と相
まってボンディング回路をそれぞれ形成する。

【００３６】この場合、配線６４、６６、６８、７０と
各端子（６５ａ、６５ｂ）、（６７ａ、６７ｂ）、（６
９ａ、６９ｂ）、（７１ａ、７１ｂ）とのそれぞれの接
続をワイヤボンディングで行うが、他の端子間等の接続
は、ワイヤボンディングであっても別の手段であっても
よい。

【００３７】図２は、第１及び第２テストセレクト回路
７２、７４の内部回路の一構成例を示すブロック図であ
る。この実施例では、第１テストセレクト回路７２は、
従来の信号回路と第１試験用のパッド端子ａ〜ｄの切り
換えスイッチ回路１０１、１０３、１０５、１０７を有
しており、更に、切り換えスイッチ回路の制御信号パタ
ーン（配線パターン）１１１、１１３、１１５、１１７
を具え、更に、切り換えスイッチ制御用デコーダ回路１
０９を具えている。

【００３８】また、第１テストセレクト回路７２に接続
される試験用の第１端子パッドとしては、端子パッドａ
〜ｄ、イネーブル端子パッドｅ及びデコーダ回路１０９
の入力信号端子パッドｆ及びｇがある。

【００３９】この場合、この実施例では、スイッチ回路
１０１、１０３、１０５、１０７の一方の端子を試験用
の第１外部端子Ａ、Ｂ、Ｃ、Ｄを介してそれぞれの端子
パッドａ、ｂ、ｃ、ｄに接続してあり、残りの端子Ｅ、
Ｆ、Ｇをデコーダ回路１０９に接続し、このデコーダ回
路１０９から制御信号によって各スイッチ回路１０１、
１０３、１０５、１０７の切り換え制御するように構成
してある。また、スイッチ回路１０１、１０３、１０
５、１０７の他方の端子を第１半導体チップ１２（図１
参照）に内部的に接続している。

【００４０】また、切り換えスイッチ回路１０１、１０
３、１０５、１０７の切り換え接点と対応する端子６５
ａ、６７ａ、６９ａ、７１ａをそれぞれ接続する。

【００４１】第２半導体モジュール単体７８も第１半導
体モジュール単体７６と同一の構成になっていて、切り
換えスイッチ２０１、２０３、２０５、２０７と切り換
え回路の制御信号パターン（配線パターン）２１１、２
１３、２１５、２１７及び切り換え制御用デコーダ回路
２０９をそれぞれ具えている。また、試験用の第２端子
パッドとして、端子パッドｈ、ｉ、ｊ、ｋ、イネーブル
端子パッドｌ、デコーダ回路２０９の入力信号用の端子
パッドｍ及びｎがある。この場合、第２半導体モジュー
ル単体７４においても第１半導体モジュール単体７２の
場合と同様に対応する接続を形成しておく。尚、上述し
た各切り換えスイッチ回路１０１〜１０７、２０１〜２
０７、をＦＥＴその他所望の電子スイッチとして形成す
るのが良い。

【００４２】次に、図２の（Ａ）を参照して第１テスト
セレクト回路７２の動作方法について説明する。

【００４３】初期状態のとき、デコーダ回路１０９に接
続されているイネーブル端子ｅは、ディーセブル状態と
なっている。このため、スイッチ回路１０１から１０７
は、第１半導体チップ１２側に切り換えた状態で保持さ
れている。このため、入力回路信号は、信号パターン
（配線パターン）６５ａ〜７１ａに出力される。

【００４４】次に、図１で示した第１半導体モジュール
単体７６と第２半導体モジュール単体７８の信号パター
ン（配線パターン）６４〜７０に任意の信号を出力する
場合につき説明する。

【００４５】まず、図２の（Ａ）に示したイネーブル端
子パッドｅに“Ｌ”レベルの電圧を入力する。次に、デ
コーダ回路１０９に入力信号を端子パッドｆ及びｇから
入力し、切り換えスイッチ制御信号１１１〜１１７を制
御し、スイッチ回路１０１〜１０７を試験用の端子パッ
ドａ、ｂ、ｃ、ｄ側へと切り換え動作させる。その結
果、第１テスト用端子ａ〜ｄに外部試験装置から試験信
号を入力させると、端子６５ａ、６７ａ、６９ａ、７１
ａへこの信号をそれぞれ出力させることができる。

【００４６】尚、図１で示した第１半導体モジュール単
体７６は、第１テストセレクト回路７２を第１半導体チ
ップ１２の出力端子信号部側に設けてあるのに対し、第
２半導体モジュール単体７８では、第２テストセレクト
回路７４を第２半導体チップ１４の入力端子部側に設け
てある点に違いがある。このため、デコーダ回路２０９
に制御信号を与え、切り換えスイッチ回路２０１〜２０
７の動作によって試験用の第２外部端子Ｈ〜Ｋ側に切り
換えて出力信号パターン（配線パターン）６５ａ、６７
ａ、６９ａ、７１ａへと接続できる。尚、上述の記載に
ついては、主に、第１及び第２テストセレクト回路の制
御信号を選択しスイッチを切り換えて使用する場合につ
いて述べたがテストセレクト回路を切り換えないときは
従来の試験と全く同一にできることはいうまでもない。

【００４７】次に、これらの第１テストセレクト回路７
２及び第２テストセレクト回路７４をＣＯＢプリント基
板１０に実装したとき、試験用端子を具えた半導体モジ
ュール装置の全体的な様子を説明する。

【００４８】図３は、半導体モジュール装置内に第１及
び第２テストセレクト回路７２及び７４用の試験用の第
１及び第２端子パッドａ〜ｎを具えた例である。各端子
１６〜３０、５２〜５８は、半導体モジュール装置のコ
ネクタ部１００に設けてある。

【００４９】この半導体モジュール装置では、外部から
テストセレクト回路の制御信号を端子パッドｅ〜ｇ及び
ｌ〜ｎに入力し、外部入力または出力用として用いた試
験用の端子パッドａ〜ｄ、ｈ〜ｋとの間でインタフェー
スを取ることができる。

【００５０】図４は、第１及び第２テストセレクト回路
試験用の端子パッドａ〜ｎを半導体モジュール装置のコ
ネクタ端子部に設けた例である。

【００５１】この実施例では、コネクタ端子部８０の端
子パッドｅ〜ｇ及びｌ〜ｎからテストセレクト回路の制
御信号を入力し、外部入力または出力テスト用に用いた
試験用の端子パッドａ〜ｇ及びｈ〜ｋとのインターフェ
ースを取ることができる。

【００５２】図５は、ＣＯＢプリント基板１０中に第１
半導体モジュール単体７６及び第２半導体モジュール単
体７８を実装した半導体モジュール装置の実施例であ
る。

【００５３】第１半導体モジュール単体７６内には、第
１テストセレクト回路７２が設けられ、かつ、試験用の
第１端子パッドａ〜ｇが設けてある。一方、第２半導体
モジュール単体７８内にも第２テストセレクト回路７４
を設けてあり、かつ、試験用の第２端子パッドｈ〜ｎが
設けてある。

【００５４】第１及び第２半導体モジュール単体７２及
び７４の間には、ボンディング回路の信号パターン（配
線パターン）６４〜７０が設けてある。

【００５５】次に、モジュール単体７６と７８間の接続
部をテストする方法につき説明する。

【００５６】まず、電源端子１６及び１８には試験電圧
を印加し、ＧＮＤ端子にはＧＮＤ電圧０Ｖを印加する。
次に、テストセレクト回路７２及び７４のイネーブル端
子ｅ及びｌに“Ｌ”レベルを印加し、ｆ、ｇ及びｍ、ｎ
のデコーダ入力端子に“Ｌ”レベルの電圧を印加する。
このとき、各テストセレクト回路７２及び７４は、第１
及び第２半導体チップとは電気的に切り離されて端子ａ
〜ｄからボンディング回路、端子ｈ〜ｋに至る回路が形
成される。このような状態の下で、第１テスト用端子ａ
に任意の試験電圧を印加して、ｈ端子の出力電圧を測定
する。このとき出力電圧が入力電圧と同じであればモジ
ュール単体７６と７８との間の配線系統６４は正常であ
ると判断する。

【００５７】以下、同様な方法でｂとｉ、ｃとｊ、ｄと
ｋ間の電圧を測定することによって、６６、６８及び７
０の各配線系統の状態をテストすることができる。

【００５８】図６は、この発明に供する半導体モジュー
ル単体の主要部を示す外観図である。

【００５９】入力端子側に半導体チップ１２を設け、出
力端子側にこの発明で組み込んだテストセレクト回路７
２を設けた半導体モジュール単体として構成する。

【００６０】また、入力端子８０〜８６、電源端子９
６、ＧＮＤ端子９８及び出力端子（ボンディング点）８
８〜９４を具えている。

【００６１】次に、出力端子８８〜９４までの配線系統
のテスト方法につき説明する。

【００６２】まず、電圧端子９６に試験電圧を印加し、
ＧＮＤ端子側は０Ｖにする。

【００６３】次に、テストセレクト回路７２のイネーブ
ル端子ｅに“Ｌ”レベル電圧を印加し、ｆとｇのデコー
ダ入力端子に“Ｌ”レベルの電圧を印加することによっ
て、テストセレクト回路７２を半導体チップ１２から電
気的に切り離し、端子ａ〜ｄからボンディング点までの
回路が形成される。その後、第１テスト用端子ａに任意
の電圧を印加し、出力端子８８の電圧を測定する。この
とき第１テスト用端子ａと出力端子８８の電圧が同一で
あればボンディング点９０までの回路は、正常と判断す
る。

【００６４】以下、ｆとｇのデコーダ入力端子に制御信
号を与えてｂと９０、ｃと９２及びｄと９４を順次組み
合わせて出力電圧を取り出すことができる。このように
して、８８〜９４の各ボンディング点までのテストを行
うことができる。

【００６５】

【発明の効果】上述した説明からも理解できるように、
この発明の半導体モジュール装置によれば、第１及び第
２半導体モジュール単体とこれらのモジュール単体間を
結合するボンデング回路と、第１及び第２半導体チップ
及びボンディング回路間に設けた第１テストセレクト回
路及び第２テストセレクト回路を具えている。各テスト
セレクト回路は、半導体チップとボンディング回路との
接続、または、試験用の外部端子とボンディング回路と
の選択を行う機能を有している。

【００６６】従って、この発明の試験方法に従ってボン
ディング回路の試験を行う場合、第１テストセレクト回
路中で第１半導体チップから試験用第１外部端子へと接
続を切り換えてボンディング回路側に接続させ、一方、
第２テストセレクト回路中で第２半導体チップから試験
用第２外部端子へと接続を切り換えて、ボンディング回
路側に接続する。

【００６７】このような状態の下で第１テストセレクト
回路側の第１端子ａ〜ｄから試験電圧を印加させること
によって第２テストセレクト回路の第２端子ｈ〜ｋに電
圧を出力させることができる。このためボンデング回路
の状態を試験できる。従って、従来では試験できなかっ
たワイヤボンデングの良否を容易に、かつ、迅速に短時
間で試験ができる。

【００６８】また、半導体モジュール単体は、テストセ
レクト回路を具えているためモジュール単独でも試験で
きる。このため、テスト端子ａ〜ｄから電圧を印加する
ことによって入力端子または出力端子から電圧を選択的
に検出できる。このため、従来のように半導体チップの
複雑な回路動作のテストパターンを印加することなく、
テストセレクト回路動作のみでテストできるため、テス
トプログラム設計も短縮できる。

【図面の簡単な説明】

【図１】第１発明の半導体モジュール装置のブロック図
である。

【図２】第１発明の半導体モジュール内部に組み込まれ
たテストセレクト回路を示す図である。

【図３】実施例１の半導体モジュール装置の外観図であ
る。

【図４】実施例２の半導体モジュール装置の外観図であ
る。

【図５】ボンデング回路の試験方法を説明するための半
導体モジュール装置である。

【図６】半導体チップ単体試験方法を説明するための回
路図である。

【図７】従来の半導体モジュール装置を示す図である。

【符号の説明】

１０：ＣＯＢプリント基板 １２：第１半導体チップ １４：第２半導体チップ １６、１８：電源端子 ２０、２２：ＧＮＤ端子 ２５、２７、２９、３１：第１半導体チップの端子 ４５、４７、４９、５１：第２半導体チップの端子 ２４、２６、２８、３０：モジュール入力端子 ５２、５４、５６、５８：モジュール出力端子 ３２、３４、３６、３８、４４、４６、４８、５０：入
出力信号パターン ４０、４２：電源供給用パターン ６０、６２：ＧＮＤ用パターン ６４、６６、６８、７０：モジュール単体間の信号パタ
ーン ６５ａ、６７ａ、６９ａ、７１ａ：第１モジュール単体
の端子 ６５ｂ、６７ｂ、６９ｂ、７１ｂ：第２モジュール単体
の端子 ７２：第１テストセレクト回路 ７４：第２テストセレクト回路 ７６：第１半導体モジュール単体 ７８：第２半導体モジュール単体 Ａ〜Ｇ：第１外部端子 Ｈ〜Ｎ：第２外部端子 ａ〜ｇ：第１端子パッド ｈ〜ｎ：第２端子パッド

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１及び第２半導体チップと、 前記第１及び第２半導体チップを互いに結合するボンデ
   ィング回路と、 前記第１半導体チップの出力端子と前記ボンディング回
   路の一方の端子との間に設けられ、第１外部端子と前記
   第１半導体チップの出力端子とを切り換えて前記ボンデ
   ング回路の一方の端子に選択的に接続する第１テストセ
   レクト回路と、 前記第２半導体チップの出力端子と前記ボンデング回路
   の他方の端子との間に設けられ、第２外部端子と前記第
   ２半導体チップの出力端子とを切り換えて前記ボンディ
   ング回路の他方の端子に選択的に接続する第２テストセ
   レクト回路とを具えることを特徴とする半導体モジュー
   ル装置。
2. 【請求項２】 半導体チップと、 該半導体チップの出力端子とボンディング点との間に設
   けられ、外部端子と前記半導体チップの出力端子とを切
   り換えて選択的に前記ボンディング点へ接続するテスト
   セレクト回路とを具えてあることを特徴とする半導体モ
   ジュール単体。
3. 【請求項３】 第１及び第２半導体モジュール間を接続
   するボンディング回路の試験を行うに当たり、 前記ボンディング回路の両端を前記第１及び第２半導体
   モジュール単体から電気的に切り離してから、前記ボン
   ディング回路の一方の端子から他方の端子にテスト信号
   を供給して、試験を行うことを特徴とするボンディング
   回路の試験方法。
4. 【請求項４】 請求項３の電気的な切り離しを電子スイ
   ッチで行い、また、請求項３のテスト信号を前記第１及
   び第２半導体モジュール単体の外部から供給することを
   特徴とするボンディング回路の試験方法。