KR100455731B1 - 웨이퍼번-인테스트장치 - Google Patents

웨이퍼번-인테스트장치 Download PDF

Info

Publication number
KR100455731B1
KR100455731B1 KR1019960017395A KR19960017395A KR100455731B1 KR 100455731 B1 KR100455731 B1 KR 100455731B1 KR 1019960017395 A KR1019960017395 A KR 1019960017395A KR 19960017395 A KR19960017395 A KR 19960017395A KR 100455731 B1 KR100455731 B1 KR 100455731B1
Authority
KR
South Korea
Prior art keywords
burn
pad
wafer
enable
test
Prior art date
Application number
KR1019960017395A
Other languages
English (en)
Other versions
KR970077416A (ko
Inventor
이정근
이강칠
이호재
이경섭
배휘철
김희욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960017395A priority Critical patent/KR100455731B1/ko
Publication of KR970077416A publication Critical patent/KR970077416A/ko
Application granted granted Critical
Publication of KR100455731B1 publication Critical patent/KR100455731B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 웨이퍼 번-인 실시에 필요한 모든 패드 및 다이를 도선으로 연결하므로써, 한 번의 프로빙으로 한 장의 웨이퍼내에 있는 모든 다이의 번-인을 동시에 실시할 수 있도록 하고, 번-인 인에이블 회로를 이용하여 번-인 모드 및 테스트 모드를 제어할 수 있는 웨이퍼 번-인 테스트 장치를 제공하는 것을 목적으로 한다.
이와같은 본 발명의 웨이퍼 번-인 테스트 장치는 한 번의 프로빙으로 웨이퍼 번-인을 실시할 수 있도록 모든 소자의 패드에 연결되는 도선과, 도선상의 소정의 위치에 설치되어 있으면서 인위적으로 플로팅(floating)되며 외부로부터 전압을 인가받아 전압을 전달하기 위한 번-인 인에이블 패드와, 도선상의 소정의 위치에 설치되어 있으며 번-인 신호를 외부로부터 인가받아 전달하기 위한 번-인용 패드와, 번-인 인에이블 패드가 플로팅되므로 인하여 테스트 모드를 제어하거나, 번-인용 패드로부터 번-인 신호를 인가받아 번-인 모드를 제어하는 번-인 인에이블 회로와, 번-인 인에이블 회로에 의하여 제어되어 테스트 모드를 실시하는 테스트용 패드를 구비하는 것을 특징으로 한다.

Description

웨이퍼 번-인 테스트 장치
본 발명은 웨이퍼 번-인 테스트 장치에 관한 것으로서, 특히 반도체 소자의 초기불량을 웨이퍼 상태에서 스크린하기 위한 웨이퍼 번-인 테스트 장치에 관한 것이다.
일반적으로, 웨이퍼 번-인은 램의 최종적인 제품들의 신뢰도를 보증하기 위하여 웨이퍼의 공정을 완성한 후에 테스트 순서에서 반드시 실시해야 하는 단계이다.
이와같은 웨이퍼 번-인을 실시할 때에 트랜지스터나 집적회로 칩의 패드(pad)에 탐침(probe)을 꽂아 웨이퍼의 정상상태를 테스트하는 프로빙의 방법으로 번-인을 실시하였다.
종래에는 한번의 프로빙으로는 웨이퍼내에 있는 많은 다이들 중에서 32개의 다이(Die) 및 64개의 다이만을 동시에 번-인을 실시할 수 있도록 되어 있었다.
따라서, 상기와 같은 프로빙의 방법으로 웨이퍼내의 모든 다이들을 테스트 하려면 여러번의 프로빙을 행하여야만 웨이퍼 번-인을 실시할 수 있었다.
그러나, 이러한 방법으로 웨이퍼 번-인을 실시하기 위하여 여러번의 프로빙을 실시함에 따라서 웨이퍼 번-인을 실시하는데 많은 시간이 소요되는 문제점이 있었다.
따라서, 본 발명의 목적은 웨이퍼 번-인 실시에 필요한 모든 패드 및 다이를 도선으로 연결하므로써, 한 번의 프로빙으로 한 장의 웨이퍼내에 있는 모든 다이의 번-인을 동시에 실시할 수 있도록 하고, 번-인 인에이블 회로를 이용하여 번-인 모드 및 테스트 모드를 제어할 수 있는 웨이퍼 번-인 테스트 장치를 제공하기 위한 것이다.
이와같은 본 발명의 웨이퍼 번-인 테스트 장치는 한 번의 프로빙으로 웨이퍼 번-인을 실시할 수 있도록 단위 소자의 패드들에 연결되는 도선과, 상기 도선상의 소정의 위치에 설치되어 있으면서 인위적으로 플로팅(floating)되며 외부로부터 전압을 인가받아 전압을 전달하기 위한 번-인 인에이블 패드와, 상기 도선상의 소정의 위치에 설치되어 있으며 번-인 신호를 외부로부터 인가받아 전달하기 위한 번-인용 패드와, 상기 번-인 인에이블 패드가 플로팅되므로 인하여 테스트 모드를 제어하거나, 상기 번-인용 패드로부터 번-인 신호를 인가받아 번-인 모드를 제어하는 번-인 인에이블 회로와, 상기 번-인 인에이블 회로에 의하여 제어되어 테스트 모드를 실시하는 테스트용 패드를 구비하는 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
첨부한 도면 제 1 도는 본 발명의 실시예에 따른 것으로서, 웨이한다.
첨부한 도면 제 1 도는 본 발명의 실시예에 따른 것으로서, 웨이퍼의 번-인 실시를 위한 패드의 연결 구성도로서, 한 번의 프로빙으로 웨이퍼 번-인을 실시할 수 있도록 단위 소자의 패드들에 연결되는 도선(1)과, 도선(1)상의 소정의 위치에 설치되어 있으면서 인위적으로 플로팅(floating)되며 외부로부터 전압을 인가받아 전압을 전달하기 위한 번-인 인에이블 패드(4)와, 도선(1)상의 소정의 위치에 설치되어 있으며 번-인 신호를 외부로부터 인가받아 전달하기 위한 번-인용 패드(2)와, 번-인 인에이블 패드(4)가 플로팅되므로 인하여 테스트 모드를 제어하거나, 번-인용 패드(2)로부터 번-인 신호를 인가받아 번-인 모드를 제어하는 번-인 인에이블 회로(3)와, 번-인 인에이블 희로(3)에 의하여 제어되어 테스트 모드를 실시하는 테스트용 패드(5)와, 도선(1)에 의하여 모두 연결되어 있으며 다수개의 번-인 인에이블 회로(3) 및 다수개의 테스트용 패드(5)를 포함하고 있는 다이(6)를 구비하는 것을 특징으로 한다.
상기 번-인 인에이블 회로는 N-MOS인 TR1(7) 및 용량이 3/500의 P-MOS인 TR2(8)로 구비되며, TR1의 에러동작을 방지하기 위하여 TR2는 TR1의 게이트 레벨을 접지와 같은 레벨로 만들어 주고 있다.
도면 제 1 도 및 제 2 도를 참조하여 본 발명의 웨이퍼 번-인의 실시에 따른 신호 흐름 및 동작 방법을 설명한다.
먼저 제 1 도에서 보여지는 것처럼, 웨이퍼 번-인 실시에 필요한 모든 패드(2, 4, 5)를 도선(1)으로 연결하고, 도선(1)내에 번-인용 패드(2)를 설치하여 번-인 신호를 인가함과 동시에 모든 다이의 번-인을 실시할 수 있게하며, 또한 번-인용 패드(2)로부터 번-인 신호를 인가받아 동작하는 번-인 인에이블 회로(3)를 이용하여 번-인 모드 및 테스트 모드를 제어한다.
상기 번-인 모드일 때는 제 2 도에 보여지는 것처럼, 번-인용 패드(2)에 번-인 신호의 인가와 동시에 번-인 인에이블 패드(4)에도 전압(5V)를 인가하며, 이렇게 인가된 전압을 번-인 인에이블 회로(3)에 전달하여 TR1(7)이 온 되도록 하므로써 소자에 번-인 신호가 전달되도록 한다.
이때, TR2는 용량이 3/500의 P-MOS이므로 TR1의 동작에 아무 영향을 끼치지 못할만큼 TR2에는 미약한 전류가 흐르게 된다.
상기 테스트 모드일 때는, 번-인 인에이블 패드(4)를 플로팅(floating)시키면 TR1이 오프됨에 따라서 번-인용 패드(2) 및 테스트용 패드(5)가 개방됨으로써 소자가 각각 독립적으로 분리되어 개별적인 테스트가 가능하게 된다.
이상에서 설명한 바와 같이, 본 발명에 따른 웨이퍼 번-인 및 구성은 번-인실시에 필요한 모든 패드 및 다이를 도선으로 연결하고, 번-인 인에이블 회로를 이용하여 번-인 모드 및 테스트 모드를 제어할 수 있도록 하므로써, 한 번의 프로빙으로 한 장의 웨이퍼내의 모든 다이의 번-인을 동시에 실시할 수 있고, 웨이퍼 번-인의 실시에 따른 시간도 절약할 수 있으며, 또한 웨이퍼 번-인의 효율성을 증대 시킬 수 있는 본 발명의 탁월한 효과를 제공한다.
여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
제 1 도는 본 발명의 실시예에 따른 것으로서, 반도체 소자가 형성된 웨이퍼 번-인 실시를 위한 패드의 연결 구성도.
제 2 도는 본 발명의 실시예에 따른, 번-인 모드 및 테스트 모드를 제어하기 위한 번-인 인에이블 회로도.
* 도면의 주요 부분에 대한 부호의 설명 *
1: 도선 2: 번-인용 패드
3: 번-인 인에이블 회로 4: 번-인 인에이블 패드
5: 테스트용 패드 6: 다이
7: TR1 8: TR2

Claims (3)

  1. 웨이퍼 번-인 테스트 장치에 있어서,
    한 번의 프로빙으로 웨이퍼 번-인을 실시할 수 있도록 단위 소자의 패드에 연결되는 도선과, 상기 도선상의 소정의 위치에 설치되어 있으면서 인위적으로 플로팅되며 외부로부터 전압을 인가받아 전압을 전달하기 위한 번-인 인에이블 패드와, 상기 도선상의 소정의 위치에 설치되어 있으며 번-인 신호를 외부로부터 인가받아 전달하기 위한 번-인용 패드와, 상기 번-인 인에이블 패드가 플로팅되므로 인하여 테스트 모드를 제어하거나 상기 번-인용 패드로부터 번-인 신호를 인가받아 번-인 모드를 제어하는 번-인 인에이블 회로와, 상기 번-인 인에이블 회로에 의하여 제어되어 테스트 모드를 실시하는 테스트용 패드와, 도선에 의하여 모두 연결되어 있으며 다수개의 번-인 인에이블 회로 및 다수개의 테스트용 패드를 포함하고 있는 다이를 구비하는 것을 특징으로 하는 웨이퍼 번-인 테스트 장치.
  2. 제 1 항에 있어서,
    상기 번-인 인에이블 회로는 N-MOS인 TR1 및 P-MOS인 TR2를 포함하는 것을 특징으로 하는 웨이퍼 번-인 테스트 장치.
  3. 제 1 항에 있어서,
    상기 TR2는 용량이 3/500인 P-MOS인 것을 특징으로 하는 웨이퍼 번-인 테스트 장치.
KR1019960017395A 1996-05-22 1996-05-22 웨이퍼번-인테스트장치 KR100455731B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960017395A KR100455731B1 (ko) 1996-05-22 1996-05-22 웨이퍼번-인테스트장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017395A KR100455731B1 (ko) 1996-05-22 1996-05-22 웨이퍼번-인테스트장치

Publications (2)

Publication Number Publication Date
KR970077416A KR970077416A (ko) 1997-12-12
KR100455731B1 true KR100455731B1 (ko) 2004-12-31

Family

ID=37372337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017395A KR100455731B1 (ko) 1996-05-22 1996-05-22 웨이퍼번-인테스트장치

Country Status (1)

Country Link
KR (1) KR100455731B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100784889B1 (ko) * 2005-11-29 2007-12-11 주식회사 하이닉스반도체 프로빙 패드 제어 장치 및 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6326584A (ja) * 1986-07-18 1988-02-04 Nec Corp 半導体集積回路装置
JPH0529418A (ja) * 1991-07-17 1993-02-05 Sony Corp 半導体装置のバーイン方法及びそれに用いるバーインボード
JPH07115113A (ja) * 1993-08-25 1995-05-02 Nec Corp 半導体ウエハの試験装置および試験方法
KR960002369A (ko) * 1994-06-08 1996-01-26 김광호 반도체 메모리장치의 웨이퍼 번-인 테스트 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6326584A (ja) * 1986-07-18 1988-02-04 Nec Corp 半導体集積回路装置
JPH0529418A (ja) * 1991-07-17 1993-02-05 Sony Corp 半導体装置のバーイン方法及びそれに用いるバーインボード
JPH07115113A (ja) * 1993-08-25 1995-05-02 Nec Corp 半導体ウエハの試験装置および試験方法
KR960002369A (ko) * 1994-06-08 1996-01-26 김광호 반도체 메모리장치의 웨이퍼 번-인 테스트 회로

Also Published As

Publication number Publication date
KR970077416A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
EP1175624B1 (en) Integrated circuit with test interface
US6500682B1 (en) Method for configuring a redundant bond pad for probing a semiconductor
US7977959B2 (en) Method and apparatus for testing devices using serially controlled intelligent switches
JPH05256911A (ja) 集積回路の入力および出力の電気パラメータの試験方法
US5127008A (en) Integrated circuit driver inhibit control test method
US5796266A (en) Circuit and a method for configuring pad connections in an integrated device
KR100455731B1 (ko) 웨이퍼번-인테스트장치
JP3631275B2 (ja) 半導体試験装置のピン試験回路
US6930937B2 (en) Sector synchronized test method and circuit for memory
US6809378B2 (en) Structure for temporarily isolating a die from a common conductor to facilitate wafer level testing
KR0157900B1 (ko) 집적 회로내의 입출력 장치
US6433628B1 (en) Wafer testable integrated circuit
US5412337A (en) Semiconductor device providing reliable conduction test of all terminals
US6690154B2 (en) High-frequency tester for semiconductor devices
KR19980028731A (ko) 반도체 소자의 웨이퍼 번-인 시험 방법
KR100465541B1 (ko) 멀티 프로빙 패드를 구비한 반도체 테스트 장치
JPH10253717A (ja) 半導体集積回路装置
KR100470989B1 (ko) 검증용프로우브카드
US20020050835A1 (en) Method and apparatus for the simultaneous electrical testing of multiple semiconductor devices
KR19990039586A (ko) 테스트 패드 수가 감소된 메모리 장치 테스트 방법
JPH02105452A (ja) 半導体集積回路の出力回路
JP2005274516A (ja) 半導体集積回路及びその試験手法
JPH02170464A (ja) 特性試験用共通パッドを有する半導体集積素子
KR20000013295A (ko) 듀얼 테스트 장치
KR960035938A (ko) 웨이퍼 레벨 번인 및 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 12

EXPY Expiration of term