JP2005274516A - 半導体集積回路及びその試験手法 - Google Patents

半導体集積回路及びその試験手法 Download PDF

Info

Publication number
JP2005274516A
JP2005274516A JP2004091878A JP2004091878A JP2005274516A JP 2005274516 A JP2005274516 A JP 2005274516A JP 2004091878 A JP2004091878 A JP 2004091878A JP 2004091878 A JP2004091878 A JP 2004091878A JP 2005274516 A JP2005274516 A JP 2005274516A
Authority
JP
Japan
Prior art keywords
pads
connection
integrated circuit
semiconductor integrated
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004091878A
Other languages
English (en)
Inventor
Hitoshi Imai
仁 今井
Toyohiko Tanaka
豊彦 田中
Hitoshi Saito
仁 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004091878A priority Critical patent/JP2005274516A/ja
Publication of JP2005274516A publication Critical patent/JP2005274516A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】 テスト装置により短時間で外部へ接続されている端子だけでなく、外部へ接続されず内部だけで複数ＩＣパッド間の接続をされている端子も含めた複数ＩＣパッド間の全ての接続試験を可能とする手法を提供する。
【解決手段】 一つのパッケージ１内に２つ以上の半導体集積回路部２、３を有し、内部で複数のＩＣパッ５ド間が接続されており、ＩＣパッド５間を接続し遮断する接続遮断手段６を設ける。接続遮断手段６は、半導体スイッチ又は機械式スイッチである。
【選択図】 図２

Description

本発明は、半導体集積回路及びその試験手法であり、特にパッケージ内で複数ＩＣパッド間が接続されているスタックパッケージ内ＩＣのパッド間接続された半導体集積回路及びその試験手法に関する。
従来、スタックパッケージにおいてパッケージ内の複数ＩＣパッド間接続を試験する手法として、テスト装置による電気的な測定手法と実際に製品に組み込んだ状態での動作（以下「実動作」と略す）による複数ＩＣパッド間の接続試験手法がある。
例えば、テスト装置による電気的な測定手法の１つとしては本出願人による特許文献１では、チップセレクタ信号を利用して各チップの動作及び、接続状態をテストしている。
しかし、テスト装置による接続試験手法では、短時間で複数ＩＣパッド間接続の試験をすることが可能であるが、パッケージ外部に接続されない端子は接続試験が不可能であった。また、実動作による接続試験の場合、パッケージ外部に接続されない端子の接続を含め複数ＩＣパッド間全ての接続を試験する事が可能であるが、接続試験をするのに膨大な時間を要すると言う問題が生じていた。
図１は、パッケージ内に複数ＩＣがあるスタックパッケージの例である。スタックパッケージ１は、複数ＩＣのパッド間をワイヤーにて接続し外部端子４に接続されている。また、スタックパッケージ内部で複数チップ２，３のパッド間を接続していても、外部端子には接続されていないパッド５もあるため、外部端子から内部の複数ＩＣパッド間の接続試験を実施することができない。そのため、実動作による機能試験を実施して内部の複数ＩＣパッド間の接続を試験する必要があり、膨大なテスト時間が必要となる。
特開２００４−１２２９７公報
従来のスタックパッケージでは、パッケージ内の複数ＩＣパッド間の接続試験を行うためにまず、テスト装置で外部に接続されている端子のみの接続試験を実施した後に、実動作による内部のみで接続され外部に接続されていない端子を含めた動作試験を行っていた。この結果、スタックパッケージの接続試験をするのに複数の工程と膨大な時間が必要となるため、ＩＣ製造コストが高くなるという問題がある。
本発明は、上記問題を解決するためにテスト装置により短時間で外部へ接続されている端子だけでなく、外部へ接続されず内部だけで複数ＩＣパッド間の接続をされている端子も含めた複数ＩＣパッド間の全ての接続試験を可能とする手法を提供することを目的としたものである。
先の問題を解決するために、スタックパッケージ内の複数ＩＣパッド間を接続するための接続スイッチ回路を設けることで、端子として外部に接続されているかの有無に関わらず、電気的に複数ＩＣパッド間の接続試験することを可能とする。スタックパッケージ内の複数ＩＣパッド間を接続するための回路を設けることで、スタックパッケージ内で複数ＩＣパッド間の接続をし、外部に接続されない端子を含め複数ＩＣパッド間の全すべての接続試験を短時間で電気的に測定することができる。
すなわち、本発明は、一つのパッケージ内に２つ以上の半導体集積回路部を有し、内部で複数のＩＣパッド間が接続され、該ＩＣパッド間を接続し遮断する接続遮断手段を設けた半導体集積回路である。
また、本発明は、前記接続遮断手段は、半導体スイッチである半導体集積回路である。
そして、本発明は、前記接続遮断手段は、機械式スイッチである半導体集積回路である。
更に、本発明は、前記接続遮断手段を制御する制御用外部端子を備える半導体集積回路である。
また、本発明は、一つのパッケージ内に２つ以上の半導体集積回路部を有し、内部で複数のＩＣパッド間が接続され、該ＩＣパッド間を接続し遮断する接続遮断手段を設けた半導体集積回路における前記接続遮断手段を接続して接続試験を行う半導体集積回路の試験手法である。
本発明により、以下の効果が得られる。従来のスタックパッケージＩＣにおけるパッケージ内の複数ＩＣパッド間のすべての接続確認を実動作による機能試験を必要とせず、ＩＣパッド間のすべての接続確認を電気的試験のみで確認できる。このことから本発明により、テストコストの低減が可能となる。
本発明を実施するための最良の形態を説明する。
本発明の半導体集積回路およびその試験手法の実施例について、図面を用いて説明する。
実施例を説明する。図２は、本実施例の半導体集積回路であり、内部の複数ＩＣパッド間にスイッチ回路を有するスタックパッケージＩＣの例である。スタックパッケージＩＣ１は、半導体集積回路部である内部チップＡ２及び内部チップＢ３、外部端子４を有しており、ＩＣパッド５の間に接続し遮断する接続遮断手段であるスイッチ回路６を設け、ＩＣパッド５間を接続することで、複数ＩＣパッド５間接続試験を可能とする。但しスイッチ回路６は通常動作時はオフ状態にすることで、複数ＩＣパッド５間の接続は切り離されるものとする。
図３は、本発明による複数ＩＣパッド間接続試験の一例である。複数ＩＣパッド５をスイッチ回路６で接続し、複数ＩＣパッド５間接続試験を実施する。このとき、複数ＩＣパッド５間をスイッチ回路６で接続する。さらにスタックパッケージ内の複数ＩＣパッドを直列に接続し、外部端子４に電圧印加を行い、複数ＩＣパッド５間のすべての接続試験を実施することが可能となる。
図４は、上記スイッチ回路を用いたときの接続試験の動作例である。状態１は、正常に複数ＩＣパッド５間がワイヤー８で接続されたときの状態であり、このときの電流値はＩ１ａ＋Ｉ１ｂ＋Ｉ２ａ＋Ｉ３ａ＋Ｉ３ｂ＋Ｉ４ａとなる。状態２は、ワイヤー８が接続されていないときの例である。このときの電流値はＩ１ａ＋Ｉ２ａ＋Ｉ３ａ＋Ｉ３ｂ＋Ｉ４ａとなり、正常に接続されたときにくらべ電流値がＩ１ｂ分小さくなる。同様にワイヤー９が接続されていないときは、電流値がＩ３ｂ分の電流分小さくなり、スタックパッケージ内の複数ＩＣパッド５間接続が正常に接続されていないことが試験可能である
図５は、接続試験のためのＩＣパッド間スイッチ回路をトランジスタで構成した例である。ＩＣパッド間スイッチ制御用パッド１１と制御用外部端子であるＩＣパッド間スイッチ制御用端子１２とを設け、ＩＣパッド間スイッチ制御用端子１２からＩＣパッド間スイッチ制御用パッド１１を介してトランジスタ１０をＯＮとする制御を行うことにより、ＩＣパッド間接続試験を実施する。但し実動作時は、トランジスタ１０をＯＦＦし、ＩＣパッド間を切り離すことで、実動作試験を可能とするとともに、実動作時には影響を与えないようにする。
上記実施例では、トランジスタで構成した半導体スイッチで説明したが、ＩＣパッド間スイッチは、機械式スイッチで構成しても試験可能である。
従来のスタックパッケージＩＣの例の説明図 実施例のパッド間導通試験回路を有するスタックパッケージＩＣの説明図。 実施例のスタックパッケージＩＣの接続試験例の説明図。 実施例におけるパッド間導通試験スイッチ回路を用いた導通試験時の動作例の説明図。 実施例における接続試験のために設けたＩＣパッド間スイッチ回路の説明図。
符号の説明
１：スタックパッケージＩＣ
２：内部チップＡ
３：内部チップＢ
４：外部端子
５：信号用パッド
６：パッド間導通試験スイッチ回路
７：電流計
８、９：ワイヤー
１０：トランジスタ
１１：ＩＣパッド間スイッチ制御用パッド
１２：ＩＣパッド間スイッチ制御用端子

Claims (5)

  1. 一つのパッケージ内に２つ以上の半導体集積回路部を有し、内部で複数のＩＣパッド間が接続され、該ＩＣパッド間を接続し遮断する接続遮断手段を設けた半導体集積回路。
  2. 前記接続遮断手段は、半導体スイッチである請求項１に記載の半導体集積回路。
  3. 前記接続遮断手段は、機械式スイッチである請求項１に記載の半導体集積回路。
  4. 前記接続遮断手段を制御する制御用外部端子を備える請求項１から３のいずれか１項に記載の半導体集積回路。
  5. 一つのパッケージ内に２つ以上の半導体集積回路部を有し、内部で複数のＩＣパッド間が接続され、該ＩＣパッド間を接続し遮断する接続遮断手段を設けた半導体集積回路における前記接続遮断手段を接続して接続試験を行う半導体集積回路の試験手法。
JP2004091878A 2004-03-26 2004-03-26 半導体集積回路及びその試験手法 Pending JP2005274516A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004091878A JP2005274516A (ja) 2004-03-26 2004-03-26 半導体集積回路及びその試験手法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004091878A JP2005274516A (ja) 2004-03-26 2004-03-26 半導体集積回路及びその試験手法

Publications (1)

Publication Number Publication Date
JP2005274516A true JP2005274516A (ja) 2005-10-06

Family

ID=35174331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004091878A Pending JP2005274516A (ja) 2004-03-26 2004-03-26 半導体集積回路及びその試験手法

Country Status (1)

Country Link
JP (1) JP2005274516A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054863A (ja) * 2007-08-28 2009-03-12 Nec Electronics Corp 半導体装置
CN111081645A (zh) * 2018-10-18 2020-04-28 普诚科技股份有限公司 集成电路及其测试方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054863A (ja) * 2007-08-28 2009-03-12 Nec Electronics Corp 半導体装置
CN111081645A (zh) * 2018-10-18 2020-04-28 普诚科技股份有限公司 集成电路及其测试方法
CN111081645B (zh) * 2018-10-18 2021-09-17 普诚科技股份有限公司 集成电路及其测试方法

Similar Documents

Publication Publication Date Title
US9391447B2 (en) Interposer to regulate current for wafer test tooling
JP2006292637A (ja) 半導体集積回路、システムインパッケージ型半導体装置及び半導体集積回路間の接続状態の検査方法
TW201901167A (zh) 元件之檢查方法
US6833722B2 (en) Electronic circuit device with a short circuit switch using transistors and method of testing such a device
US8624615B2 (en) Isolation circuit
JP2005274516A (ja) 半導体集積回路及びその試験手法
KR100576492B1 (ko) 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치
KR100647473B1 (ko) 멀티 칩 패키지 반도체 장치 및 불량 검출방법
JP3495835B2 (ja) 半導体集積回路装置及びその検査方法
US6819161B2 (en) Structure for temporarily isolating a die from a common conductor to facilitate wafer level testing
KR100977060B1 (ko) 반도체칩 테스터용 프로브 카드와 이를 사용하는 테스터 및그 테스터를 이용한 반도체칩의 검사방법
JP7392533B2 (ja) 検査システム
TWI830323B (zh) 半導體裝置及半導體裝置的測試方法
JP2954076B2 (ja) 半導体集積回路ウェハ及びその試験方法
JP2008028251A (ja) 半導体デバイス検査装置
JP2007234816A (ja) 半導体装置
JP4137082B2 (ja) 半導体装置の試験装置
JP2009085934A (ja) ソケット基板上にスイッチ素子を有するテスト装置
JPH11183548A (ja) Ｉｃ接続試験方法
JP3408757B2 (ja) バーンイン装置
JP2010223791A (ja) 半導体装置及びその検査方法
JP2024132808A (ja) 半導体装置、検査装置及び検査方法
JP2007085735A (ja) 半導体装置の検査方法
JPH11121564A (ja) 半導体集積回路装置
JP2004281425A (ja) 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路