JPH0529418A - 半導体装置のバーイン方法及びそれに用いるバーインボード - Google Patents
半導体装置のバーイン方法及びそれに用いるバーインボードInfo
- Publication number
- JPH0529418A JPH0529418A JP3202371A JP20237191A JPH0529418A JP H0529418 A JPH0529418 A JP H0529418A JP 3202371 A JP3202371 A JP 3202371A JP 20237191 A JP20237191 A JP 20237191A JP H0529418 A JPH0529418 A JP H0529418A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- semiconductor
- board
- supply voltage
- semiconductor elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2862—Chambers or ovens; Tanks
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体ウェハの状態でバーインを行う。
【構成】 半導体ウェハの各半導体素子に対して、バー
インボードを用いてリーク電流のモニター可能に電源電
圧を印加してリーク電流をモニターする。バーインボー
ドとして配線膜と、これに接続されウェハ内の各素子の
電源電圧印加用電極パッドに対応して設けられた突起電
極を有するものを用いる。
インボードを用いてリーク電流のモニター可能に電源電
圧を印加してリーク電流をモニターする。バーインボー
ドとして配線膜と、これに接続されウェハ内の各素子の
電源電圧印加用電極パッドに対応して設けられた突起電
極を有するものを用いる。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置のバーイン
方法、特に半導体ウェハの状態にある各半導体素子に対
してバーインを行うことができるバーイン方法とその実
施に用いるバーインボードに関する。
方法、特に半導体ウェハの状態にある各半導体素子に対
してバーインを行うことができるバーイン方法とその実
施に用いるバーインボードに関する。
【0002】
【従来の技術】半導体装置には、熱的ストレス(温度例
えば125℃)、電源電圧によるストレスにかけたうえ
でそのストレスに耐えられるかどうかをリーク電流をモ
ニターするという形態でテストすることが必要であり、
これをバーインという。ところで、半導体装置のバーイ
ンは、従来においては半導体素子を半導体ウェハの状態
から個々に分離し、ダイボンディング、ワイヤボンディ
ングを行った後、例えば樹脂封止し、独立した樹脂封止
型の半導体装置の状態にして行っていた。バーインの内
容は、具体的には、各半導体装置をそれぞれバーイン用
の基板を実装したソケットに挿入し、その半導体装置の
電源電極に電源電圧を印加し、リーク電流を測定し、そ
のリーク電流が予め設定された許容値を越えたかどうか
を検出することにより行う。尚、最近Tape Car
rier Packageの半導体装置が増えている
が、このようなタイプの半導体装置に対してはTABテ
ープにダイシングにより分離された半導体素子を接合し
た状態でバーインすることが考えられ得る。
えば125℃)、電源電圧によるストレスにかけたうえ
でそのストレスに耐えられるかどうかをリーク電流をモ
ニターするという形態でテストすることが必要であり、
これをバーインという。ところで、半導体装置のバーイ
ンは、従来においては半導体素子を半導体ウェハの状態
から個々に分離し、ダイボンディング、ワイヤボンディ
ングを行った後、例えば樹脂封止し、独立した樹脂封止
型の半導体装置の状態にして行っていた。バーインの内
容は、具体的には、各半導体装置をそれぞれバーイン用
の基板を実装したソケットに挿入し、その半導体装置の
電源電極に電源電圧を印加し、リーク電流を測定し、そ
のリーク電流が予め設定された許容値を越えたかどうか
を検出することにより行う。尚、最近Tape Car
rier Packageの半導体装置が増えている
が、このようなタイプの半導体装置に対してはTABテ
ープにダイシングにより分離された半導体素子を接合し
た状態でバーインすることが考えられ得る。
【0003】
【発明が解決しようとする課題】ところで、樹脂封止等
の封止を終えた半導体装置に対してバーインする場合に
は、いくつかの問題がある。先ず第1に、個々の半導体
装置それぞれに対してソケットを含めたバーイン用の基
板が必要となり、1枚の半導体ウェハ分の例えば数十〜
数百個の半導体装置を同時に行う場合、バーイン用の基
板が数十〜数百個必要となり、設備費が膨大になった。
第2にバーインのために各バーイン用基板に半導体装置
の外部リードを着脱するために多大の工数が必要とな
り、コスト増の一因となるという問題がある。しかも、
多くの場合、専用装置が必要となり、これも設備費増大
の一因となる。また、半導体装置のソケットへの着脱の
際に半導体装置の外部リードが曲り、半導体装置の多層
回路基板への取り付けのための半田リフローの時に生じ
る半田リフロー不良の原因ともなる。第3に、樹脂封止
等封止をして完成品となった段階でバーインにより不良
品であることが確認されるので、半導体素子がダイシン
グされてから樹脂封止等の封止をして完成させるまでに
要した材料、工数がその不良の半導体装置については完
全に無駄になり、これが半導体装置の製造コストに含ま
れるので半導体装置低価格化を制約する一因となるとい
う問題があった。
の封止を終えた半導体装置に対してバーインする場合に
は、いくつかの問題がある。先ず第1に、個々の半導体
装置それぞれに対してソケットを含めたバーイン用の基
板が必要となり、1枚の半導体ウェハ分の例えば数十〜
数百個の半導体装置を同時に行う場合、バーイン用の基
板が数十〜数百個必要となり、設備費が膨大になった。
第2にバーインのために各バーイン用基板に半導体装置
の外部リードを着脱するために多大の工数が必要とな
り、コスト増の一因となるという問題がある。しかも、
多くの場合、専用装置が必要となり、これも設備費増大
の一因となる。また、半導体装置のソケットへの着脱の
際に半導体装置の外部リードが曲り、半導体装置の多層
回路基板への取り付けのための半田リフローの時に生じ
る半田リフロー不良の原因ともなる。第3に、樹脂封止
等封止をして完成品となった段階でバーインにより不良
品であることが確認されるので、半導体素子がダイシン
グされてから樹脂封止等の封止をして完成させるまでに
要した材料、工数がその不良の半導体装置については完
全に無駄になり、これが半導体装置の製造コストに含ま
れるので半導体装置低価格化を制約する一因となるとい
う問題があった。
【0004】また、第4に半導体ウェハからバラバラに
分離した半導体素子を封止して半導体装置に完成させた
状態でバーインするので、半導体ウェハにおける不良分
布を把握することができず、緻密な不良分析ができず、
分析結果を品質管理に充分に活用することが難しい。ま
た、半導体装置完成後にバーインを行うのでバーインの
テスト結果を品質管理に迅速に活かすことが難しい。即
ち、バーインテストの結果を品質向上にフィードバック
するフィードバックサイクルが長くなってしまうのであ
り、不良原因を迅速に発見することを阻む要因であるの
で好ましいことではない。尚、Tape Carrie
r Packageの半導体装置に対してTABテープ
にダイシングにより分離された半導体素子を接合した状
態でバーインすることが考えられ得ると述べたが、その
場合には、TABテープが1巻例えば20メートルと長
く、このような長いTABテープを格納する大きな設備
(恒温槽)を必要とし、設備費増大の原因となり好まし
くない。尤も、TABテープを数個単位の短冊に分断し
てバーインすれば設備費の増大は少なくて済むが、その
ようにするとTABテープを利用した半導体装置の実装
工程の自動化ができなくなるので実用性がない。
分離した半導体素子を封止して半導体装置に完成させた
状態でバーインするので、半導体ウェハにおける不良分
布を把握することができず、緻密な不良分析ができず、
分析結果を品質管理に充分に活用することが難しい。ま
た、半導体装置完成後にバーインを行うのでバーインの
テスト結果を品質管理に迅速に活かすことが難しい。即
ち、バーインテストの結果を品質向上にフィードバック
するフィードバックサイクルが長くなってしまうのであ
り、不良原因を迅速に発見することを阻む要因であるの
で好ましいことではない。尚、Tape Carrie
r Packageの半導体装置に対してTABテープ
にダイシングにより分離された半導体素子を接合した状
態でバーインすることが考えられ得ると述べたが、その
場合には、TABテープが1巻例えば20メートルと長
く、このような長いTABテープを格納する大きな設備
(恒温槽)を必要とし、設備費増大の原因となり好まし
くない。尤も、TABテープを数個単位の短冊に分断し
てバーインすれば設備費の増大は少なくて済むが、その
ようにするとTABテープを利用した半導体装置の実装
工程の自動化ができなくなるので実用性がない。
【0005】また、TABテープに接合された状態の半
導体素子に電源電圧を印加するためのソケットは、TA
Bテープのカスタム仕様に従って各仕様毎に用意しなけ
ればならないし、また、ソケット端子とTABリードと
を20メートルもあるTABテープ全長に渡って位置が
整合するようにすることは非常に難しい。特に、高温
(例えば125℃)時にはTABテープが膨張するので
位置整合がきわめて難しい。また、TABテープに接続
された状態の各半導体素子にリーク電流のモニター可能
に電源電圧を印加できるようにするにはTABテープの
リードパターンに工夫が必要であり、またリードパター
ンに工夫して各半導体素子にリーク電流のモニター可能
に電源電圧を印加できるようにすることができたとして
も、半導体素子にその内部回路を動作させる入力クロッ
クパルスを与えて電源電圧を印加するダイナミックバー
インは不可能であり、スタティックバーインができる半
導体装置しか対象とできない。従って、TABテープに
半導体素子を接合した状態でのバーインには実用性がほ
とんどない。
導体素子に電源電圧を印加するためのソケットは、TA
Bテープのカスタム仕様に従って各仕様毎に用意しなけ
ればならないし、また、ソケット端子とTABリードと
を20メートルもあるTABテープ全長に渡って位置が
整合するようにすることは非常に難しい。特に、高温
(例えば125℃)時にはTABテープが膨張するので
位置整合がきわめて難しい。また、TABテープに接続
された状態の各半導体素子にリーク電流のモニター可能
に電源電圧を印加できるようにするにはTABテープの
リードパターンに工夫が必要であり、またリードパター
ンに工夫して各半導体素子にリーク電流のモニター可能
に電源電圧を印加できるようにすることができたとして
も、半導体素子にその内部回路を動作させる入力クロッ
クパルスを与えて電源電圧を印加するダイナミックバー
インは不可能であり、スタティックバーインができる半
導体装置しか対象とできない。従って、TABテープに
半導体素子を接合した状態でのバーインには実用性がほ
とんどない。
【0006】本発明はこのような問題点を解決すべく為
されたものであり、半導体ウェハの状態の半導体素子に
対してバーインできるようにすることを目的とする。
されたものであり、半導体ウェハの状態の半導体素子に
対してバーインできるようにすることを目的とする。
【0007】
【課題を解決するための手段】本発明は、半導体ウェハ
の各半導体素子に対して例えばバーインボードを用いて
電源電圧を印加し上記半導体素子のリーク電流をモニタ
ーすることを特徴とするものである。
の各半導体素子に対して例えばバーインボードを用いて
電源電圧を印加し上記半導体素子のリーク電流をモニタ
ーすることを特徴とするものである。
【0008】
【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図1(A)、(B)及び図2は本発明の一つの
実施例を説明するためのもので、図1(A)はバーイン
される半導体ウェハと、その各半導体素子に電源電圧を
印加するためのバーインボードを示す斜視図、(B)は
測定装置を示す断面図、図2はバーインテスト回路の回
路図である。
明する。図1(A)、(B)及び図2は本発明の一つの
実施例を説明するためのもので、図1(A)はバーイン
される半導体ウェハと、その各半導体素子に電源電圧を
印加するためのバーインボードを示す斜視図、(B)は
測定装置を示す断面図、図2はバーインテスト回路の回
路図である。
【0009】図において、1はバーインされる半導体ウ
ェハ、2、2、…は半導体ウェハ1の半導体素子、3
a、3a、…は電源電極パッド、3b、3b、…は接地
電極パッド、3c、3c、…は入力端子電極パッドで、
該パッド3c、3c、…に信号を受けることにより各半
導体素子2は動作状態になり、電源電極パッド3a・接
地電極パッド3b間に受ける電源電圧により電圧ストレ
スが与えられる。尚、本実施例は、このように単に電源
電圧を印加するだけでなく入力端子電極パッド3cに信
号を印加することが必要なダイナミックバーインを例と
している。
ェハ、2、2、…は半導体ウェハ1の半導体素子、3
a、3a、…は電源電極パッド、3b、3b、…は接地
電極パッド、3c、3c、…は入力端子電極パッドで、
該パッド3c、3c、…に信号を受けることにより各半
導体素子2は動作状態になり、電源電極パッド3a・接
地電極パッド3b間に受ける電源電圧により電圧ストレ
スが与えられる。尚、本実施例は、このように単に電源
電圧を印加するだけでなく入力端子電極パッド3cに信
号を印加することが必要なダイナミックバーインを例と
している。
【0010】4はバーインボードで、半導体ウェハ1の
各半導体素子2、2、…に電源電圧を与えると共に半導
体素子を動作させる信号を与えるためのものである。5
はバーインボード4のベースで、例えば樹脂からなる。
6、6、…は該ベース5の表面及び内部に形成された配
線膜、7、7、…はバイアホール(スルーホール)、
8、8、…はバーインボード4の裏面に形成された突起
電極であり、金あるいは銅からなり、半導体ウェハ1の
各半導体素子2、2、…の各電極パッド3、3、…に対
応したところに位置されている。尚、突起電極8、8、
…の位置は、ボード4と半導体ウェハ1の熱膨張係数、
バーイン温度を考慮に入れバーイン温度、例えば125
℃で該突起電極8、8、…がパッド3、3、…と位置整
合するように設定されている。
各半導体素子2、2、…に電源電圧を与えると共に半導
体素子を動作させる信号を与えるためのものである。5
はバーインボード4のベースで、例えば樹脂からなる。
6、6、…は該ベース5の表面及び内部に形成された配
線膜、7、7、…はバイアホール(スルーホール)、
8、8、…はバーインボード4の裏面に形成された突起
電極であり、金あるいは銅からなり、半導体ウェハ1の
各半導体素子2、2、…の各電極パッド3、3、…に対
応したところに位置されている。尚、突起電極8、8、
…の位置は、ボード4と半導体ウェハ1の熱膨張係数、
バーイン温度を考慮に入れバーイン温度、例えば125
℃で該突起電極8、8、…がパッド3、3、…と位置整
合するように設定されている。
【0011】9、9、…はバーインボード4の端子で、
制御回路10に接続されている。本バーインボード4は
テスト用制御回路10と半導体ウェハ1の間に介在し、
その各突起電極8、8、…をそれと対応する、半導体ウ
ェハ1の各半導体素子2、2、…の各電極パッド3、
3、…に接触させることにより各半導体素子2、2、…
に電源電圧を印加すると共に各入力端子に信号を与える
ことができる。尚、図1においてはバーインボード4が
便宜上恰も半導体ウェハ1の一列の半導体素子2、2、
…に対してのみ電源電圧、信号を印加できるような構成
であるかのように図示されているが、実際は全半導体素
子2、2、…に対して電源電圧、信号を印加できる構成
になっている。
制御回路10に接続されている。本バーインボード4は
テスト用制御回路10と半導体ウェハ1の間に介在し、
その各突起電極8、8、…をそれと対応する、半導体ウ
ェハ1の各半導体素子2、2、…の各電極パッド3、
3、…に接触させることにより各半導体素子2、2、…
に電源電圧を印加すると共に各入力端子に信号を与える
ことができる。尚、図1においてはバーインボード4が
便宜上恰も半導体ウェハ1の一列の半導体素子2、2、
…に対してのみ電源電圧、信号を印加できるような構成
であるかのように図示されているが、実際は全半導体素
子2、2、…に対して電源電圧、信号を印加できる構成
になっている。
【0012】11は高温恒温槽、12はウェハステージ
で、恒温槽11内にて半導体ウェハ1を真空吸着しなが
ら載置する。13は真空吸引孔である。このように真空
吸着することにより温度による半導体ウェハ1の反りを
なくすことが可能となる。本ウェハステージ12は上下
動可能に設けられており、上昇することにより半導体ウ
ェハ1の各電極パッド3、3、…をバーインボード4の
各突起電極8、8、…に接触させて電源電圧印加、信号
印加可能な状態になるようになっている。
で、恒温槽11内にて半導体ウェハ1を真空吸着しなが
ら載置する。13は真空吸引孔である。このように真空
吸着することにより温度による半導体ウェハ1の反りを
なくすことが可能となる。本ウェハステージ12は上下
動可能に設けられており、上昇することにより半導体ウ
ェハ1の各電極パッド3、3、…をバーインボード4の
各突起電極8、8、…に接触させて電源電圧印加、信号
印加可能な状態になるようになっている。
【0013】14はバーインボード4を補強する補強板
で、これによりバーインボード4の温度による反りを減
少させることができる。15、15は恒温槽11の天井
に設けられた位置合せ機構(18)に垂設されたバーイ
ンボード保持軸で、下端部にストッパ16、16が取り
付けられている。バーインボード4は該バーインボード
保持軸15、15により上下動可能に保持されてストッ
パ16、16によりバーインボード保持軸15、15か
ら離脱しないようにされている。17、17はバーイン
ボード保持軸15、15のバーインボード4よりも上の
部分に外嵌状に縮設されたコイルスプリングで、バーイ
ンボード4を下側へ付勢する。18はバーインボード保
持軸15、15により保持されたバーインボード4を
X、Y方向に移動する位置合せ機構である。
で、これによりバーインボード4の温度による反りを減
少させることができる。15、15は恒温槽11の天井
に設けられた位置合せ機構(18)に垂設されたバーイ
ンボード保持軸で、下端部にストッパ16、16が取り
付けられている。バーインボード4は該バーインボード
保持軸15、15により上下動可能に保持されてストッ
パ16、16によりバーインボード保持軸15、15か
ら離脱しないようにされている。17、17はバーイン
ボード保持軸15、15のバーインボード4よりも上の
部分に外嵌状に縮設されたコイルスプリングで、バーイ
ンボード4を下側へ付勢する。18はバーインボード保
持軸15、15により保持されたバーインボード4を
X、Y方向に移動する位置合せ機構である。
【0014】本バーイン装置は、上記位置合せ機構18
によりバーインボード4を適宜位置合せをし、その後、
ウェハステージ12を上昇させることによりバーインボ
ード4の各電極パッド8、8、…をそれと対応する、半
導体ウェハ1の各半導体素子2、2、…の電極パッド
3、3、…と電気的に接続することができる。
によりバーインボード4を適宜位置合せをし、その後、
ウェハステージ12を上昇させることによりバーインボ
ード4の各電極パッド8、8、…をそれと対応する、半
導体ウェハ1の各半導体素子2、2、…の電極パッド
3、3、…と電気的に接続することができる。
【0015】次に、図2に従ってバーインテスト回路図
を説明する。18は電源で、この電源電圧が半導体素子
2、2、…に対してその半導体素子2、2、…と対応す
るスイッチを介して印加される。A、A、…はリーク電
流を測定する電流計で、各半導体素子2、2、…に対応
して設けられており、クロックCLOCKl〜CLOC
Knによりスイッチが制御されてシーケンシャルに各半
導体素子2、2、…のリーク電流を測定できるようにな
っている。この全半導体素子に対するシーケンシャルな
リーク電流のモニターは一定のインターバルをおいて周
期的に行う。
を説明する。18は電源で、この電源電圧が半導体素子
2、2、…に対してその半導体素子2、2、…と対応す
るスイッチを介して印加される。A、A、…はリーク電
流を測定する電流計で、各半導体素子2、2、…に対応
して設けられており、クロックCLOCKl〜CLOC
Knによりスイッチが制御されてシーケンシャルに各半
導体素子2、2、…のリーク電流を測定できるようにな
っている。この全半導体素子に対するシーケンシャルな
リーク電流のモニターは一定のインターバルをおいて周
期的に行う。
【0016】具体的には、各半導体素子2、2、…はそ
れぞれ通常は電源電圧を電流計Aを介することなく電源
電圧を受けるが、自己と対応するクロックCLOCKが
発生したときはそのクロックCLOCKにより制御され
たスイッチにより電流計Aを介して電源電圧を受ける状
態になり、リーク電流がモニターされるようになってい
る。そして、本実施例においてはダイナミックバーイン
であるために、バーイン中常に全半導体素子2、2、…
にそれを動作状態にする入力クロックICLKが印加さ
れる。
れぞれ通常は電源電圧を電流計Aを介することなく電源
電圧を受けるが、自己と対応するクロックCLOCKが
発生したときはそのクロックCLOCKにより制御され
たスイッチにより電流計Aを介して電源電圧を受ける状
態になり、リーク電流がモニターされるようになってい
る。そして、本実施例においてはダイナミックバーイン
であるために、バーイン中常に全半導体素子2、2、…
にそれを動作状態にする入力クロックICLKが印加さ
れる。
【0017】このような電源電圧を印加してのリーク電
流のモニターは所定の温度(例えば125℃)にされた
恒温槽11内で所定時間行われ、リーク電流が許容値を
越えた半導体素子2、2、…は不良として扱われること
となる。そして、バーイン途中で不良になった半導体素
子2、2、…に対してはスイッチを切ることにより以後
電源電圧の供給が停止され、電流計A、A、…も切離さ
れる。
流のモニターは所定の温度(例えば125℃)にされた
恒温槽11内で所定時間行われ、リーク電流が許容値を
越えた半導体素子2、2、…は不良として扱われること
となる。そして、バーイン途中で不良になった半導体素
子2、2、…に対してはスイッチを切ることにより以後
電源電圧の供給が停止され、電流計A、A、…も切離さ
れる。
【0018】このようなバーイン方法によれば、半導体
ウェハ1全部の半導体装置に対して一つのバーインボー
ド4を用意すれば、半導体ウェハ1を構成する全半導体
素子2、2、…に対して同時にバーインすることがで
き、従来のように半導体装置一つ一つに対してバーイン
用のソケットを用意する必要がなくなる。従って、設備
費が安価で済む。
ウェハ1全部の半導体装置に対して一つのバーインボー
ド4を用意すれば、半導体ウェハ1を構成する全半導体
素子2、2、…に対して同時にバーインすることがで
き、従来のように半導体装置一つ一つに対してバーイン
用のソケットを用意する必要がなくなる。従って、設備
費が安価で済む。
【0019】そして、バーインボード4を半導体ウェハ
1に対して位置合せして半導体ウェハ1をバーインボー
ド4に押し付けることによって半導体ウェハ1の全半導
体素子2、2、…に対して電源電圧及び入力クロックI
CLKを印加することが可能となり、従来のように半導
体装置一個一個をソケットに装着するような面倒な作業
は必要ではなくなる。従って、工数の低減を図り、コス
トを低減させることができる。
1に対して位置合せして半導体ウェハ1をバーインボー
ド4に押し付けることによって半導体ウェハ1の全半導
体素子2、2、…に対して電源電圧及び入力クロックI
CLKを印加することが可能となり、従来のように半導
体装置一個一個をソケットに装着するような面倒な作業
は必要ではなくなる。従って、工数の低減を図り、コス
トを低減させることができる。
【0020】また、半導体装置の装着によってリード曲
りが生じるという従来の問題は半導体ウェハ状態でバー
インする本バーイン方法においては生じる余地がなく、
不良率低減を図ることができる。
りが生じるという従来の問題は半導体ウェハ状態でバー
インする本バーイン方法においては生じる余地がなく、
不良率低減を図ることができる。
【0021】また、半導体ウェハの状態でバーインする
ので、バーイン不良の半導体素子についてダイボンド、
ワイヤボンディング、樹脂封止をする必要性がなくな
り、材料、工数の無駄の低減を図ることができる。そし
て、半導体ウェハの状態でバーインするので、早い段階
でテスト結果を品質管理に活かすことができる。また、
半導体ウェハ内におけるバーイン不良の分布を把握で
き、不良の原因の追究がし易くなる。
ので、バーイン不良の半導体素子についてダイボンド、
ワイヤボンディング、樹脂封止をする必要性がなくな
り、材料、工数の無駄の低減を図ることができる。そし
て、半導体ウェハの状態でバーインするので、早い段階
でテスト結果を品質管理に活かすことができる。また、
半導体ウェハ内におけるバーイン不良の分布を把握で
き、不良の原因の追究がし易くなる。
【0022】尚、図3は本発明の別の実施例であるとこ
ろのスタティックバーインをする場合のバーインテスト
回路を示すものである。本回路の図2に示す回路との違
いは、全半導体素子に内部回路を動作させるための入力
クロックICLKを印加する必要がないので、その入力
クロックICLKを印加する配線が存在していないとい
う点だけであり、他は全く同じである。
ろのスタティックバーインをする場合のバーインテスト
回路を示すものである。本回路の図2に示す回路との違
いは、全半導体素子に内部回路を動作させるための入力
クロックICLKを印加する必要がないので、その入力
クロックICLKを印加する配線が存在していないとい
う点だけであり、他は全く同じである。
【0023】尚、上記実施例においては補強板14を用
いてバーインボード4の温度(例えば125℃)時にお
ける反りの低減を図っていた。しかし、バーインボード
4自身に反りの少ない材料を用いる等すれば、補強板1
4は必ずしも必要ではない。また、バーインを恒温槽を
用いることなく、ウェハステージ12内にヒーターを入
れこのヒーターにより半導体ウェハ1に熱的ストレスを
与えることにより行うようにしても良い。このように本
発明は種々の態様で実施できる。
いてバーインボード4の温度(例えば125℃)時にお
ける反りの低減を図っていた。しかし、バーインボード
4自身に反りの少ない材料を用いる等すれば、補強板1
4は必ずしも必要ではない。また、バーインを恒温槽を
用いることなく、ウェハステージ12内にヒーターを入
れこのヒーターにより半導体ウェハ1に熱的ストレスを
与えることにより行うようにしても良い。このように本
発明は種々の態様で実施できる。
【0024】
【発明の効果】本発明半導体装置のバーイン方法は、半
導体ウェハの半導体素子に対して電源電圧を印加し該半
導体素子のリーク電流をモニターすることを特徴とする
ことを特徴とする。従って、本発明半導体装置のバーイ
ン方法によれば、半導体ウェハの半導体素子に対して電
源電圧を印加してリーク電流のモニターをするので、半
導体ウェハの状態でバーインができる。従って、半導体
装置の組立をする前にバーイン不良の半導体素子を取り
除くことができる。依って、不良の半導体素子に対して
ダイボンディング、ワイヤボンディング、樹脂封止等を
行うという材料、工数の無駄をなくすことができる。ま
た、早い段階でバーイン不良の検出ができるので、検出
結果を早い段階で品質管理に活かすことができる。ま
た、半導体ウェハの状態でバーイン不良を検出できるの
で、半導体ウェハ内におけるバーイン不良の分布を把握
でき、不良原因の追究が容易になる。
導体ウェハの半導体素子に対して電源電圧を印加し該半
導体素子のリーク電流をモニターすることを特徴とする
ことを特徴とする。従って、本発明半導体装置のバーイ
ン方法によれば、半導体ウェハの半導体素子に対して電
源電圧を印加してリーク電流のモニターをするので、半
導体ウェハの状態でバーインができる。従って、半導体
装置の組立をする前にバーイン不良の半導体素子を取り
除くことができる。依って、不良の半導体素子に対して
ダイボンディング、ワイヤボンディング、樹脂封止等を
行うという材料、工数の無駄をなくすことができる。ま
た、早い段階でバーイン不良の検出ができるので、検出
結果を早い段階で品質管理に活かすことができる。ま
た、半導体ウェハの状態でバーイン不良を検出できるの
で、半導体ウェハ内におけるバーイン不良の分布を把握
でき、不良原因の追究が容易になる。
【0025】本発明バーインボードは、基板に、半導体
ウェハの半導体素子に対して電源電圧を供給する複数の
配線膜と、該配線膜と接続され上記半導体素子の各電極
と電気的に接触する突起電極を設けてなることを特徴と
するものである。従って、本発明バーインボードによれ
ば、各突起電極をそれに対応する半導体ウェハに電源電
極に位置合せして電気的接触をとることにより半導体ウ
ェハの各半導体素子にバーインに必要な電源電圧の印加
をすることが可能になる。依って、1つのバーインボー
ドで半導体ウェハ内の半導体素子に対するソケットとし
て機能することができ、設備費の低減が可能になる。ま
た、バーインのために個々の半導体装置毎に一つずつソ
ケットを着脱することも不要であり、半導体ウェハの半
導体素子全数に対して同時に電源電圧の印加に必要な電
気的接続が可能になる。勿論、バーインのためにリード
曲りが生じる等の余地はなくなる。
ウェハの半導体素子に対して電源電圧を供給する複数の
配線膜と、該配線膜と接続され上記半導体素子の各電極
と電気的に接触する突起電極を設けてなることを特徴と
するものである。従って、本発明バーインボードによれ
ば、各突起電極をそれに対応する半導体ウェハに電源電
極に位置合せして電気的接触をとることにより半導体ウ
ェハの各半導体素子にバーインに必要な電源電圧の印加
をすることが可能になる。依って、1つのバーインボー
ドで半導体ウェハ内の半導体素子に対するソケットとし
て機能することができ、設備費の低減が可能になる。ま
た、バーインのために個々の半導体装置毎に一つずつソ
ケットを着脱することも不要であり、半導体ウェハの半
導体素子全数に対して同時に電源電圧の印加に必要な電
気的接続が可能になる。勿論、バーインのためにリード
曲りが生じる等の余地はなくなる。
【図1】(A)、(B)は本発明の一つの実施例を示す
もので、(A)は半導体ウェハとバーインボードを示す
斜視図、(B)はバーイン装置の断面図である。
もので、(A)は半導体ウェハとバーインボードを示す
斜視図、(B)はバーイン装置の断面図である。
【図2】バーインテスト回路の一例を示す回路図であ
る。
る。
【図3】バーインテスト回路図の別の例を示す回路図で
ある。
ある。
1 半導体ウェハ
2 半導体素子
3a、3b 電源電圧印加用電極パッド
4 バーインボード
6 配線膜
8 突起電極
【手続補正書】
【提出日】平成3年11月21日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0003
【補正方法】変更
【補正内容】
【0003】
【発明が解決しようとする課題】ところで、樹脂封止等
の封止を終えた半導体装置に対してバーインする場合に
は、いくつかの問題がある。先ず第1に、個々の半導体
装置それぞれに対してソケットを含めたバーイン用の基
板が必要となり、1枚の半導体ウェハ分の例えば数十〜
数百個の半導体装置を同時に行う場合、バーイン用の基
板が数〜数十個必要となり、設備費が膨大になった。第
2にバーインのために各バーイン用基板に半導体装置を
着脱するために多大の工数が必要となり、コスト増の一
因となるという問題がある。しかも、多くの場合、専用
装置が必要となり、これも設備費増大の一因となる。ま
た、半導体装置のソケットへの着脱の際に半導体装置の
外部リードが曲り、半導体装置の多層回路基板への取り
付けのための半田リフローの時に生じる半田リフロー不
良の原因ともなる。第3に、樹脂封止等封止をして完成
品となった段階でバーインにより不良品であることが確
認されるので、半導体素子がダイシングされてから樹脂
封止等の封止をして完成させるまでに要した材料、工数
がその不良の半導体装置については完全に無駄になり、
これが半導体装置の製造コストに含まれるので半導体装
置低価格化を制約する一因となるという問題があった。
の封止を終えた半導体装置に対してバーインする場合に
は、いくつかの問題がある。先ず第1に、個々の半導体
装置それぞれに対してソケットを含めたバーイン用の基
板が必要となり、1枚の半導体ウェハ分の例えば数十〜
数百個の半導体装置を同時に行う場合、バーイン用の基
板が数〜数十個必要となり、設備費が膨大になった。第
2にバーインのために各バーイン用基板に半導体装置を
着脱するために多大の工数が必要となり、コスト増の一
因となるという問題がある。しかも、多くの場合、専用
装置が必要となり、これも設備費増大の一因となる。ま
た、半導体装置のソケットへの着脱の際に半導体装置の
外部リードが曲り、半導体装置の多層回路基板への取り
付けのための半田リフローの時に生じる半田リフロー不
良の原因ともなる。第3に、樹脂封止等封止をして完成
品となった段階でバーインにより不良品であることが確
認されるので、半導体素子がダイシングされてから樹脂
封止等の封止をして完成させるまでに要した材料、工数
がその不良の半導体装置については完全に無駄になり、
これが半導体装置の製造コストに含まれるので半導体装
置低価格化を制約する一因となるという問題があった。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0010
【補正方法】変更
【補正内容】
【0010】4はバーインボードで、半導体ウェハ1の
各半導体素子2、2、…に電源電圧を与えると共に半導
体素子を動作させる信号を与えるためのものである。5
はバーインボード4のベースで、例えばガラス繊維入り
樹脂からなる。6、6、…は該ベース5の表面及び内部
に形成された配線膜、7、7、…はバイアホール(スル
ーホール)、8、8、…はバーインボード4の裏面に形
成された突起電極であり、金あるいは銅からなり、半導
体ウェハ1の各半導体素子2、2、…の各電極パッド
3、3、…に対応したところに位置されている。尚、突
起電極8、8、…の位置は、ボード4と半導体ウェハ1
の熱膨張係数、バーイン温度を考慮に入れバーイン温
度、例えば125℃で該突起電極8、8、…がパッド
3、3、…と位置整合するように設定されている。
各半導体素子2、2、…に電源電圧を与えると共に半導
体素子を動作させる信号を与えるためのものである。5
はバーインボード4のベースで、例えばガラス繊維入り
樹脂からなる。6、6、…は該ベース5の表面及び内部
に形成された配線膜、7、7、…はバイアホール(スル
ーホール)、8、8、…はバーインボード4の裏面に形
成された突起電極であり、金あるいは銅からなり、半導
体ウェハ1の各半導体素子2、2、…の各電極パッド
3、3、…に対応したところに位置されている。尚、突
起電極8、8、…の位置は、ボード4と半導体ウェハ1
の熱膨張係数、バーイン温度を考慮に入れバーイン温
度、例えば125℃で該突起電極8、8、…がパッド
3、3、…と位置整合するように設定されている。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0012
【補正方法】変更
【補正内容】
【0012】11は高温恒温槽、12はウェハステージ
で、恒温槽11内にて半導体ウェハ1を真空吸着しなが
ら載置する。13は真空吸引孔である。このように真空
吸着することにより温度による半導体ウェハ1の反りを
なくすことが可能となる。本ウェハステージ12は上下
及びX、Y方向に移動可能に設けられており、位置合せ
後に上昇することにより半導体ウェハ1の各電極パッド
3、3、…をバーインボード4の各突起電極8、8、…
に接触させて電源電圧印加、信号印加可能な状態になる
ようになっている。
で、恒温槽11内にて半導体ウェハ1を真空吸着しなが
ら載置する。13は真空吸引孔である。このように真空
吸着することにより温度による半導体ウェハ1の反りを
なくすことが可能となる。本ウェハステージ12は上下
及びX、Y方向に移動可能に設けられており、位置合せ
後に上昇することにより半導体ウェハ1の各電極パッド
3、3、…をバーインボード4の各突起電極8、8、…
に接触させて電源電圧印加、信号印加可能な状態になる
ようになっている。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0013
【補正方法】変更
【補正内容】
【0013】14はバーインボード4を補強する補強板
で、これによりバーインボード4の温度による反りを減
少させることができる。15、15は恒温槽11の天井
に設けられた位置合せ機構(18)に垂設されたバーイ
ンボード保持軸で、下端部にストッパ16、16が取り
付けられている。バーインボード4は該バーインボード
保持軸15、15により上下動可能に保持されてストッ
パ16、16によりバーインボード保持軸15、15か
ら離脱しないようにされている。17、17はバーイン
ボード保持軸15、15のバーインボード4よりも上の
部分に外嵌状に縮設されたコイルスプリングで、バーイ
ンボード4を下側へ付勢する。18はバーインボード保
持軸15、15により保持されたバーインボード4を高
温恒温槽11の内壁天井部に固定するための固定用支持
板である。
で、これによりバーインボード4の温度による反りを減
少させることができる。15、15は恒温槽11の天井
に設けられた位置合せ機構(18)に垂設されたバーイ
ンボード保持軸で、下端部にストッパ16、16が取り
付けられている。バーインボード4は該バーインボード
保持軸15、15により上下動可能に保持されてストッ
パ16、16によりバーインボード保持軸15、15か
ら離脱しないようにされている。17、17はバーイン
ボード保持軸15、15のバーインボード4よりも上の
部分に外嵌状に縮設されたコイルスプリングで、バーイ
ンボード4を下側へ付勢する。18はバーインボード保
持軸15、15により保持されたバーインボード4を高
温恒温槽11の内壁天井部に固定するための固定用支持
板である。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0014
【補正方法】変更
【補正内容】
【0014】本バーイン装置は、上記位置合せ機構を併
設したウェハステージ12により半導体ウェハ1をバー
インボード4に対して適宜位置合せをし、その後、ウェ
ハステージ12を上昇させることによりバーインボード
4の各電極パッド8、8、…をそれと対応する、半導体
ウェハ1の各半導体素子2、2、…の電極パッド3、
3、…と電気的に接続することができる。
設したウェハステージ12により半導体ウェハ1をバー
インボード4に対して適宜位置合せをし、その後、ウェ
ハステージ12を上昇させることによりバーインボード
4の各電極パッド8、8、…をそれと対応する、半導体
ウェハ1の各半導体素子2、2、…の電極パッド3、
3、…と電気的に接続することができる。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0015
【補正方法】変更
【補正内容】
【0015】次に、図2に従ってバーインテスト回路図
を説明する。19は電源で、この電源電圧が半導体素子
2、2、…に対してその半導体素子2、2、…と対応す
るスイッチを介して印加される。A、A、…はリーク電
流を測定する電流計で、各半導体素子2、2、…に対応
して設けられており、クロックCLOCKl〜CLOC
Knによりスイッチが制御されてシーケンシャルに各半
導体素子2、2、…のリーク電流を測定できるようにな
っている。この全半導体素子に対するシーケンシャルな
リーク電流のモニターは一定のインターバルをおいて周
期的に行う。
を説明する。19は電源で、この電源電圧が半導体素子
2、2、…に対してその半導体素子2、2、…と対応す
るスイッチを介して印加される。A、A、…はリーク電
流を測定する電流計で、各半導体素子2、2、…に対応
して設けられており、クロックCLOCKl〜CLOC
Knによりスイッチが制御されてシーケンシャルに各半
導体素子2、2、…のリーク電流を測定できるようにな
っている。この全半導体素子に対するシーケンシャルな
リーク電流のモニターは一定のインターバルをおいて周
期的に行う。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】0019
【補正方法】変更
【補正内容】
【0019】そして、半導体ウェハ1をバーインボード
4に対して位置合せして半導体ウェハ1をバーインボー
ド4に押し付けることによって半導体ウェハ1の全半導
体素子2、2、…に対して電源電圧及び入力クロックI
CLKを印加することが可能となり、従来のように半導
体装置一個一個をソケットに装着するような面倒な作業
は必要ではなくなる。従って、工数の低減を図り、コス
トを低減させることができる。
4に対して位置合せして半導体ウェハ1をバーインボー
ド4に押し付けることによって半導体ウェハ1の全半導
体素子2、2、…に対して電源電圧及び入力クロックI
CLKを印加することが可能となり、従来のように半導
体装置一個一個をソケットに装着するような面倒な作業
は必要ではなくなる。従って、工数の低減を図り、コス
トを低減させることができる。
Claims (2)
- 【請求項1】 半導体ウェハの各半導体素子に対して電
源電圧を印加し上記各半導体素子のリーク電流をモニタ
ーすることを特徴とする半導体装置のバーイン方法 - 【請求項2】 基板に、半導体ウェハの各半導体素子に
対して電源電圧を供給する複数の配線膜と、該配線膜と
接続され上記各半導体素子の各電極と電気的に接触する
突起電極を設けてなることを特徴とする請求項1記載の
半導体装置のバーイン方法に用いるバーインボード
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3202371A JPH0529418A (ja) | 1991-07-17 | 1991-07-17 | 半導体装置のバーイン方法及びそれに用いるバーインボード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3202371A JPH0529418A (ja) | 1991-07-17 | 1991-07-17 | 半導体装置のバーイン方法及びそれに用いるバーインボード |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0529418A true JPH0529418A (ja) | 1993-02-05 |
Family
ID=16456396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3202371A Pending JPH0529418A (ja) | 1991-07-17 | 1991-07-17 | 半導体装置のバーイン方法及びそれに用いるバーインボード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0529418A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0587874A (ja) * | 1991-09-30 | 1993-04-06 | Mitsubishi Electric Corp | 半導体恒温加速試験装置 |
WO2003017335A3 (en) * | 2001-08-13 | 2003-12-18 | Honeywell Int Inc | Systems for wafer level burn-in of electronic devices |
KR100455731B1 (ko) * | 1996-05-22 | 2004-12-31 | 주식회사 하이닉스반도체 | 웨이퍼번-인테스트장치 |
US7700379B2 (en) | 2001-08-13 | 2010-04-20 | Finisar Corporation | Methods of conducting wafer level burn-in of electronic devices |
US8039277B2 (en) | 2001-08-13 | 2011-10-18 | Finisar Corporation | Providing current control over wafer borne semiconductor devices using overlayer patterns |
-
1991
- 1991-07-17 JP JP3202371A patent/JPH0529418A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0587874A (ja) * | 1991-09-30 | 1993-04-06 | Mitsubishi Electric Corp | 半導体恒温加速試験装置 |
KR100455731B1 (ko) * | 1996-05-22 | 2004-12-31 | 주식회사 하이닉스반도체 | 웨이퍼번-인테스트장치 |
WO2003017335A3 (en) * | 2001-08-13 | 2003-12-18 | Honeywell Int Inc | Systems for wafer level burn-in of electronic devices |
WO2003017325A3 (en) * | 2001-08-13 | 2004-01-08 | Honeywell Int Inc | Providing current control over wafer borne semiconductor devices using trenches |
US7190184B2 (en) | 2001-08-13 | 2007-03-13 | Finisar Corporation | Systems for wafer level burn-in of electronic devices |
US7662650B2 (en) | 2001-08-13 | 2010-02-16 | Finisar Corporation | Providing photonic control over wafer borne semiconductor devices |
US7700379B2 (en) | 2001-08-13 | 2010-04-20 | Finisar Corporation | Methods of conducting wafer level burn-in of electronic devices |
US8039277B2 (en) | 2001-08-13 | 2011-10-18 | Finisar Corporation | Providing current control over wafer borne semiconductor devices using overlayer patterns |
US8129253B2 (en) | 2001-08-13 | 2012-03-06 | Finisar Corporation | Providing current control over wafer borne semiconductor devices using trenches |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7733106B2 (en) | Apparatus and method of testing singulated dies | |
JP2837829B2 (ja) | 半導体装置の検査方法 | |
US5389873A (en) | Pressure contact chip and wafer testing device | |
KR19980032057A (ko) | 프로브 카드 및 그것을 이용한 시험장치 | |
JPH0817198B2 (ja) | バーンイン試験用の回路チップと一時キャリアとの間の接続を行うための方法及び装置 | |
JP2020106454A (ja) | 温度測定部材、検査装置及び温度測定方法 | |
JPH0529418A (ja) | 半導体装置のバーイン方法及びそれに用いるバーインボード | |
KR950013605B1 (ko) | 번인 테스트용 칩 홀딩장치 및 그 제조방법 | |
JP3416668B2 (ja) | プロービングカード | |
JPH03120742A (ja) | 半導体装置のエージング方法、及び、同装置 | |
US11573266B2 (en) | Electronic device temperature test on strip film frames | |
JPH0653294A (ja) | プロービング装置 | |
KR20220058152A (ko) | 반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법 | |
JPH10189672A (ja) | コンタクタおよび半導体装置の検査方法 | |
JP2885283B2 (ja) | フリップチップ接続用回路素子 | |
JPH03102848A (ja) | 半導体装置のエージング方法 | |
KR950012291B1 (ko) | 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법 | |
JPH05206233A (ja) | 半導体のエージング装置 | |
JPH1174321A (ja) | プローブ装置 | |
JP3792026B2 (ja) | 半導体装置およびその検査方法 | |
JPH07231021A (ja) | ウエハーバーンイン装置 | |
JPH03171749A (ja) | プローブカード及び半導体試験装置 | |
JPH06300778A (ja) | プローブピンの酸化膜防止方法 | |
JP3938876B2 (ja) | 半導体装置の製造方法 | |
JPH08306747A (ja) | 半導体装置の検査方法及びその検査に用いるプローブカード |