JPH10189672A - コンタクタおよび半導体装置の検査方法 - Google Patents

コンタクタおよび半導体装置の検査方法

Info

Publication number
JPH10189672A
JPH10189672A JP29555597A JP29555597A JPH10189672A JP H10189672 A JPH10189672 A JP H10189672A JP 29555597 A JP29555597 A JP 29555597A JP 29555597 A JP29555597 A JP 29555597A JP H10189672 A JPH10189672 A JP H10189672A
Authority
JP
Japan
Prior art keywords
semiconductor chip
contactor
semiconductor
side wall
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29555597A
Other languages
English (en)
Other versions
JP3196173B2 (ja
Inventor
Katsuhiko Tsuura
克彦 津浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP29555597A priority Critical patent/JP3196173B2/ja
Publication of JPH10189672A publication Critical patent/JPH10189672A/ja
Application granted granted Critical
Publication of JP3196173B2 publication Critical patent/JP3196173B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】 【課題】 高温のバーンイン試験でも半導体チップのパ
ッド電極とコンタクタのバンプ電極との位置のずれを生
じないようにする。 【解決手段】 コンタクタ10のくぼみ11に、スクラ
イブラインで切り離された半導体チップ15が装着さ
れ、バンプ電極13と半導体チップ15のパッド電極が
接触し電気的に接続される。かつコンタクタ10のくぼ
み11間の側壁部13は、断面を台形状としたためスク
ライブラインの溝部16に入り易く、かつ半導体チップ
15がくぼみ11に容易にセットできる。コンタクタ1
0と半導体チップ15のついたダイシングシート14を
押圧し電気的接続を確実にする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ウエハに形
成された複数の半導体チップの集積回路をウエハ状態で
一括して検査するコンタクタおよび半導体装置の検査方
法に関するものである。
【0002】
【従来の技術】近年、半導体集積回路装置(以下、半導
体装置という)を搭載した電子機器の小型化の進歩は目
ざましく、また低価格化もかなり具現化されている。こ
のような事情から、電子機器の主要部材である半導体装
置それ自体に対する小型化と低価格化への要求はより強
いものとなっている。
【0003】通常、半導体装置の製造における実装工程
では、半導体チップをリードフレームのダイパッドに接
着した後、ボンディングワイヤにより半導体チップとリ
ードフレームが電気的に接続され、次に半導体チップお
よびリードフレームは樹脂またはセラミックスにより封
止された状態で供給されて、プリント基板に実装され
る。ところが、樹脂やセラミックスなどの封止材料は電
気回路特性に直接作用するものではないので、電子機器
の小型化,軽量化を図るために、半導体装置として半導
体ウエハから切り出したままで未封止状態の半導体チッ
プを回路基板に直接実装する方法が開発されている。し
かし、この方法の場合には当然半導体チップとしては、
その品質が保証されていることが必要である。
【0004】よって、半導体チップの品質保証のため、
半導体装置の出荷検査を行う前に、半導体装置にストレ
スを印加し、潜在不良を顕在化させて故障を起こす半導
体装置を除去するバーンイン試験が一般的に行われる。
従来は半導体チップを樹脂またはセラミックスなどで封
止した後に、複数のソケットを備えたバーンイン用ボー
ドに装着し、半導体装置に通常の使用状態よりも高い電
圧を印加し、高温状態で動作させることによって半導体
装置にストレスを加える方法が一般的であった。
【0005】未封止の状態の半導体チップをバーンイン
試験を行う場合には、半導体チップ用ソケットを用いて
信頼性保証用の通電基板に実装してバーンイン試験をす
る方法があるが、半導体チップ用ソケットは高価であ
り、また未封止の半導体チップは取り扱いが煩雑である
ため、試験に長時間を要する。このために、ウエハ状態
で一括してバーンイン試験をする方法が開発されてい
る。
【0006】ウエハ状態で一括してバーンイン試験等の
検査を実施するには、単一の半導体ウエハ上に形成され
た複数の半導体チップにプローブ針を立てて電気的な接
続をとり、電源電圧や信号を同時に印加して、前記複数
の半導体チップを動作させる必要がある。このため、非
常に多くのプローブ針を持つプローブカードが必要にな
り、その価格も高価なものになっている。
【0007】例えば、1デバイスあたり数本から数十本
のプローブ針が必要となり、1ウエハあたりのデバイス
数が数百以上あることから、千本以上のプローブ針を備
えたプローブカードが必要となる。しかしながら、この
ようなプローブカードの製作は極めて困難である。
【0008】そこで、フレキシブル基板にバンプ電極が
設けられた薄膜型のプローブカードよりなるコンタクタ
が提案されている(日東技法 Vol.28.No.2(Oct. 1990
PP.57-62)を参照)。
【0009】以下に、前記のコンタクタを用いたバーン
イン試験について説明する。図12はコンタクタを用い
たプロービングの状態を示す部分断面図である。図12
において、1はカード型のコンタクタ、2はポリイミド
基板、3はポリイミド基板2上に形成された配線層、4
はプローブ端子としてのバンプ電極、5は配線層3とバ
ンプ電極4とを接続するスルーホール、6は半導体ウエ
ハ、7はパッド電極である。
【0010】図12に示すように、コンタクタ1を被測
定基板上のバーンイン試験を行う半導体ウエハ6に押し
つけて、検査用電極として半導体ウエハ6上のパッド電
極7とコンタクタ1のバンプ電極4とを電気的に接続す
る。この状態で電源電圧や信号を配線層3を介してバン
プ電極4より印加することにより、半導体ウエハ6の検
査が可能となる。
【0011】
【発明が解決しようとする課題】従来は、半導体ウエハ
とコンタクタの位置合わせは、コンタクタに設けられる
基準位置と半導体ウエハ上に数箇所設けられたアライメ
ントマークによって行っていた。しかしながら、コンタ
クタのバンプ電極と半導体ウエハ上のパッド電極のアラ
イメントが正確に接触しているかどうかを目視で確認す
ることができず、正確なアライメントを実現することは
困難であった。また、アライメントが行われた後に、振
動などによって、半導体ウエハとコンタクタの位置がず
れることもあった。
【0012】さらに、従来の構成では、高温(例えば1
25℃)で実施するようなバーンイン試験の場合、半導
体ウェハを高温に維持することが必要となる。そして半
導体ウエハは、室温(例えば25℃)から125℃まで
加熱すると、半導体ウエハは膨張して伸び、同様に、ポ
リイミド基板からなるコンタクタも膨張して伸びること
になる。
【0013】半導体ウエハを構成する部材のシリコンの
熱膨張係数は3.5×10~6/℃であって、コンタクタ
を構成するポリイミドの熱膨張係数は16×10~6/℃
である。よって、室温(25℃)から高温(125℃)
への昇温によって、8インチ(直径20.2cm)の半
導体ウエハでは、70μm伸びるのに対して、ポリイミ
ド基板のコンタクタは320μmも伸びる。
【0014】通常、半導体ウエハ上のパッド電極の大き
さは50〜100μmであるため、半導体ウエハとポリ
イミド基板の伸びの差によって半導体ウエハの周辺部分
ではパッド電極とバンプ電極の電気的接続がとれなくな
ってしまう。
【0015】つまり、仮に室温で半導体ウエハのパッド
電極とコンタクタのバンプ電極との接触がとれていると
しても、従来のバーンイン試験のような半導体装置の検
査方法では、半導体ウエハが高温に昇温したときに半導
体ウエハに接するコンタクタも高温になり、半導体ウエ
ハとコンタクタとの熱膨脹係数の差によって、半導体ウ
エハの周辺部分においては半導体ウエハのパッド電極と
コンタクタのバンプ電極との位置がずれてしまい、電気
的接続がとれなくなるという問題を有していた。
【0016】本発明は、前記従来技術の問題点を解決す
ることに指向するものであり、半導体ウエハのパッド電
極とコンタクタのバンプ電極の正確なアライメントを可
能とする。また、コンタクタのバンプ電極と半導体ウエ
ハのパッド電極の接続を外部から確認することを可能と
し、外的な要因によってずれることを防止する。さら
に、高温においても半導体ウエハの周辺部分でのパッド
電極とコンタクタのバンプ電極とのずれが生じることな
く電気的な接触が確実に行えるようなコンタクタおよび
半導体装置の検査方法を提供することを目的とする。
【0017】
【課題を解決するための手段】この目的を達成するため
に、本発明に係るコンタクタおよび半導体装置の検査方
法のコンタクタは、半導体チップと同等の大きさを有す
る複数のくぼみと、くぼみ毎にその外周部分に設けた側
壁部と、半導体チップ上に形成された複数のパッド電極
にそれぞれ対応してくぼみに設けた複数のバンプ電極と
を備えることを特徴とする。
【0018】また、半導体チップと同等の大きさを有す
る複数のくぼみと、その外周部分に設けた側壁部と、半
導体チップ上の複数のパッド電極のそれぞれに対応して
くぼみに設けた複数のバンプ電極と、複数の半導体チッ
プが伸縮性を有するダイシングシートを介して固定され
る基板と、基板上の半導体チップをくぼみに装着して押
圧し固定する手段とを備えることを特徴とする。
【0019】また、くぼみの外周部分に設けた側壁部
は、断面が台形状に形成されるように構成したものであ
る。
【0020】さらに、半導体装置の検査方法は、複数の
半導体チップが形成された半導体ウエハを伸縮性を有す
るダイシングシート上に固定し、ダイシングシートの一
部を含み前記半導体ウエハを完全に切断して半導体チッ
プを分離して、コンタクタに形成された複数のくぼみに
設けた複数のバンプ電極と、対応する半導体チップ上の
各パッド電極との位置を合わせ、電気的に接続されるよ
うに装着して押圧し、バーンイン試験を行うことを特徴
とする。
【0021】また、バーンイン試験の後、半導体チップ
に対して出荷前の検査を行う、さらに半導体チップをコ
ンタクタへ装着する前に、半導体チップの良否判定を行
って、不良と判定された半導体チップを除去することを
特徴とする。
【0022】また、前記ダイシングシートの一部を含み
前記半導体ウエハを完全に切断して半導体チップを分離
する代わりに、半導体ウエハに半導体チップのスクライ
ブラインの沿って溝部を形成し、半導体基板とほぼ同じ
熱膨張率を有する材料で形成されたコンタクタのくぼみ
に設けた複数のバンプ電極と、対応する半導体チップ上
の各パッド電極との位置を合わせ、電気的に接続される
ように装着し押圧して、バーンイン試験を行うことを特
徴とする。
【0023】また、バーンイン試験の後、半導体チップ
に対して出荷前の検査を行い、さらに半導体チップをコ
ンタクタへ装着する前に、半導体チップの良否判定を行
って、不良と判定された半導体チップを絶縁することを
特徴とする。
【0024】前記のように構成されるコンタクタおよび
半導体装置の検査方法によれば、側壁部と半導体チップ
を切断して形成された溝部を嵌合させて、半導体チップ
と同等の大きさのくぼみには切断した半導体チップが装
着されるため、半導体チップの上に形成された複数のパ
ッド電極とバンプ電極の位置が自動的に決まる。
【0025】また、側壁部と溝部を嵌合させ、くぼみに
は半導体チップを装着し、その半導体チップをダイシン
グシートを介して固定した基板と、半導体チップをくぼ
みに押圧し固定する手段とにより、コンタクタのバンプ
電極と半導体チップのパッド電極は着実に接続される。
【0026】また、側壁部の断面が台形状であるため、
くぼみと底面に合致する側壁部の下部外周よりも側壁部
の上部外周が大きくなり、くぼみに半導体チップの装着
が容易になる。
【0027】さらにまた、半導体ウエハを伸縮性を有す
ダイシングシートに固定し、半導体チップに切断した
後、側壁部を切断によって形成された溝部に嵌合するこ
とで、くぼみの複数のバンプ電極と半導体チップの複数
のパッド電極の位置を合わせて電気的接続がされる。コ
ンタクタのくぼみに半導体チップを装着し押圧してバー
ンイン試験をするこの構成によれば、バーンイン試験時
の高温によるコンタクタの熱膨張に対して、くぼみに装
着された切断された半導体チップは伸縮性のダイシング
シートにより、コンタクタの伸びに応じて移動する。し
たがって、バンプ電極とパッド電極との接触位置がずれ
ることがなくなる。
【0028】また、バーンイン試験が行われた複数の半
導体チップに対して出荷前の検査を行い、検査が行われ
た良品だけを出荷できる。
【0029】また、半導体チップの良否の判定を行い、
不良と判定された半導体チップをダイシングシートから
除去してバーンイン試験をするため、不良チップに起因
する異常電流がコンタクタを流れることを防ぐことがで
き、したがって、コンタクタを保護し半導体チップに安
定したバーンイン試験の電圧を供給できる。
【0030】
【発明の実施の形態】以下、図面を参照して本発明にお
ける実施の形態を詳細に説明する。 (実施の形態1)図1は本発明における実施の形態1の
コンタクタの一部分を示す平面図である。図1におい
て、10はコンタクタ、11は半導体チップが入るくぼ
み、12は半導体チップ上に形成されたパッド電極(図
示せず)に対応するバンプ電極、13は、互いに隣接す
るくぼみ11−くぼみ11間に形成され、その断面が台
形状に形成されたコンタクタ10の側壁部である。
【0031】また、図2は本実施の形態1におけるコン
タクタおよびコンタクタに装着された半導体ウエハの図
1のX−X′断面を示す断面図である。図2において、
14は半導体ウエハが固定されるダイシングシート、1
5は半導体ウエハに形成されスクライブラインにそって
切断された半導体チップ、16は側壁部13が嵌合する
スクライブラインの溝部、θは側壁部13の底面部と側
面部との角度である。
【0032】本実施の形態1において、くぼみ11間の
側壁部13の角度θを90度より小さくすることによ
り、側壁部13の先端部分の幅が狭くなる。その結果、
コンタクタ10の側壁部13が溝部16に入り易く、ま
た、半導体チップ15はコンタクタ10のくぼみ11に
セットされ易くなる。さらに、パッド電極(図示せず)
とバンプ電極12の位置が自動的に決まり両者が正確に
接触することになる。
【0033】(実施の形態2)図3は本発明における実
施の形態2のコンタクタと装着前の半導体チップの断面
図である。ここで、本実施の形態1を説明する図2にお
ける構成部材と対応するものに対してはそれぞれ同一の
符号を付して示す。図3において、10はコンタクタ、
11はくぼみ、12はバンプ電極、13は側壁部、14
はダイシングシート、15は半導体チップ、16は溝
部、17は半導体チップ15をダイシングシート14を
介し固定する基板、18はコンタクタ10と基板17を
押圧する手段の一例としてのスプリングである。
【0034】図3はコンタクタ10に半導体装置の半導
体チップ15を装着し押圧する前の状態で、所定寸法つ
まりチップ大に切断された半導体チップ15はダイシン
グシート14に固定され、さらに、ダイシングシート1
4を介して基板17に固定されている。そして半導体チ
ップ15が対応するくぼみ11に装着され、パッド電極
(図示せず)とバンプ電極12との位置がそれぞれ合う
ように調整される。その後、半導体チップ15はコンタ
クタ10のくぼみ11に装着され、バンプ電極12と半
導体チップ15のパッド電極とが接続されるように、コ
ンタクタ10と基板17はスプリング18で押しつけら
れる。
【0035】これにより、コンタクタ10と半導体チッ
プ15は確実に装着される。なお、本実施の形態2にお
いて、押圧の手段としてスプリングの例を示したが真空
押圧や他の方法によって押圧しても良いことはいうまで
もない。
【0036】前記した実施の形態1,2では、半導体チ
ップ15の形状に対応した側壁部13を設けたが、後述
する図7に示すように半導体チップ15の4箇所の角に
対応する部分にだけ側壁部13を設け、くぼみ11は隣
接するものと連続するようにしてもよい。また、この場
合に側壁部13は図7に示すように十字形でもよいし、
十字形の4端点だけの点形状でもよく、半導体チップ1
5を装着、固定できる形状のものであれば前記説明した
形状に限られるものではない。
【0037】(実施の形態3)図4は本発明における実
施の形態3の半導体装置の検査方法を示すフローチャー
トである。このフローチャートを図2に示す断面図を用
いて説明する。
【0038】まず、半導体チップ15が形成された半導
体ウエハを伸縮性を有する厚さ約100μmのダイシン
グシート14(例えば、ポリオレフィン樹脂)に、後に
UV(紫外線)光を照射することで半導体チップ15と
の接着強度が弱まり剥離可能となるような、通常に使用
する接着剤等で接着する。さらに、半導体ウエハの周囲
部のダイシングシート14を金属製の枠(図示せず)に
張り付け固定する(S1)。
【0039】次に、通常のダイシングマシーンで半導体
ウエハのスクライブラインを幅約100μmで完全に切
り離す。このとき、ダイシングシート14には約10μ
m程度の溝部16ができるがダイシングシート14は完
全には切り離さない。ダイシングシート14が電気的に
高抵抗か絶縁性を有しているのであれば、半導体チップ
15のそれぞれはほぼ完全もしくは完全に電気的に切り
離されたことになる。したがって、半導体チップ15の
検査時に、半導体チップ間の電気的な干渉は無くなる
(S2)。
【0040】切り離された半導体チップ15とコンタク
タ10の各くぼみ11、ならびに、スクライブラインの
溝部16と側壁部13とを合わせて装着して押圧する
(S3)。
【0041】そして、コンタクタ10を用いてバーンイ
ン試験を実施する(S4)。
【0042】以上のことから、コンタクタ10のバンプ
電極12と半導体チップ15のパッド電極(図示せず)
との接触位置が自動的に決まり、かつ高温のバーンイン
試験時においても半導体チップ15が切断されているた
めに、コンタクタ10が熱膨張によって伸びても、半導
体チップ15が切断されているために半導体ウエハの周
辺部分でもコンタクタ10のくぼみ11に従ってダイシ
ングシート14は広がり、コンタクタ10のバンプ電極
12と半導体チップ15のパッド電極との接触位置がず
れることはない。
【0043】(実施の形態4)図5は本発明における実
施の形態4の半導体装置の検査方法を示すフローチャー
トである。本実施の形態4の検査方法は、前記実施の形
態3の検査方法と同様に、図4に示すフローチャートの
処理S1〜S4のように、半導体ウエハをダイシングシ
ート14に固定して、半導体ウエハを完全に切断し、コ
ンタクタ10のくぼみ11に半導体チップ15を装着し
て押圧後、バーンイン試験を行う。
【0044】その後、コンタクタ10から半導体チップ
15を外し、ダイシングシート14に付けた状態で半導
体チップ15のIC特性、機能特性を測定する出荷前検
査を行う(S5)。
【0045】このことにより、先に行ったバーンイン試
験の結果不良であることが判定された半導体チップ15
を出荷前検査により除去することで、品質が保証された
良品の半導体チップ15を供給することができる。
【0046】(実施の形態5)図6は本発明における実
施の形態5の半導体装置の検査方法を示すフローチャー
トである。このフローチャートを図2に示す断面図を用
いて説明する。
【0047】予め半導体チップ15の良否の判定を半導
体テスターにて行い、例えば過電流が流れ電源電流不良
と判定される半導体ウエハの半導体チップ15を判定す
る(S6)。
【0048】前記実施の形態3を説明する図4に示すフ
ローチャートの処理S1と同様に半導体ウエハをダイシ
ングシート14に固定する(S7)。
【0049】また、図4に示すフローチャートの処理S
2と同様に半導体ウエハを完全に切断する(S8)。
【0050】次に、先の処理S6の半導体テスターで行
った良否判定の結果、電源電流不良等によりバーンイン
試験を同時に実施することが不適当である不良の半導体
チップ15をダイシングシート14上から除去する(S
9)。
【0051】その後、図4に示すフローチャートの処理
S3と同様にコンタクタ10のくぼみ11に半導体チッ
プ15を装着し押圧する(S10)。
【0052】最後に、バーンイン試験を行う(S1
1)。
【0053】このような処理を順次行うことにより、バ
ーンイン試験を行う前に不良の半導体チップが取り除か
れ、不良の半導体チップによる電圧や信号の印加が干渉
されることなく、コンタクタ10の保護および半導体チ
ップ15に安定したバーンイン試験を行うための電圧や
信号の供給ができる。
【0054】以上のように本実施の形態によれば、バー
ンイン試験の高温(例えば125℃)の検査時に、コン
タクタ10が熱膨張しても、半導体チップ15毎に切断
されてコンタクタ10のくぼみ11に収容されているの
で、熱膨張によるコンタクタ10のバンプ電極12と半
導体チップ15のパッド電極との位置ずれはなくなる。
例えば、10mm角の半導体チップの場合、シリコンの
半導体チップは約3.5μm伸び、ポリイミドのコンタ
クタは約16μm伸びる。その差は約13μmにすぎ
ず、コンタクタ10のバンプ電極と半導体チップ15の
パッド電極との位置ずれを起こすことはなくなる。
【0055】(実施の形態6)図7は本発明における実
施の形態6のコンタクタの一部分を示す平面図である。
図7において、側壁部13の形状とくぼみ11の形状の
ほかは、図1に示した実施の形態1の場合と同様である
から、ここでは詳しい説明は省略する。
【0056】また、図8は本実施の形態6におけるコン
タクタ及びコンタクタに装着された半導体ウエハの断面
を示す断面図である。実施の形態1を説明する図2にお
ける部材と対応するものに対しては同一の符号を付して
これを示す。本実施の形態6においては、伸縮性のダイ
シングシート14に貼付られた半導体ウエハに半導体チ
ップ15のサイズにスクライブラインに沿って、半導体
ウエハの厚さのほぼ半分の深さの溝部16aを形成す
る。すなわち、本実施の形態6では、半導体ウエハは完
全には切断されずに、半導体ウエハの厚さの約50%は
残した状態となる。
【0057】コンタクタ10は熱膨張率が半導体基板と
ほぼ同じ材料で形成され、100℃の温度上昇時に12
インチの半導体基板の周辺部において50μm以内の膨
張による伸びの差である材料が望ましい。また、半導体
基板と同一の材料でコンタクタを構成することも可能で
ある。
【0058】本実施の形態6において、側壁部13が溝
部16aに嵌合することで、半導体チップ15のパッド
電極(図示せず)とコンタクタ10のバンプ電極12の
位置が自動的に決まり、両者が正確に接触することがで
きる。また、コンタクタ10は半導体基板と熱膨張率が
ほぼ同じ材料によって形成されるため、高温時の熱膨張
によってパッド電極とバンプ電極の位置がずれることも
ない。
【0059】また、本実施の形態6によれば、半導体ウ
エハは完全に切断されていないため、バーンイン試験後
も半導体ウエハとして取り扱うことができる。
【0060】なお、本実施の形態6において、溝部16
aの深さは半導体ウエハの厚さ約50%に限定するもの
ではなく、完全に切断されていない状態であれば半導体
ウエハの厚さの50%より深くても浅くてもよいことは
いうまでもない。
【0061】(実施の形態7)図9は本発明における実
施の形態7の半導体装置の検査方法を示すフローチャー
トである。このフローチャートを図8に示す断面図を用
いて説明する。
【0062】図4に示される実施の形態3と同様に、半
導体チップ15が形成された半導体ウエハを伸縮性を有
する厚さ約100μmのダイシングシート14(例え
ば、ポリオレフィン樹脂)に、後にUV(紫外線)光を
照射することで半導体チップ15との接着強度が弱まり
剥離可能となるような、通常に使用する接着剤等で接着
する。さらに、半導体ウエハの周囲部のダイシングシー
ト14を金属製の枠(図示せず)に張り付け固定する
(S21)。
【0063】次に、通常のダイシングマシーンで半導体
ウエハのスクライブラインに沿って半導体ウエハの厚さ
のほぼ半分の深さの溝部16aを形成する(S22)。
【0064】半導体チップ15とコンタクタ10の各く
ぼみ11、ならびに、溝部16aと側壁部13とを合わ
せて装着して押圧する(S23)。
【0065】そして、半導体基板とほぼ同じ熱膨張率の
材料で形成されたコンタクタ10を用いてバーンイン試
験を実施する(S24)。
【0066】以上のことから、コンタクタ10のバンプ
電極12と半導体チップ15のパッド電極との接触位置
(相対位置)が自動的に決まり、さらに、コンタクタ1
0が半導体基板とほぼ同じ熱膨張率を持つ材料で形成さ
れているため、高温のバーンイン試験時においてもコン
タクタ10のバンプ電極と半導体チップのパッド電極と
の接触位置がずれることはない。
【0067】(実施の形態8)図10は本発明における
実施の形態8の半導体装置の検査方法を示すフローチャ
ートである。本実施の形態8の検査方法は、前記実施の
形態7の検査方法と同様に、図9に示すフローチャート
の処理S21〜S24のように、半導体ウエハをダイシ
ングシート14に固定して、半導体ウエハに溝部を形成
し、コンタクタ10のくぼみ11に半導体チップ15を
装着して押圧後、バーンイン試験を行う。 その後、コ
ンタクタ10から半導体チップ15を外し、ダイシング
シート14に付けた状態で半導体チップ15のIC特
性、機能特性を測定する出荷前検査を行う(S25)。
【0068】このことにより、先に行ったバーンイン試
験の結果不良であることが判定された半導体チップ15
を出荷前検査により除去することで、品質が保証された
良品の半導体チップ15を供給することができる。
【0069】また、バーンイン試験の後に、ダイシング
を行い、半導体チップ毎に切断した後に、出荷前検査を
行ってもよい。
【0070】(実施の形態9)図11は本発明における
実施の形態9の半導体装置の検査方法を示すフローチャ
ートである。このフローチャートを図8に示す断面図を
用いて説明する。
【0071】予め半導体チップ15の良否の判定を半導
体テスターにて行い、例えば過電流が流れ電源電流不良
と判定される半導体ウエハの半導体チップ15を判定す
る(S26)。
【0072】前記実施の形態7を説明する図9に示すフ
ローチャートの処理S21と同様に半導体ウエハをダイ
シングシート14に固定する(S27)。
【0073】また、図9に示すフローチャートの処理S
22と同様に半導体ウエハをスクライブラインに沿って
半導体ウエハの厚さのほぼ半分の深さの溝部16aを形
成する(S28)。
【0074】次に、先の処理S26の半導体テスターで
行った良否判定の結果、電源電流不良等によりバーンイ
ン試験を同時に実施することが不適当である不良の半導
体チップ15に絶縁塗料を塗布するなどして絶縁する
(S29)。
【0075】その後、図9に示すフローチャートの処理
S23と同様にコンタクタ10のくぼみ11に半導体チ
ップ15を装着し押圧する(S30)。
【0076】最後に、バーンイン試験を行う(S3
1)。
【0077】以上のような処理を順次行うことにより、
バーンイン試験を行う前に不良の半導体チップが絶縁さ
れ、不良の半導体チップによる電圧や信号の印加が干渉
されることなく、コンタクタ10の保護および半導体チ
ップ15に安定したバーンイン試験を行うための電圧や
信号の供給ができる。
【0078】
【発明の効果】以上の説明によって明らかなように、本
発明によれば、コンタクタに半導体チップと同等の大き
さのくぼみを設けることにより、コンタクタの複数のバ
ンプ電極と半導体チップの複数のパッド電極との位置決
めを自動的に決めることができる。
【0079】また、半導体チップを固定した基板とコン
タクタを押圧し固定する手段により確実にバンプ電極と
パッド電極を接触させることができる。
【0080】また、くぼみ−くぼみ間に形成された側壁
部の断面が台形状のため、くぼみへの半導体チップの装
着が容易にできる。
【0081】また、高温でのバーンイン試験において
も、完全に切断された半導体チップがダイシングシート
に固定されているため、コンタクタの熱膨張は分離した
半導体チップのサイズに対する量に分割され、かつダイ
シングシートの伸びで対応でき、バンプ電極とパッド電
極との位置ずれを生じないようにすることができる。
【0082】また、バーンイン試験により不良判定され
た半導体チップを除去して良品の半導体チップのみ供給
できる。
【0083】また、バーンイン試験をする前に半導体チ
ップの良否を判定し、不良の半導体チップを除去するこ
とで、コンタクタの保護および安定した電圧や信号の供
給ができ、バーンイン試験の信頼性を向上させることが
できる。
【0084】また、コンタクタと半導体基板とをほぼ同
じ熱膨張率の材料で形成すれば、半導体チップを完全に
切断せずに、半導体チップのスクライブラインに沿った
溝部を設けることで、前記と同様な効果を得ることがで
きる。
【0085】以上のように、優れたコンタクタおよび半
導体装置の検査方法を実現できるもので、ウエハ状態で
行うことによりバーンイン試験済みの高信頼性の半導体
チップを安価に製造することができるという効果を奏す
る。
【図面の簡単な説明】
【図1】本発明における実施の形態1のコンタクタの一
部分を示す平面図
【図2】本発明の実施の形態1におけるコンタクタおよ
びコンタクタに装着された半導体ウエハの図1のX−
X′断面を示す断面図
【図3】本発明における実施の形態2のコンタクタと装
着前の半導体チップの断面図
【図4】本発明における実施の形態3の半導体装置の検
査方法を示すフローチャート
【図5】本発明における実施の形態4の半導体装置の検
査方法を示すフローチャート
【図6】本発明における実施の形態5の半導体装置の検
査方法を示すフローチャート
【図7】本発明における実施の形態6のコンタクタの一
部分を示す平面図
【図8】本発明の実施の形態6におけるコンタクタ及び
コンタクタに装着された半導体ウエハの断面を示す断面
【図9】本発明における実施の形態7の半導体装置の検
査方法を示すフローチャート
【図10】本発明における実施の形態8の半導体装置の
検査方法を示すフローチャート
【図11】本発明における実施の形態9の半導体装置の
検査方法を示すフローチャート
【図12】従来のコンタクタを用いたバーンイン試験の
プロービングの状態を示す部分断面図
【符号の説明】
1,10 コンタクタ 2 ポリイミド基板 3 配線層 4,12 バンプ電極 5 スルーホール 6 半導体ウエハ 7 パッド電極 11 くぼみ 13 側壁部 14 ダイシングシート 15 半導体チップ 16,16a 溝部 17 基板 18 スプリング
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI G01R 31/26 G01R 31/26 J

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップと同等の大きさを有する複
    数のくぼみと、前記くぼみ毎にその外周部分に設けた側
    壁部と、前記半導体チップ上に形成された複数のパッド
    電極にそれぞれ対応して前記くぼみに設けた複数のバン
    プ電極とを備え、前記側壁部が半導体ウエハを複数の半
    導体チップに切断して形成された溝部に嵌合するように
    したことを特徴とするコンタクタ。
  2. 【請求項2】 前記複数の半導体チップが伸縮性を有す
    るダイシングシートを介して固定される基板と、前記基
    板上の前記半導体チップを前記くぼみに装着して押圧し
    固定する手段とを備えたことを特徴とする請求項1記載
    のコンタクタ。
  3. 【請求項3】 前記くぼみの外周部分に設けた側壁部
    は、断面が台形状に形成されたことを特徴とする請求項
    1または2記載のコンタクタ。
  4. 【請求項4】 前記側壁部は半導体チップの4隅に対応
    する部分にだけ形成されたことを特徴とする請求項1,
    2または3記載のコンタクタ。
  5. 【請求項5】 半導体チップと同等の大きさを有する複
    数のくぼみと、前記くぼみ毎にその外周部分に設けた側
    壁部と、前記半導体チップ上に形成された複数のパッド
    電極にそれぞれ対応して前記くぼみに設けた複数のバン
    プ電極とを備え、前記側壁部が半導体ウエハの複数の半
    導体チップ間に形成された溝部に嵌合するようにしたこ
    とを特徴とするコンタクタ。
  6. 【請求項6】 前記コンタクタが、前記半導体ウエハと
    熱膨張率がほぼ同じ材料で形成されたことを特徴とする
    請求項5記載のコンタクタ。
  7. 【請求項7】 前記半導体ウエハに形成された溝部の深
    さが半導体ウエハ厚さのほぼ半分であることを特徴とす
    る請求項5または6記載のコンタクタ。
  8. 【請求項8】 前記複数の半導体チップが伸縮性を有す
    るダイシングシートを介して固定される基板と、前記基
    板上の前記半導体チップを前記くぼみに装着して押圧し
    固定する手段とを備えたことを特徴とする請求項5,6
    または7記載のコンタクタ。
  9. 【請求項9】 前記くぼみの外周部分に設けた側壁部
    は、断面が台形状に形成されたことを特徴とする請求項
    5,6,7または8記載のコンタクタ。
  10. 【請求項10】 前記側壁部は半導体チップの4隅に対
    応する部分にだけ形成されたことを特徴とする請求項
    5,6,7,8または9記載のコンタクタ。
  11. 【請求項11】 複数の半導体チップが形成された半導
    体ウエハを伸縮性を有するダイシングシート上に固定す
    る第1工程と、前記ダイシングシートの一部を含み前記
    半導体ウエハを完全に切断して半導体チップを分離する
    第2工程と、コンタクタに形成された複数のくぼみに設
    けた複数のバンプ電極と、対応する前記半導体チップ上
    の各パッド電極との位置を合わせ、電気的に接続される
    ように装着して押圧する第3工程と、バーンイン試験を
    行う第4工程とを含んでなることを特徴とする半導体装
    置の検査方法。
  12. 【請求項12】 バーンイン試験を行う前記第4工程の
    後、前記半導体チップに対して出荷前の検査をする工程
    を含むことを特徴とする請求項11記載の半導体装置の
    検査方法。
  13. 【請求項13】 半導体チップをコンタクタへ装着する
    前記第3工程より前に、前記半導体チップの良否判定を
    行う工程と、該工程により不良と判定された半導体チッ
    プを除去する工程を含むことを特徴とする請求項11ま
    たは12記載の半導体装置の検査方法。
  14. 【請求項14】 複数の半導体チップが形成された半導
    体ウエハを伸縮性を有するダイシングシート上に固定す
    る第1工程と、前記半導体ウエハに半導体チップのスク
    ライブラインに沿って溝部を形成する第2工程と、半導
    体基板とほぼ同じ熱膨張率を有する材料で形成されたコ
    ンタクタに形成された複数のくぼみに設けた複数のバン
    プ電極と、対応する前記半導体チップ上の各パッド電極
    との位置を合わせ、電気的に接続されるように装着して
    押圧する第3工程と、バーンイン試験を行う第4工程と
    を含んでなることを特徴とする半導体装置の検査方法。
  15. 【請求項15】 バーンイン試験を行う前記第4工程の
    後、前記半導体チップに対して出荷前の検査をする工程
    を含むことを特徴とする請求項14記載の半導体装置の
    検査方法。
  16. 【請求項16】 半導体チップをコンタクタへ装着する
    前記第3工程より前に、前記半導体チップの良否判定を
    行う工程と、該工程により不良と判定された半導体チッ
    プを絶縁する工程を含むことを特徴とする請求項14ま
    たは15記載の半導体装置の検査方法。
JP29555597A 1996-11-07 1997-10-28 コンタクタおよび半導体装置の検査方法 Expired - Fee Related JP3196173B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29555597A JP3196173B2 (ja) 1996-11-07 1997-10-28 コンタクタおよび半導体装置の検査方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-295077 1996-11-07
JP29507796 1996-11-07
JP29555597A JP3196173B2 (ja) 1996-11-07 1997-10-28 コンタクタおよび半導体装置の検査方法

Publications (2)

Publication Number Publication Date
JPH10189672A true JPH10189672A (ja) 1998-07-21
JP3196173B2 JP3196173B2 (ja) 2001-08-06

Family

ID=26560109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29555597A Expired - Fee Related JP3196173B2 (ja) 1996-11-07 1997-10-28 コンタクタおよび半導体装置の検査方法

Country Status (1)

Country Link
JP (1) JP3196173B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340895B1 (en) 1999-07-14 2002-01-22 Aehr Test Systems, Inc. Wafer-level burn-in and test cartridge
US6413113B2 (en) 1999-07-14 2002-07-02 Aehr Test Systems Kinematic coupling
US6562636B1 (en) 1999-07-14 2003-05-13 Aehr Test Systems Wafer level burn-in and electrical test system and method
US6580283B1 (en) 1999-07-14 2003-06-17 Aehr Test Systems Wafer level burn-in and test methods
JP2009272473A (ja) * 2008-05-08 2009-11-19 Denso Corp 半導体装置の製造方法
WO2012157615A1 (ja) * 2011-05-19 2012-11-22 電気化学工業株式会社 粘着シートおよび電子部品の製造方法
WO2019031826A1 (en) * 2017-08-11 2019-02-14 Leeno Industrial Inc. TEST DEVICE

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088117B2 (en) 1999-07-14 2006-08-08 Aehr Test System Wafer burn-in and test employing detachable cartridge
US7619428B2 (en) 1999-07-14 2009-11-17 Aehr Test Systems Wafer level burn-in and electrical test system and method
US6556032B2 (en) 1999-07-14 2003-04-29 Aehr Test Systems Wafer-burn-in and test employing detachable cartridge
US6562636B1 (en) 1999-07-14 2003-05-13 Aehr Test Systems Wafer level burn-in and electrical test system and method
US6580283B1 (en) 1999-07-14 2003-06-17 Aehr Test Systems Wafer level burn-in and test methods
US6682945B2 (en) 1999-07-14 2004-01-27 Aehr Test Systems Wafer level burn-in and electrical test system and method
US6413113B2 (en) 1999-07-14 2002-07-02 Aehr Test Systems Kinematic coupling
US7541822B2 (en) 1999-07-14 2009-06-02 Aehr Test Systems Wafer burn-in and text employing detachable cartridge
US6340895B1 (en) 1999-07-14 2002-01-22 Aehr Test Systems, Inc. Wafer-level burn-in and test cartridge
US7928754B2 (en) 1999-07-14 2011-04-19 Aehr Test Systems Wafer level burn-in and electrical test system and method
JP2009272473A (ja) * 2008-05-08 2009-11-19 Denso Corp 半導体装置の製造方法
WO2012157615A1 (ja) * 2011-05-19 2012-11-22 電気化学工業株式会社 粘着シートおよび電子部品の製造方法
JP5890405B2 (ja) * 2011-05-19 2016-03-22 デンカ株式会社 粘着シートおよび電子部品の製造方法
WO2019031826A1 (en) * 2017-08-11 2019-02-14 Leeno Industrial Inc. TEST DEVICE
US11150270B2 (en) 2017-08-11 2021-10-19 Leeno Industrial Inc. Test device

Also Published As

Publication number Publication date
JP3196173B2 (ja) 2001-08-06

Similar Documents

Publication Publication Date Title
JP2837829B2 (ja) 半導体装置の検査方法
US6258609B1 (en) Method and system for making known good semiconductor dice
US6900653B2 (en) Needle fixture of a probe card in semiconductor inspection equipment and needle fixing method thereof
US6563330B1 (en) Probe card and method of testing wafer having a plurality of semiconductor devices
KR0174773B1 (ko) 반도체장치의 검사방법
US20110204357A1 (en) Semiconductor device and penetrating electrode testing method
WO2006009061A1 (ja) プローブカセット、半導体検査装置および半導体装置の製造方法
JP2002110751A (ja) 半導体集積回路装置の検査装置および製造方法
KR960008514B1 (ko) 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법
US20010001541A1 (en) Structure and method for probing wiring bond pads
JP3196173B2 (ja) コンタクタおよび半導体装置の検査方法
US6040706A (en) Contactor and semiconductor device inspecting method
JP2008028274A (ja) 半導体装置の製造方法
JPH11238770A (ja) 半導体集積回路の検査装置
JP2000269278A (ja) バーンイン装置及び半導体ウエハ
JP3495835B2 (ja) 半導体集積回路装置及びその検査方法
JP2001110858A (ja) 半導体装置およびその製造方法、ならびにバーンイン装置
KR950012291B1 (ko) 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법
US6888158B2 (en) Bare chip carrier and method for manufacturing semiconductor device using the bare chip carrier
JPH0555327A (ja) 半導体素子のスクリーニング方法
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
JPH05206233A (ja) 半導体のエージング装置
JP2004031463A (ja) 半導体集積回路の検査方法
KR960000219B1 (ko) 반도체 패키지 및 그 제조방법
JPH08306747A (ja) 半導体装置の検査方法及びその検査に用いるプローブカード

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080608

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 12

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees