KR0174773B1 - 반도체장치의 검사방법 - Google Patents

반도체장치의 검사방법 Download PDF

Info

Publication number
KR0174773B1
KR0174773B1 KR1019950043954A KR19950043954A KR0174773B1 KR 0174773 B1 KR0174773 B1 KR 0174773B1 KR 1019950043954 A KR1019950043954 A KR 1019950043954A KR 19950043954 A KR19950043954 A KR 19950043954A KR 0174773 B1 KR0174773 B1 KR 0174773B1
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor wafer
contactor
substrate
sheet
Prior art date
Application number
KR1019950043954A
Other languages
English (en)
Inventor
신이치 오키
고이치 나가오
요시로우 나카타
Original Assignee
모리시다 요이치
마쯔시다 덴키 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시다 요이치, 마쯔시다 덴키 산교 가부시키가이샤 filed Critical 모리시다 요이치
Application granted granted Critical
Publication of KR0174773B1 publication Critical patent/KR0174773B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G01R31/287—Procedures; Software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

반도체 웨이퍼를 신축성 있는 다이싱용 시트에 고정한다. 다음에, 반도체 웨이퍼에 대해 다이싱용 시트가 분리하지 않도록 다이싱을 행하고, 복수의 반도체칩을 서로 분리한다. 콘택터와 반도체 웨이퍼를 얼라인먼트한 후, 반도체 웨이퍼를 콘택터에 고정한다. 이 때, 콘택터에 설치되어 있는 돌기체를 반도체칩들 사이에 삽입한다. 콘택터의 열팽창에 따른 주변부측으로 넓어지는 돌기체에 의해 복수의 반도체칩들 간격을 넓히고, 간격이 넓어진 반도체입에 대해 일괄하여 번인을 행한다.

Description

반도체장치의 검사방법
제1도(a)∼(c)는 본 발명 제1 실시예에 관한 반도체장치 검사방법의 각 공정을 나타내는 단면도.
제2도(a)∼(c)는 상기 제1 실시예에 관한 반도체장치 검사방법의 각 공정을 나타내는 단면도.
제3도(a)∼(c)는 상기 제1 실시예에 관한 반도체장치 검사방법의 각 공정을 나타내는 단면도.
제4도(a), (b)는 본 발명 제2 실시예에 관한 반도체장치 검사방법의 각 공정을 나타내는 단면도.
제5도(a), (b)는 상기 제2 실시예에 관한 반도체장치 검사방법의 콘택터 패드 및 반도체칩 검사용 전극의 변형예를 나타내는 단면도.
제6도(a)∼(c)는 본 발명 제3 실시예에 관한 반도체장치 검사방법의 각 공정을 나타내는 단면도.
제7도는 본 발명의 제4 실시예에 관한 반도체장치 검사방법의 각 공정을 나타내는 단면도.
제8도(a)∼(d)는 상기 제3 실시예에 관한 반도체장치 검사방법의 문제점을 설명하는 단면도.
제9도(a)∼(c)는 본 발명의 제5 실시예에 관한 반도체장치 검사방법의 각 공정을 나타내는 단면도.
제10도(a)∼(c)는 본 발명의 제6 실시예에 관한 반도체장치 검사방법의 각 공정을 나타내는 단면도.
제11도(a)∼(c)는 본 발명의 제7 실시예에 관한 반도체장치 검사방법의 각 공정을 나타내는 단면도.
제12도는 상기 제7 실시예에 관한 반도체장치 검사방법의 웨이퍼 고정용 기판의 평면도.
제13도는 본 발명의 제8 실시예에 관한 반도체장치 검사방법의 각 공정을 나타내는 단면도.
제14도는 본 발명의 제9 실시예에 관한 반도체장치 검사방법의 각 공정을 나타내는 단면도.
제15도(a), (b)는 종래 반도체장치 검사방법 및 그 문제점을 설명하는 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 웨이퍼 10a : 반도체칩
10b : 스크라이브 라인 11 : 다이싱용 시트
12 : 강성 링 13 : 범프
14 : 돌기체 15 : 콘택터
16 : 패킹재
[발명의 배경]
본 발명은 반도체 웨이퍼상에 형성된 복수의 반도체칩 집적회로를 웨이퍼 상태로 일괄하여 검사하는 반도체장치 검사방법에 관한 것이다.
최근, 반도체 집적회로장치(이후, 반도체장치라 한다.)을 탑재한 전자기기의 소형화 및 저각격화의 진보는 눈에 띄고 이에 따라 반도체장치에 대한 소형화 및 저가격화의 요구가 강해지게 되었다.
보통, 반도체 장치는 반도체칩과 리드 프레임이 본딩와이어에 의해 전기적으로 접속된 후, 반도체칩 및 리드프레임이 수지 또는 세라믹으로 밀봉한 상태로 공급되고, 프린트 기판에 설장된다. 그러나, 전자기기 소형화의 요구에서 반도체장치를 반도체 웨이퍼에서 잘라낸 그대로의 상태(이후, 이 상태의 반도체장치를 배어칩(bare chip)이라 부른다.)에서 회로기판에 직접 실장하는 방법이 개발되고, 품질 보증된 배어칩을 낮은 가격을 공급하는 것이 바람직하다.
배어칩에 대해 품질보증을 행하기 위해서는 반도체장치에 대해 웨이퍼 상태에서 번인 (burn-in) 등의 검사를 할 필요가 있다. 그러나, 반도체 웨이퍼상에 형성되어 있는 복수의 배어칩에 대해 1개 또는 여러개씩 몇번이나 나누어 검사를 행하는 것이 많은 시간이 필요하므로, 시간적으로나 비용으로나 비현실적이다. 그래서, 모든 배어칩에 대해 웨이퍼 상태로 일괄하여 번인 등의 검사를 행하는 것이 요구된다.
배어칩에 대해 웨이퍼 상태에서 검사를 행하기 위해서는 같은 반도체 웨이퍼상에 형성된 복수 반도체칩의 각 검사용 전극에 전원전압이나 신호를 동시에 인가하고, 이 복수의 반도체칩을 동작시킬 필요가 있다. 이를 위해서는 각 검사용 전극에 각각 접속되는 매우 많은 (보통, 수천개 이상) 탐침을 갖는 프로브 카드(probe card)를 준비할 필요가 있지만, 이렇게 하기 위해서는 종래 니들형 프로브 카드로는 핀숫자면에서도 가격면에서도 대응할 수 없다.
그래서 플렉시블 기판상에 범프(bump)가 설치된 박막형 프로브 카드로 이루어지는 콘택터가 제안되고 있다(日東技報 Vol. 28, No.2, Oct. 1990 PP. 57-62참조).
이하, 상기 콘택터를 이용한 번인에 대해 설명한다.
제15도(a), (b)는 콘택터를 이용한 프로빙의 상태를 나타내는 단면도이다.
제15도(a), (b)에서 100은 카드형 콘택터이고, 이 콘택터(100)는 폴리이미드 기판(101)과, 폴리이미드 기판(101)상에 형성된 배선층(102) 및 프로브 단자인 범프(103)와, 배선층(102)과 범프(103)를 접속하는 스루홀 배선(104)을 갖고 있다.
제15도(a)에 나타나는 바와 같이, 콘택터(100)를 피검사 기판인 반도체 웨이퍼(110)에 누르고, 반도체 웨이퍼(110)상의 검사용 전극인 패드(111)와 콘택터(100)의 범프(103)를 전기적으로 접속한다. 실온상태에서 검사하면 이 상태에서 전압 전원 또는 신호를 배선층(102)을 통해 범프(103)에 인가함으로써 검사가 가능해진다.
그러나, 번인 등 고온상태의 검사에서는 온도가속을 해하기 위해 반도체 웨이퍼(110)의 온도를 높힐 필요가 있다. 제15도(b)는 온도 25℃에서 125℃까지 반도체 웨이퍼(110)를 가열했을 때의 단면 구조를 나타내고 있다. 제15도(b)에서 좌측 부분은 반도체 웨이퍼(110)의 중심부 상태를 우측 부분은 반도체 웨이퍼(110)의 주연부 상태를 각각 나타내고 있다.
폴리아미드 기판(101)을 구성하는 폴리이미드 열팽창율이 반도체 웨이퍼(110)를 구성하는 실리콘의 열팽창율에 비해 크기 때문에(실리콘의 열팽율이 3.5×10-6/℃인 데 대해, 폴리이미드의 열팽창율은 16×10-6/℃이다.), 반도체 웨이퍼(110)의 주연부에서 범프(103)와 패드(111)사이에 어긋남이 발생한다. 즉, 상온에서 반도체 웨이퍼(110)와 콘택터(100)를 얼라인먼트한 후, 이들을 100℃로 승온하면, 6인치의 반도체 웨이퍼(110)의 경우 콘택터(100)가 160㎛ 늘어나는 데 대해 반도체 웨이퍼(110)은 35㎛밖에 늘어나지 않으므로, 반도체 웨이퍼(110)의 주연부에서는 패드(111)와 범프(103)가 거의 125㎛ 어긋난다. 이 때문에, 반도체 웨이퍼(110)의 주연부에서는 패드(111)와 범프(103)의 전기적 접속을 할 수 없게 된다.
이상, 설명한 바와 같이 종래 반도체장치의 검사방법에 의하면, 반도체 웨이퍼가 고온상태에 놓이기 때문에 반도체 웨이퍼에 접하는 콘택터도 고온으로 되고, 반도체 웨이퍼와 콘택터의 열팽창계수 차에 의해 반도체 웨이퍼의 주연부에서는 패드와 범프가 어긋나고, 패드와 범프가 전기적으로 접속되지 않는 문제가 있다.
[발명의 개요]
상기에 감안하여 본 발명은 번인 등의 고온 검사를 웨이퍼 상태에서 일괄하여 행할 때 반도체 웨이퍼의 주연부에서도 콘택터의 프로브 단자가 반도체 웨이퍼 검사용 전극에 확실하게 접촉하는 반도체장치의 검사방법을 제공하는 목적으로 한다.
상기의 목적을 달성하기 위해 본 발명에 관한 제1반도체장치 검사방법은 반도체 웨이퍼를 신축성 있는 시트로 고정한 상태에서 이 반도체 웨이퍼에 대해 다이싱을 행하여 반도체칩들을 분리하고, 반도체칩들의 간격을 콘택터의 열팽창에 따라 넓힘으로써, 반도체 웨이퍼를 의사적으로 팽창시키는 것이다.
구체적으로는 제1반도체장치 검사방법은 검사용 전극을 갖는 복수 반도체칩이 형성된 반도체 웨이퍼를 신축성 있는 시트에 고정하는 제1공정과, 상기 시트에 고정된 상기 반도체 웨이퍼에 대해 상기 시트가 분리하지 않도록 다이싱을 행하고, 상기 복수 반도체칩을 서로 분리하는 제2공정과, 상기 반도체칩의 검사용 전극에 전기신호를 공급하는 콘택터와 다이싱된 반도체 웨이퍼를 얼라이먼트한 후, 상기 반도체 웨이퍼를 상기 콘택터에 고정하는 제3공정과, 상기 콘택터에 고정된 상기 반도체 웨이퍼를 가열하여 상기 복수 반도체칩들의 간격을 상기 콘택터의 열팽창에 따라 넓히고, 간격이 넓어진 상기 복수의 반도체칩에 대해 일괄하여 번인을 행하는 제4공정을 구비하고 있다.
제1반도체장치 검사방법에 의하면, 복수 반도체칩이 서로 분리되어 있는 반도체 웨이퍼를 가열하면, 이 반도체 웨이퍼는 콘택터에 고정되어 있기 때문에, 이 콘택터의 열팽창에 따라 복수 반도체칩들의 간격이 넓어져 반도체 웨이퍼는 의사적으로 팽창하므로, 번인할 때 반도체 웨이퍼의 주연부에서도 반도체칩의 검사용 전극과 콘택터의 프로브 단자의 위치가 어긋나는 일은 없다. 이 경우, 시트는 신축성을 갖고 있으므로 콘택터의 열팽창과 반도체칩들의 간격이 간격이 넓어짐에 따라 늘어난다. 따라서, 반도체 웨이퍼 주연부에서도 반도체칩의 검사용 전극과 콘택터 프로브 단자의 위치가 어긋나는 일이 생기지 않고 웨이퍼 상태에서 일괄하여 번인을 행할 수 있다.
이제까지 번인후에 다이싱을 행하였기 때문에, 다이싱 공정에서 발생하는 정전기에 의해 불량 반도체칩이 발생하는 일이 있고, 다이싱 후에도 검사를 행할 필요가 있었지만, 본 발명에 의하면 다이싱 후에 번인을 행하기 때문에, 다이싱 공정에서 발생한 불량 반도체칩은 번인 스크리닝공정에서 제거되므로, 검사 회수를 감소시킬 수 있다.
다이싱된 반도체 웨이퍼를 콘택터에 고정하므로, 콘택터의 프로브 단자에 고저차가 있어서, 각 반도체칩이 프로브 단자에 잘 융합하므로, 콘택터의 프로브 단자와 반도체칩 검사용 전극의 접촉이 확실해진다.
번인시의 가열에 의해 반도체 웨이퍼를 의사적으로 팽창시킬 수 있기 때문에 공정수의 증가를 초래하지 않는 동시에, 가격이 높은 콘택터에 대한 제약이 감소하고 콘택터의 설계 자유도가 증가하기 때문에 비용 감소를 꾀할 수 있다.
제1반도체장치 검사방법은 번인이 행해진 상기 복수 반도체칩에 대해 출하전 검사를 행하는 제5공정을 더 구비하고 있는 것이 바람직하다. 이렇게 하면, 출하전 검사가 행해진 배어칩을 출하할 수 있다.
제1반도체장치 검사방법은 상기 제2공정과 상기 제3공정 사이에 상기 반도체칩의 불량 판정을 행하여 불량이라 판정된 상기 반도체칩을 상기 시트에서 제거하는 공정을 더 구비하고 있는 것이 바람직하다.
이렇게 하면, 불량이라 판정된 반도체칩을 시트에서 제거한 후 반도체칩에 대해 번인을 행하기 때문에, 전원전류불량 또는 누설불량등이 생긴다고 판정된 반도체칩을 시트에서 제거한 후 양품으로 판정된 복수 반도체칩에 대해 번인 전압을 안정하게 인가 할 수 있으므로, 복수 반도체칩에 대해 일괄하여 행하는 번인 공정을 효율 좋게 행할 수 있다.
제1반도체장치 검사방법은 상기 제1공정보다 전에 상기 시트를 가열하여 이 시트를 수축시켜 두는 공정을 더 구비하고 있는 것이 바람직하다.
이렇게 하면, 반도체웨이퍼가 고정되는 시트는 미리 수축되어 있으므로, 반도체 웨이퍼에 대해 다이싱을 행해도 다이싱 후에 시트가 수축하기 어렵기 때문에, 다이싱후의 반도체칩들의 위치가 어긋나는 것을 억제할 수 있다.
제1반도체장치 검사방법에서 상기 제1공정은 상기 반도체 웨이퍼가 고정된 상기 시트를 상기 콘택터와 대략 샅은 열팽창율을 갖는 기판에 고정하는 공정을 포함하는 것이 바람직하다.
이렇게 하면, 콘택터에 고정된 반도체 웨이퍼를 가열했을 때, 반도체 웨이퍼는 신축성을 갖는 시트를 통해 콘택터와 대략 같은 열팽창율을 갖는 기판에 고정된 상태에서 가열되고, 반도체 웨이퍼는 콘택터와 같은 정도로 팽창하기 때문에, 반도체칩의 검사용 전극과 콘택터의 프로브 단자의 위치가 어긋나는 것을 억제할 수 있다.
재1반도체장치 검사방법에서 상기 제1공정은 상기 반도체웨이퍼가 고정된 상기 시트를 상기 기판에 흡입력에 의해 고정하는 공정을 포함하는 것이 바람직하다. 이렇게 하면, 흡입력에 의해 반도체 웨이퍼를 신축성을 갖는 시트를 통해 기판에 확실하게 고정할 수 있다.
제1반도체장치 검사방법에서 상기 제1공정은 상기 반도체 웨이퍼가 고정된 상기 시트를 상기 기판에, 이 기판의 상기 반도체칩의 상기 검사용 전극이 형성되어 있지 않은 부위와 대응하는 부위에 형성된 흡인 구멍의 흡인력에 의해 고정하는 공정을 포함하는 것이 바람직하다.
이렇게 하면, 반도체칩은 검사용 전극이 형성되어 있지 않은 부위에서 기판에 흡인되기 때문에, 반도체칩 검사용 전극이 형성되어 있지 않은 부위가 콘택터 쪽에 만곡하는 사태를 방지할 수 있으므로, 반도체칩에 휘어짐을 생기게 하지 않고 번인을 행할 수 있다.
제1반도체장치 검사방법은 상기 제1공정보다 전에 상기 콘택터의 상기 반도체 웨이퍼의 스크라이브 라인과 대응하는 위치에 돌기체를 설치하는 공정을 더 구비하고, 상기 제3공정은 상기 콘택터의 돌기체를 상기 복수 반도체칩들 사이에 삽입하는 공정을 포함하고, 상기 제4공정은 상기 콘택터의 열팽창에 따라 주변부측으로 넓어지는 상기 돌기체에 의해 상기 복수 반도체칩들의 간격을 넓히는 공정을 포함하는 것이 바람직하다.
이렇게 하면, 콘택터에서 반도체 웨이퍼 스크라이브 라인과 대응하는 위치에 설치된 돌기체를 복수 반도체칩들 사이에 삽입한 상태에서 반도체 웨이퍼를 가열했을 때, 콘택터의 열팽창에 따라 돌기체가 주변부측으로 넓어지고, 이에 따라 복수 반도체칩들의 간격이 넓어지므로, 반도체 웨이퍼 주연부의 반도체칩의 검사용 전극과 콘택터의 프로브 단자의 위치가 어긋나는 것을 확실하게 방지할 수 있다. 또, 반도체 웨이퍼에 대한 가열이 종료하고, 콘택터가 냉각되면 콘택터의 돌기체가 중심부측으로 되돌아가므로, 이에 따라 복수 반도체칩들 간격이 줄어들든다.
제 1 반도체장치 검사방법은 상기 제 1공정보다 전에 상기 콘택터의 상기 반도체장치 검사전극용과 대응하는 위치에 이 검사용 전극과 끼워 맞추는 형상의 프로브단자를 설치하는 공정을 더 구비하고, 상기 제 3공정은 상기 콘택터의 프로브 단자를 상기 반도체칩 검사용 전극에 끼워 맞추는 공정을 포함하고, 상기 제 4공정은 상기 콘택터의 열팽창에 따라 주변부측으로 넓어지는 상기 프로브 단자에 의해 상기 반도체칩들의 간격을 넓히는 공정을 포함하는 것이 바람직하다.
이렇게 하면, 콘택터의 반도체칩 검사용 전극과 대응하는 위치에 설치된 프로브 단자를 반도체칩 검사용 전극에 끼워 맞춘 상태에서 반도체 웨이퍼를 가열했을 때, 콘택터의 열팽창에 따라 프로브 단자가 주변부측으로 넓어지고, 이에 따라 복수 반도체칩들의 간격이 넓어지므로, 반도체 웨이퍼 주연부의 반도체칩 검사용 전극과 콘택터의 프로브 단자의 위치가 어긋나는 것을 확실하게 방지할 수 있다. 또, 반도체 웨이퍼에 대한 가열을 종료하고, 콘택터가 냉각되면, 콘택터의 프로브 단자가 중심부측으로 되돌아가므로, 이에 따라 복수 반도체칩의 간격이 줄어든다.
상기 목적을 달성하기 위해, 본 발명에 관한 제 2 반도체장치 검사방법은 반도체 웨이퍼를 콘택터의 열팽창율과 대략 같은 열팽창율을 갖는 기관에 고정한 상태에서 이 반도체 웨이퍼에 대해 다이싱을 행하여 반도체칩들을 분리하고, 반도체칩들의 간격을 콘택터 열팽창에 따라 넓어짐으로써, 반도체 웨이퍼를 의사적으로 팽창시키는 것이다.
구체적으로 본 발명에 관한 제 2 반도체장치 검사방법은 검사용 전극을 갖는 복수 반도체칩이 형성된 반도체 웨이퍼를 상기 반도체칩의 검사용 전극에 전기신호를 공급하는 프로브 단자는 갖는 콘택터의 열팽창율과 대략 같은 열팽창율을 갖는 기판에 고정하는 제 1공정과, 상기 기판에 고정된 상기 반도체 웨이퍼에 대해 상기 기판이 분리하지 않도록 다이싱을 행하고, 상기 복수 반도체칩을 서로 분리하는 제 2 공정과, 상기 콘택터와 다이싱된 상기 반도체 웨이퍼를 얼라인먼트한 후, 상기 반도체칩의 검사용 전극과 상기 콘택터의 프로브 단자를 접촉시키는 제 3 공정과, 상기 기판에 고정된 상기 반도체 웨이퍼를 가열하여 상기 복수의 반도체칩들의 간격을 상기 기판의 열팽창에 따라 넓히고, 간격이 넓어진 상기 복수 반도체칩에 대해 번인을 행하는 제 4 공정을 구비하고 있다.
제 2 반도체장치 검사방법에 의하면, 복수 반도체칩이 서로 분리되어 있는 반도체 웨이퍼를 가열했을 때, 이 반도체 웨이퍼는 열팽창율이 콘택터와 대략 같은 기판에 고정되어 있기 때문에, 이 기판의 열팽창에 따라 복수 반도체칩들의 간격이 넓어지고, 반도체 웨이퍼는 의사적으로 팽창한다. 이 때문에, 반도체 웨이퍼의 주연부에서도 반도체칩 검사용 전극과 콘택터의 프로브 단자의 위치가 어긋나지 않고 웨이퍼 상태에서 일괄하여 번인을 행할 수 있다.
또, 제 1 반도체장치 검사방법과 같이 다이싱 공정에서 발생한 불량 반도체칩은 번인스크리닝 공정에서 제거되기 때문에, 검사 회수를 감소시킬 수 있다. 또, 번인시의 가열로 반도체 웨이퍼를 의사적으로 팽창시키기 때문에, 공정수의 증가를 초래하지 않는 동시에, 가격이 높은 콘택터에 대한 제약이 감소하여 콘택터 설계의 자유도가 증가하기 때문에 비용 감소를 꾀할 수 있다.
제 2 반도체장치 검사방법은 번인이 해해진 상기 복수 반도체칩에 대해 출하전 검사를 행하는 제 5 공정을 더 구비하고 있는 것이 바람직하다. 이렇게 하면, 출하전 검사가 행해진 배어칩을 출하할 수 있다.
제 2 반도체장치 검사방법은 상기 제 2 공정과 상기 제 3 공정 사이에 상기 반도체칩의 불량 판정을 행하고, 불량이라 판정된 상기 반도체칩을 상기 시트에서 제거하는 공정을 더 구비하고 있는 것이 바람직하다.
이렇게 하면, 불량이라 판정된 반도체칩을 시트에서 제거한 후 반도체칩에 대해 번인을 행하기 때문에, 전원전류 불량 또는 누설 불량등이 생기고 있다고 판정된 반도체칩을 시트에서 제거한 후 양품이라 판정된 복수 반도체칩에 대해 번인 전압을 안정하게 인가할 수 있으므로, 복수 반도체칩에 대해 일괄하여 행하는 번인공정을 효율좋게 행할 수 있다.
제 2 반도체장치 검사방법에서 상기 제 1 공정은 상기 반도체 웨이퍼를 상기 기판에 접착제로 고정하는 공정을 포함하는 것이 바람직하다.
이렇게 하면, 복수의 반도체칩들의 간격은 기판의 열팽창에 따라 확실히 넓어지기 때문에, 반도체 웨이퍼의 주연부에서 반도체칩 검사용 전극과 콘택터의 프로브 단자의 위치가 어긋나는 것을 일으키지 않고 웨이퍼 상태에서 일괄하여 번인을 행할 수 있다.
제 2 반도체장치 검사방법에서 상기 제 1 공정은 상기 반도체 웨이퍼를 신축성을 갖는 시트를 통해 상기 기판에 고정하는 공정을 포함하는 것이 바람직하다.
이렇게 하면, 시트에는 절단홈이 생기지만 기판에는 절단홈이 생기지 않도록 반도체 웨이퍼에 대한 다이싱을 행할 수 있기 때문에, 다이싱용 절단칼 손상을 초래하지 않고 반도체칩들을 분리할 수 있다. 시트는 신축성을 갖고 있고, 콘택터의 열팽창에 따라 늘어나기 때문에, 반도체 웨이퍼와 기판 사이에 시트가 있어도, 복수 반도체칩들의 간격은 기판의 열팽창에 따라 확실히 넓어지기 때문에 지장은 없다.
제 2 반도체장치 검사방법에서 상기 제 1 공정은 상기 반도체 웨이퍼를 상기 기판에 흡인력으로 고정하는 공정을 포함하는 것이 바람직하다.
이렇게 하면, 복수 반도체칩들의 간격은 기판의 열팽창에 따라 확실하게 넓어지는 동시에, 반도체 웨이퍼에 대한 흡인을 종료하면, 반도체 웨이퍼는 기판에서 해방되므로, 순조롭게 다음 공정으로 이행할 수 있다.
제 2 반도체장치 검사방법에서 상기 제 1 공정은 상기 시트와 상기 기판 사이에 다공질(多孔質) 시트를 갖는 공정을 포함하는 것이 바람직하다.
이렇게 하면, 시트의 관통공과 기판의 흡인공이 다공질 시트를 통해 연통하므로, 반도체칩을 시트의 관통공 및 기판 흡인공의 흡인력에 의해 기판에 확실히 고정할 수 있다.
제 2 반도체장치 검사방법에서 상기 제 1 공정은 상기 반도체 웨이퍼를 상기 기판에, 이 기판의 상기 반도체칩 상기 검사용 전극이 형성되어 있지 않은 부위와 대응하는 부위에 형성된 흡인공의 흡인력에 의해 고정하는 공정을 포함하는 것이 바람직하다.
이렇게 하면, 반도체칩은 검사용 전극이 형성되어 있지 않은 부위에서 기판에 흡인되기 때문에, 반도체칩의 검사용 전극이 형성되어 있지 않은 부위가 콘택터 쪽으로 만곡하는 사태를 방지할 수 있기 때문에, 반도체칩에 휘어짐을 생기게 하지 않고, 번인을 행할 수 있다.
제 2 반도체장치 검사방법은 상기 제 1 공정보다 전에 상기 기판에 다수의 흡인공을 설치해 두는 동시에, 상기 복수의 반도체칩과 대응하는 위치에 관통공을 갖는 시트를 상기 반도체 웨이퍼와 상기 기판 사이에 설치하는 공정을 더 구비하고, 상기 제 1 공정은 상기 시트의 관통공 및 상기 기판 흡인공의 흡인력에 의해 상기 반도체 웨이퍼를 상기 기판에 고정하는 공정을 포함하는 것이 바람직하다.
이렇게 하면, 각 반도체칩을 시트의 관통공 및 기판 흡인공의 흡인력에 의해 기판에 고정할 수 있으므로, 콘택터와 기판 열팽창에 따라 복수 반도체칩들의 간격을 넓힐 수 있다. 또, 관통공을 갖는 시트를 반도체 웨이퍼에 대응하여 설치하는 한편, 기판에 범용성을 갖게 할 수 있기 때문에, 검사 비용을 감소시킬 수 있다.
[실시예]
이하, 제 1∼제3도를 참조하면서 본 발명 제1 실시예에 관한 반도체장치 검사방법에 대해 설명한다.
우선, 제1도(a)에 나타내는 바와 같이 반도체칩(10a)이 형성된 반도체 웨이퍼(10)를 미리 열처리가 시행된 신축성 있는 다이싱용 시트(11)에 아크릴계 또는 실리콘계 접착제로 고정한다. 다이싱용 시트(11)로는 예를 들어 폴리에스텔, 플리이미드, 폴리올레핀 또는 염화 비닐로 이루어지고 두꼐가 50㎛정도인 것을 이용 할 수 있다.
다이싱용 시트(11)에 시행하는 열처리 조건으로는 다이싱용 시트(11)가 미리 수축하는 조건으로 하고, 폴리에스텔인 경우에는 예를 들어 120℃의 온도하에서 10분 정도이다. 이 열처리에 의해 다이싱용 시트(11)는 MD방향(로울 가공시의 긴쪽 방향)에서 약 0.4% 수축하는 한편, TD방향(로울 가공시의 폭 방향)에서 약 0.2% 팽창한다. 이로서 로울 가공시에 다이싱용 시트(11)에 생기고 있던 내부 응력도 없어진다.
반도체 웨이퍼(10)를 붙이는 조건으로 예를 들어 40∼60℃의 온도하에서 2∼3분 정도이다. 다이싱용 시트(11)는 두꼐가 얇기 때문에 강성을 갖게 하기 위해, 다이싱용 시트의 주연부를 강성립(12)에 접착한다. 이하의 설명에서는 반도체 웨이퍼(10)가 다이싱용 시트(11)에 고정되고, 다이싱용 시트(11)의 주연부가 강성링(12)에 접착된 상태인 것을 반도체 웨이퍼 탑재 시트라 부른다.
다음에 제1도(b)에 나타나는 바와 같이 반도체 웨이퍼(10)를 스크라이브 라인(10b)에 따라 다이싱을 행하여 반도체칩(10a)들 사이에 예를 들어 폭 50㎛∼100㎛의 홈(10c)을 형성한다. 이 경우, 다이싱용 시트(11)에는 예를 들어 20㎛정도의 절단홈이 들어갈 정도로 다이싱을 행한다.
열처리를 시행한 다이싱용 시트와 열처리를 시행하지 않은 다이싱용 시트를 이용하여, 다이싱을 행하기 전과 후에 반도체칩(10a)들의 상대위치를 비교하였다. 열처리를 시행한 다이싱용 시트를 이용한 경우에는 MD방향으로 95.4㎜㎛ 당 4㎛ 수축하는 한편, TD방향으로 123.9㎜당 10㎛ 늘어났다. 또, 열처리를 시행하지 않았던 다이싱용 시트를 이용한 경우에는 TD방향으로 95.4㎜당 26㎛ 수축하는 한편, MD방향으로 123.9㎜당 55㎛ 늘어났다. 이로써 미리 열처리를 시행한 다이싱용 시트를 이용하는 경우에는 다이싱후의 수축이 작아지는 것을 확인할 수 있었다.
다음에, 미리 반도체 테스터 등에 의해 반도체칩의 불량 판정을 행하고, 판정 결과, 불량이라 판정된 반도체칩(10a)을 다이싱용 시트(11)에서 제거한다. 이 공정으로 전원전류 불량 또는 누설 불량등이 생기는 반도체칩(10a)이 제거되므로, 안정한 번인 전압을 각 반도체칩(10a)에 인가할 수 있다.
다음에, 제1도(c)에 나타나는 바와 같이 반도체칩(10a)의 검사용 전극과 대응하는 위치에 프로브 단자인 범프(13)를 갖는 동시에, 스크라이브 라인(10b)과 대응하는 위치에 범프(13)보다 돌출량이 많은 돌기체(14)를 갖는 콘택터(15)를 준비한다.
또, 주단부에 시일용 패킹재(16)를 갖고, 주연부에 링모양의 오목한 홈(17)과 이 오목한 홈(17)에 연통하는 콘택터용 흡인공(18)을 갖고, 중앙부에 동심원상의 웨이퍼용 흡인공(19)을 갖는 번인용 기판(20)을 준비한다. 번인용 기판(20)위에 실리콘고무로 이루어지는 패킹용 시트(21)를 통해 반도체 웨이퍼(10)를 얹어 두고, 웨이퍼용 흡인공(19)에서 예를 들어 1/4기압 정도의 흡인력으로 반도체 웨이퍼(10)를 번인용 기판(20)에 고정한다.
다음에, 제2도(a)에 나타나는 바와 같이 패킹재(16)위에 콘택터(15)를 얹어둔다. 이 경우, 반도체 웨이퍼(10)와 콘택터(15)를 얼라인먼트하면, 제3도(a)에 나타나는 바와 같이 반도체칩(10a)들 사이의 홈(10c)에 콘택터(15)의 돌기체(14)가 삽입되는 동시에, 콘택터(15)의 범프(13)는 반도체칩(10a)의 검사용 전극(10d)과 거리를 두고 대향한다. 그 후, 콘택터용 흡인공(18)에서 진공 흡인하고, 콘택터(15), 번인용 기판(20) 및 패킹재(16)에 의해 형성되는 공간을 감압하면, 콘택터(15)와 번인용 기판(20)이 서로 근접하므로, 반도체 웨이퍼(10)는 콘택터(15)에 고정되고, 콘택터(15)의 범프(13)는 반도체칩(10a)의 검사용 전극(10d)과 직접 접촉하고, 전기적 도통을 꾀할 수 있다.
다음에, 반도체 웨이퍼(10), 콘택터(15) 및 번인용 기판(20)을 오븐에 넣든지, 또는 번인용 기판(20)에 설치된 히터(도시 생략)에 전기를 통하게 함으로써, 반도체 웨이퍼(10)를 예를 들어 125℃로 가열한다.
이렇게 하면, 콘택터(15)도 가열하기 때문에 콘택터(15)가 열팽창하여 돌기체(14)가 홈(10c)에 깊게 들어가는 동시에, 흠(10c)폭이 넓어져 반도체칩(10a)들의 간격이 넓어지므로, 반도체 웨이퍼(10)는 의사적으로 팽창한다. 이 경우, 다이싱용 시트(11)는 신축성을 갖고 있으므로, 반도체 웨이퍼(10)의 팽창에 따라 늘어난다. 이로써, 반도체 웨이퍼(10)의 주연부에서도 콘택터(15)의 범프(13)와 반도체 웨이퍼(10)의 검사용 전극(10d)은 위치가 어긋나지 않는다. 이 상태에서 모든 반도체칩(10a)에 대해 예를 들어 125℃의 온도하에서 일괄하여 번인을 행한다.
또, 돌기체(14)의 수에 대해서는 특히 한정되지 않지만, 제3도(c)에 나타나는 바와 같이 반도체칩(10a)의 각 측변에 따라 복수개씩 설치하면, 콘택터(15)의 열팽창에 따라 반도체칩(10a)들의 간격이 확실히 넓어지는 동시에, 콘택터(15)의 수축에 따라 반도체칩(10a)들의 간격이 확실히 좁아지고 반도체 웨이퍼(10)의 크기는 원래대로 된다.
반도체칩(10a)에 대한 번인을 완료하면, 반도체 웨이퍼(10)를 냉각하여 반도체 웨이퍼(10)를 원래의 크기로 되돌린 후, 제2도(b)에 나타나는 바와 같이 반도체 웨이퍼(10)를 번인용 기판(20)에서 이탈시키고, 그 후 반도체칩(10a)에 대해 출하전 검사를 행한다.
다음에, 반도체 웨이퍼(10)를 예를 들어 160℃의 온도하에서 1분 정도 유지하든가 또는 반도체 웨이퍼(10)에 대해 자외선 등을 조사함으로써, 반도체 웨이퍼(10)와 다이싱용 시트(11)를 접착한 접착제의 접착력을 제거한 후에, 제2도(c)에 나타나는 바와 같이 밀어올림핀(21)으로 반도체칩(10a)을 밀어 올려 반도체칩(10a)을 다이싱용 시트(11)에서 이탈시키는 동시에, 이탈한 반도체칩(10a)을 콜렉터(22)에 소정 장소에 이동시켜 보관한다.
이하, 제4도를 참조하면서 본 발명 제 2 실시예에 관한 반도체장치의 검사방법에 대해 설명한다.
제 2 실시예는 콘택터(15)의 돌기체(14)에 대신하여 콘택터(15)의 범프(13)에 의해 반도체칩(10a)들의 간격을 넓히는 방법이다.
우선, 제4도(a)에 나타나는 바와 같이 범프(13)를 원주상 또는 각주상으로 형성해 두는 동시에, 검사용 전극(10d)을 범프(13)를 끼워 맞추는 형상, 예를 들어 단면L자 모양의 연부가 접촉부 주위에 설치된 형상으로 형성해 두고, 반도체 웨이퍼(10)와 콘택터(15)의 얼라인먼트후에 반도체 웨이퍼(10)를 콘택터(15)에 고정할 때, 범프(13)와 검사용 전극(10d)을 끼워 맞춘다.
이 상태에서 반도체 웨이퍼(10)를 가열하면, 범프(13)가 콘택터(15)의 열팽창에 따라 주변부측으로 넓어지기 때문에, 제4도(b)에 나타나는 바와 같이 반도체칩(10a)들 사이의 홈(10c)폭이 커지고, 반도체 웨이퍼(10)는 의사적으로 팽창한다.
제5도는 콘택터(15)의 범프(13) 및 반도체칩(10a) 검사용 전극(10d)의 변형예를 나타내고 있다. 즉, (a)에 나타내는 바와 같이 범프(13)를 원주상 또는 각주상으로 형성하는 동시에, 검사용 전극(10d)을 바닥이 있는 원통상 또는 각통상으로 해도 좋고, (b)에 나타나는 바와 같이 범프(13)를 바닥이 있는 원통상 또는 각통상으로 형성하는 동시에, 검사용 전극(10d)을 원주상 또는 각주상으로 해도 좋다.
이하, 제6도를 참조하면서 본 발명의 제 3 실시예에 관한 반도체장치 검사방법에 대해 설명한다.
우선, 제6도(a)에 나타나는 바와 같이 제 1 실시예와 마찬가지로 반도체 웨이퍼(10)를 다이싱용 시트(11)에 아크릴계 또는 실리콘계 접착제로 고정하는 동시에, 다이싱용 시트(11)의 주연부를 강성 링(12)에 접착한다.
다음에, 제6도(b)에 나타나는 바와 같이 제 1 실시예와 같이 반도체 웨이퍼(10)에 대해 다이싱을 행하는 동시에, 불량이라 판정된 반도체칩(10a)의 제거를 행한다.
다음에 제6도(c)에 나타나는 바와 같은 반도체칩(10a)의 검사용 전극(10d)과 대응하는 위치에 프로브 단자인 범프(13)를 갖는 동시에, 반도체 웨이퍼 탑재 시트를 흡인하기 위한 콘택터용 흡인공(18)을 갖는 콘택터(15)를 준비한다. 또, 콘택터(15) 또는 반도체 웨이퍼 탑재시트의 강성링(12)의 대향면에 콘택터(15)와 반도체 웨이퍼 탑재시트 사이의 공간을 시일하는 링모양 패킹재(16)를 설치해 둔다. 또, 제 3 실시예에서는 패킹재(16(는 반도체 웨이퍼 탑재시트의 강성링(12)와 대응하는 위치에 설치되어 있다.
다음에, 패킹재(16)의 콘택터(15)를 얹어 둔다. 이 경우, 반도체 웨이퍼(10)와 콘택터(15)를 얼라인먼트하면, 콘택터(15)의 범프(13)는 반도체칩(10a)의 검사용 전극(10d)과 거리를 두고 대향한다. 또, 이 상태의 도면은 생략한다.
다음에, 콘택터용 흡인공(18)에서 진공 흡인하고, 콘택터(15), 반도체 웨이퍼 탑재 시트 및 패킹재(16)에 의해 형성되는 공간 압력을 줄이면, 콘택터(15)와 반도체 웨이퍼 탑재 시트가 서로 근접하므로, 반도체 웨이퍼(10)는 콘택터(15)에 고정된다.
이상 설명한 바와 같이 제 3 실시예에 의하면, 제 1 실시예 및 제 2 실시예의 번인용 기판(20)을 생략할 수 있다.
다음에, 제 1 실시예와 마찬가지로 번인 및 출하전 검사를 실시한다.
이하, 제7도를 참조하면서 본 발명의 제 4 실시예에 관한 반도체장치 검사방법에 대해 설명한다.
우선, 제 1 실시예와 마찬가지로 반도체 웨이퍼(10)를 다이싱용 시트(11)에 아크릴계 또는 실리콘계 접착제에 의해 고정하는 동시에, 다이싱용 시트(11)의 주연부를 강성 링(12)접착한다. 그 후, 반도체 웨이퍼(10)에 대해 다이싱을 행하는 동시에, 불량이라 판정된 반도체칩(10a)의 제거를 행한다.
다음에, 제7도에 나타나는 바와 같은 반도체칩(10a)의 검사용 전극(10d)과 대응하지 않는 영역마다 흡인공(27)을 갖는 동시에, 이 흡인공(27)들을 연통시키는 공간부(28)를 갖는 웨이퍼용 고정기판(30)을 준비한다. 웨이퍼용 고정기판(30)위에 반도체 웨이퍼용 시트를 탑재한 후, 공간부(28) 압력을 줄여 흡인공(27)의 흡인력에 의해 반도체 웨이퍼(10)를 웨이퍼용 고정기판(30)에 고정한다. 반도체 웨이퍼(10)를 웨이퍼용 고정기판(30)에 고정하는 이유는 다음과 같다. 즉, 제 3 실시예에서 콘택터(15), 반도체 웨이퍼 탑재 시트 및 패킹재(16)에 의해 형성되는 공간 압력을 줄이면, 반도체 웨이퍼(10)는 콘택터(15)에 고정된다. 따라서, 다이싱용 시트(11)가 신축성을 갖고 있기 때문에, 제8도 (a)∼(d)에 나타나는 바와 같이 반도체칩(10a)에 휘어짐이 생기는 경우가 있다. 이 반도체칩(10a)에 생기는 휘어짐을 없애기 위해, 반도체 웨이퍼(10)를 웨이퍼용 고정기판(30)에 고정해 두는 것이다.
다음에, 제 3 실시예와 같이 콘택터(15) 위에 패킹재(16)를 얹어둔 후, 반도체 웨이퍼(10)와 콘택터(15)를 얼라인먼트하고, 그 후 콘택터(15), 반도체 웨이퍼 탑재시트 및 패킹재(16)에 의해 형성되는 공간 압력을 줄인다. 이렇게 하면, 콘택터(15)와 반도체 웨이퍼 탑재 시트가 서로 근접하므로, 반도체 웨이퍼(10)는 콘택터(15)에 고정된다. 이 경우, 콘택터(15)의 콘택터용 흡인공(18)의 흡인력과, 웨이퍼용 고정기관(30) 흡인공(27)의 흡인력을 대략 같게 해 두면, 반도체칩(10a)에 휘어짐이 생기는 것을 방지 할 수 있다.
다음에, 제 1 실시예와 같이 번인 및 출하전의 검사를 실시한다.
이하, 제9도를 참조하면서 본 발명의 제 5 실시예에 관한 반도체장치 검사방법에 대해 설명한다.
우선, 제9도(a)에 나타나는 바와 같이 제 1 실시예와 같이 반도체 웨이퍼(10)를 다이싱용 시트(11)에 아크릴계 또는 실리콘계 접착제로 고정하는 동시에, 다이싱용 시트(11)의 주연부를 강성 링(12)에 접착한다.
다음에, 제9도(b)에 나타나는 바와 같이 다이싱용 시트(11)의 반도체 웨이퍼(10)가 접착되어 있지 않은 쪽면에, 상기 콘택터와 대략 같은 열팽창율을 갖는 재료로 이루어지는 강성 기판(25)을 접착함으로써, 다이싱용 시트(11)와 강성기판(25)을 고정한다. 또, 다이싱용 시트(11)와 강성기판(25)을 접착시키는 대신 제 1 실시예와 같이 강성기판(25)에 흡인공을 설치하고, 예를 들어 1/4기압 정도의 흡인력에 의해 다이싱용 시트(11)와 강성기판(25)을 고정해도 좋다.
다음에, 반도체 웨이퍼(10)를 스크라이브 라인(10b)에 따라 다이싱을 행하여 반도체칩(10a)들 사이에 홈(10c)을 형성한다. 이 경우, 다이싱용 시트(11)에는 예를 들어 20㎛정도의 절단홈이 들어가는 정도로 다이싱을 행한다. 이렇게 하면, 다이싱용 절단칼이 강성기판(25)에 접촉하여 파손하는 사태를 회피할 수 있다.
이 상태에서 반도체 웨이퍼(10) 및 콘택터(15)를 오븐에 넣고, 반도체 웨이퍼(10)를 예를 들어 125℃로 가열한다. 이렇게 하면, 강성기판(25)이 콘택터(25)와 같은 정도로 팽창하기 때문에, 제9도(c)에 나타나는 바와 같이 반도체 웨이퍼(10)의 홈(10c) 폭이 넓어지고, 반도체칩(10a)들의 간격도 넓어지기 때문에 반도체 웨이퍼(10)는 의사적으로 팽창한다.
이 경우, 다이싱용 시트(11)는 신축성이 있기 때문에, 강성기판(25)의 팽창에 따라 늘어난다. 이에 의해 반도체 웨이퍼(10)의 주연부에서도 콘택터(15)의 범프(13)와 반도체 웨이퍼(10)의 검사용 전극(10d) 위치가 어긋나지 않는다. 이 상태에서도 모든 반도체칩(10a)에 대해 예를 들어 125℃의 온도하에서 일괄하여 번인을 행한다.
반도체칩(10a)에 대한 번인이 완료되면, 반도체 웨이퍼(10)를 냉각하여 반도체 웨이퍼(10)를 원래 크기로 되돌린 후, 반도체칩(10a)에 대해 출하전의 검사를 행한다.
또, 제 5 실시예의 강성기판(25) 형상은 판모양이어도 좋고, 다이싱용 시트(11)의 주연부를 보유하는 링모양이어도 좋다.
이하, 제10도를 참조하면서 본 발명의 제 6 실시예에 관한 반도체장치 검사방법에 대해 설명한다.
우선, 제10도(a), (b)에 나타나는 바와 같이 반도체 웨이퍼(10)를 접착성 시트(26)를 통해, 상기 콘택터와 대략 같은 열팽창율을 갖는 재료로 이루어지는 강성기판(25)에 접착한다.
즉, 제 5 실시예는 제 4 실시예의 다이싱용 시트(11)를 생략하는 방법이다. 유연한 다이싱용 시트(11)를 이용하지 않으므로, 강성 링(12)은 필요하지 않다.
그후, 반도체 웨이퍼(10)를 스크라이브 라인(10b)에 따라 다이싱을 행하여 반도체칩(10a)들 사이에 홈(10c)을 형성한다. 이 경우, 접착용 시트(26)에는 예를 들어 20㎛정도의 절단홈이 들어갈 정도로 다이싱을 행한다. 이렇게 하면, 다이싱용 절단칼이 강성기판(25)에 접촉하여 파손하는 사태를 회피할 수 있다.
이 상태에서 반도체 웨이퍼(10) 및 콘택터(15)를 오븐에 넣고, 반도체 웨이퍼(10)를 예를 들어 125℃로 가열한다. 이렇게 하면, 강성기판(25)이 콘택터(15)와 같은 정도로 팽창하기 때문에, 제10도(c)에 나타나는 바와 같이 반도체 웨이퍼(10)의 홈(10c) 폭이 넓어지고, 반도체칩(10a)들의 간격도 넓어지므로 반도체 웨이퍼(10)는 의사적으로 팽창한다. 이에 의해 반도체 웨이퍼(10)의 주연부에서도 콘택터(15)의 범프(13)와 반도체 웨이퍼(10)의 검사용 전극(10d) 위치가 어긋나지 않는다. 이 상태에서도 모든 반도체칩(10a)에 대해 예를 들어 125℃의 온도하에서 일괄하여 번인을 행한다.
반도체칩(10a)에 대한 번인이 완료되면, 반도체 웨이퍼(10)를 냉각하여 반도체 웨이퍼(10)를 원래 크기로 되돌린 후, 반도체칩(10a)에 대해 출하전의 검사를 행한다.
이하, 제11도 및 제12도를 참조하면서 본 발명의 제 7 실시예에 관한 반도체장치 검사방법에 대해 설명한다.
우선, 제11도(a) 및 제12도에 나타나는 바와 같이 상기 콘택터와 대략 같은 열팽창율을 갖는 재료로 이루어지고, 반도체 웨이퍼(10)보다도 한층 큰 형상으로 형성되고, 반도체칩(10a)과 대응하는 위치에 흡인공(27)을 갖는 동시에 내부에 흡인공(27)들을 연통하는 공간부(28)를 갖는 웨이퍼용 고정기판(30)을 준비한다. 또, 웨이퍼용 고정기판(30)의 주연부에는 공간부(28)와 연통하고, 이 공간부(28) 압력을 줄이기 위한 흡인구(31)가 설치되어 있다. 그 후, 웨이퍼 고정용 기판(30)위에 신축성있는 통기성 시트(32)를 통해 반도체 웨이퍼(10)를 얹어 둔다.
다음에, 제11도(b)에 나타나는 바와 같이 흡기구(31)에서 공간부(28) 압력을 줄여 흡인공(27)의 흡인력에 의해 반도체 웨이퍼(10)를 웨이퍼 공정용 기판(30)에 고정한다.
그후, 반도체 웨이퍼(10)를 스크라이브 라인(10b)에 따라 다이싱을 행하여 반도체칩(10a)들 사이에 홈(10c)을 형성한다. 이 경우, 통기성 시트(32)에는 예를 들어 20㎛정도의 절단홈이 들어갈 정도로 다이싱을 행한다. 이렇게 하면, 다이싱용 절단칼이 강성기판(30)에 접촉하여 파손하는 사태를 회피할 수 있다.
이 상태에서 반도체 웨이퍼(10) 및 웨이퍼 고정용 기판(30)을 오븐에 넣고, 반도체 웨이퍼(10)를 예를 들어 125℃로 가열한다. 이렇게 하면, 웨이퍼 고정용 기판(30)이 콘택터(15)와 같은 정도로 팽창하기 때문에, 제11도(c)에 나타나는 바와 같이 반도체 웨이퍼(10)의 홈(10c) 폭이 넓어지고, 반도체칩(10a)들의 간격도 넓어지므로 반도체 웨이퍼(10)는 의사적으로 팽창한다. 이 상태에서 모든 반도체칩(10a)에 대해 예를 들어 125℃의 온도하에서 일괄하여 번인을 행한다.
반도체칩(10a)에 대한 번인이 완료되면, 반도체 웨이퍼(10)를 냉각하여 반도체 웨이퍼(10)를 원래 크기로 되돌린 후, 반도체칩(10a)에 대해 출하전의 검사를 행한다.
이하, 제13도를 참조하면서 본 발명의 제 8 실시예에 관한 반도체장치 검사방법에 대해 설명한다.
제 8 실시예가 제 7 실시예와 다른 것은 웨이퍼 고정용 기판(30)에 반도체칩(10a)의 크기 및 위치와 무관계하게 바둑판 모양으로 다수의 흡인공(27)이 설치되어 있는 점과, 반도체 웨이퍼(10)와 웨이퍼 고정용 기판(30) 사이에 반도체칩(10a)와 대응하는 위치에 비교적 큰 지름의 관통공(34)을 갖는 관통용 시트(35)가 있는 점이다.
웨이퍼 고정용 기판(30)에 다수의 흡인공(27)이 설치되어 있는 동시에, 연통용 시트(35)에 비교적 큰 지름의 관통공(34)이 설치되어 있으므로, 관통공(34)은 어느 하나의 흡인공(27)과 연통한다. 이로서, 반도체 웨이퍼(10)와 웨이퍼 고정용 기판(30)의 흡인공(27) 및 연통용 시트(35)에 비교적 큰 지름의 관통공(34)의 흡인력에 웨이퍼 고정용 기판(30)에 고정된다.
제 8 실시예에서는 반도체 웨이퍼(10)에 대한 번인은 제 7 실시예와 같으므로, 설명은 생략한다.
제 8 실시예에 의하면 연통용 시트(35)를 반도체 웨이퍼(10)에 대응하여 설치하는 것만으로 되고, 웨이퍼 고정용 기판(30)에 범용성을 갖게 할 수 있기 때문에 비용 감소를 꾀할 수 있다.
이하, 제13도를 참조하면서 본 발명의 제 9 실시예에 관한 반도체장치 검사방법에 대해 설명한다.
제 9 실시예가 제 8 실시예와 다른 것은 웨이퍼 고정용 기판(35)에 웨이퍼 고정용 기판(30) 사이에 다공성 시크(36)가 있는 점이다. 이로서, 연통용 시트(35)의 연통공(34)는 대향하는 흡인공(27) 이외의 다른 흡인공(27)도 다공성 시트(36)를 통해 연통하므로, 웨이퍼 고정용 기판(30)에 대한 흡인력이 커지고, 반도체칩(10a)의 웨이퍼 고정용 기판(30)에 대한 고정이 확실해 진다. 제 9 실시예에서는 반도체 웨이퍼(10)에 대한 번인은 제 7 실시예와 같으므로, 설명은 생략한다.

Claims (18)

  1. 검사용 전극을 갖는 복수 반도체칩이 형성된 반도체 웨이퍼를 신축성 있는 시트에 고정하는 제1공정과, 상기 시트에 고정된 상기 반도체 웨이퍼에 대해 상기 시트가 분리하지 않도록 다이싱을 행하고, 상기 복수 반도체칩을 서로 분리하는 제2공정과, 상기 반도체칩의 검사용 전극에 전기신호를 공급하는 콘택터와 다이싱된 반도체 웨이퍼를 얼라이먼트한 후, 상기 반도체 웨이퍼를 상기 콘택터에 고정하는 제3공정과, 상기 콘택터에 고정된 상기 반도체 웨이퍼를 가열하여 상기 복수 반도체칩들의 간격을 상기 콘택터의 열팽창에 따라 넓히고, 간격이 넓어진 상기 복수의 반도체칩에 대해 일괄하여 번인을 행하는 제4공정을 구비하고 있는 것을 특징으로 하는 반도체장치 검사방법.
  2. 제1항에 있어서, 번인이 행해진 상기 복수 반도체칩에 대해 출하전 검사를 행하는 제5공정을 더 구비하고 있는 것을 특징으로 하는 반도체장치 검사방법.
  3. 제1항에 있어서, 상기 제 2 공정과 상기 제 3 공정 사이에 상기 반도체칩의 양부 판정을 행하고, 불량이라 판정된 상기 반도체칩을 상기 시트에서 제거하는 공정을 더 구비하고 있는 것을 특징으로 하는 반도체장치 검사방법.
  4. 제1항에 있어서, 상기 제 1공정보다 전에 상기 시트를 가열하여 이 시트를 수축시켜 두는 공정을 더 구비하고 있는 것을 특징으로 하는 반도체장치 검사방법.
  5. 제1항에 있어서, 상기 제1공정은 상기 반도체 웨이퍼가 고정된 상기 시트를 콘택터의 열팽창율을 갖는 기판에 고정하는 공정을 포함하는 것을 특징으로 하는 반도체장치 검사방법.
  6. 제1항에 있어서, 상기 제1공정은 상기 반도체 웨이퍼가 고정된 상기 시트를 상기 기판에 흡인력에 의해 고정하는 공정을 포함하는 것을 특징으로 하는 반도체장치 검사방법.
  7. 제6항에 있어서, 상기 제1공정은 상기 반도체 웨이퍼가 고정된 상기 시트를 상기 기판에, 이 기판의 상기 반도체칩의 상기 검사용 전극이 형성되어 있지 않은 부위와 대응하는 부위에 형성된 흡인공의 흡인력에 의해 고정하는 공정을 포함하는 것을 특징으로 하는 반도체장치 검사방법.
  8. 제1항에 있어서, 상기 제1공정보다 전에 상기 콘택터의 상기 반도체 웨이퍼의 스크라이브 라인과 대응하는 위치에 돌기체를 설치하는 공정을 더 구비하고, 상기 제3공정은 상기 콘택터의 돌기체를 상기 복수 반도체칩들 사이에 삽입하는 공정을 포함하고, 상기 제4공정은 상기 콘택터의 열팽창에 따라 주변부측으로 넓어지는 상기 돌기체에 의해 상기 복수 반도체칩들의 간격을 넓히는 공정을 포함하는 것을 특징으로 하는 반도체장치 검사방법.
  9. 제1항에 있어서, 상기 제 1공정보다 전에 상기 콘택터의 상기 반도체장치 검사전극용과 대응하는 위치에 이 검사용 전극과 끼워 맞추는 형상의 프로브단자를 설치하는 공정을 더 구비하고, 상기 제 3공정은 상기 콘택터의 프로브 단자를 상기 반도체칩 검사용 전극에 끼워 맞추는 공정을 포함하고, 상기 제 4공정은 상기 콘택터의 열팽창에 따라 주변부측으로 넓어지는 상기 프로브 단자에 의해 상기 반도체칩들의 간격을 넓히는 공정을 포함하는 것을특징으로 하는 반도체장치 검사방법.
  10. 검사용 전극을 갖는 복수 반도체칩이 형성된 반도체 웨이퍼를 상기 반도체칩의 검사용 전극에 전기신호를 공급하는 프로브 단자는 갖는 콘택터의 열팽창율과 대략 같은 열팽창율을 갖는 기판에 고정하는 제 1공정과, 상기 기판에 고정된 상기 반도체 웨이퍼에 대해 상기 기판이 분리하지 않도록 다이싱을 행하고, 상기 복수 반도체칩을 서로 분리하는 제 2 공정과, 상기 콘택터와 다이싱된 상기 반도체 웨이퍼를 얼라인먼트한 후, 상기 반도체칩의 검사용 전극과 상기 콘택터의 프로브 단자를 접촉시키는 제 3 공정과, 상기 기판에 고정된 상기 반도체 웨이퍼를 가열하여 상기 복수의 반도체칩들의 간격을 상기 기판의 열팽창에 따라 확대고, 간격이 넓어진 상기 복수 반도체칩에 대해 번인을 행하는 제 4 공정을 구비하고 있는 것을 특징으로 하는 반도체장치 검사방법.
  11. 제10항에 있어서, 번인이 행해졌던 상기 복수 반도체칩에 대해 출하전 검사를 행하는 제 5 공정을 더 구비하고 있는 것을 특징으로 하는 반도체장치 검사방법.
  12. 제11항에 있어서, 상기 제 2 공정과 상기 제 3 공정 사이에 상기 반도체칩의 양부 판정을 행하고, 불량이라 판정된 상기 반도체칩을 상기 시트에서 제거하는 공정을 더 구비하고 있는 것을 특징으로 하는 반도체장치 검사방법.
  13. 제10항에 있어서, 상기 제 1 공정은 상기 반도체 웨이퍼를 상기 기판에 접착제로 고정하는 공정을 포함하는 것을 특징으로 하는 반도체장치 검사방법.
  14. 제10항에 있어서, 상기 제 1 공정은 상기 반도체 웨이퍼를 신축성을 갖는 시트를 통해 상기 기판에 고정하는 공정을 포함하는 것을 특징으로 하는 반도체장치 검사방법.
  15. 제10항에 있어서, 상기 제 1 공정은 상기 반도체 웨이퍼를 상기 기판에 흡인력에 따라 고정하는 공정을 포함하는 것을 특징으로 하는 반도체장치 검사방법.
  16. 제15항에 있어서, 상기 제 1 공정은 상기 기판 사이에 다공질 시트를 있게 하는 공정을 포함하는 것을 특징으로 하는 반도체장치 검사방법.
  17. 제16항에 있어서, 상기 제 1 공정은 상기 반도체 웨이퍼를 상기 기판에 이 기판의 상기 반도체칩 상기 검사용 전극이 형성되어 있지 않은 부위와 대응하는 부위에 형성된 흡인공의 흡인력에 의해 고정하는 공정을 포함하는 것을 특징으로 하는 반도체장치 검사방법.
  18. 제15항에 있어서, 상기 제 1 공정보다 상기 기판에 다수의 흡인공을 설치해 두는 동시에, 상기 복수의 반도체칩과 대응하는 위치에 관통공을 갖는 시트를 상기 반도체 웨이퍼와 상기 기판 사이에 설치하는 공정을 더 구비하고, 상기 제 1 공정은 상기 시트의 관통공 및 상기 기판 흡인공의 흡인력에 의해 상기 반도체 웨이퍼를 상기 기판에 고정하는 공정을 포함하는 것을 특징으로 하는 반도체장치 검사방법.
KR1019950043954A 1995-03-31 1995-11-27 반도체장치의 검사방법 KR0174773B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7607195 1995-03-31
JP95-076071 1995-03-31

Publications (1)

Publication Number Publication Date
KR0174773B1 true KR0174773B1 (ko) 1999-04-01

Family

ID=13594570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950043954A KR0174773B1 (ko) 1995-03-31 1995-11-27 반도체장치의 검사방법

Country Status (2)

Country Link
US (1) US5605844A (ko)
KR (1) KR0174773B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150065917A (ko) * 2000-09-13 2015-06-15 하마마츠 포토닉스 가부시키가이샤 절단방법, 가공대상물 절단방법 및 광투과성재료 절단방법
US9711405B2 (en) 2002-03-12 2017-07-18 Hamamatsu Photonics K.K. Substrate dividing method
KR20210029416A (ko) * 2019-09-06 2021-03-16 세메스 주식회사 다이 이젝터 및 이를 포함하는 다이 픽업 장치

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030199179A1 (en) * 1993-11-16 2003-10-23 Formfactor, Inc. Contact tip structure for microelectronic interconnection elements and method of making same
US20020053734A1 (en) * 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US6228685B1 (en) 1994-07-07 2001-05-08 Tessera, Inc. Framed sheet processing
US6541852B2 (en) 1994-07-07 2003-04-01 Tessera, Inc. Framed sheets
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
DE19607047C2 (de) * 1996-02-24 1999-03-25 Gen Semiconductor Ireland Macr Verfahren zum Herstellen von Halbleiterelementen mit aktiven Strukturen
US6182546B1 (en) 1997-03-04 2001-02-06 Tessera, Inc. Apparatus and methods for separating microelectronic packages from a common substrate
KR100278137B1 (ko) 1997-09-04 2001-01-15 가나이 쓰도무 반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및ic카드의 제조방법
US6217972B1 (en) * 1997-10-17 2001-04-17 Tessera, Inc. Enhancements in framed sheet processing
US6664628B2 (en) * 1998-07-13 2003-12-16 Formfactor, Inc. Electronic component overlapping dice of unsingulated semiconductor wafer
JP2000223446A (ja) * 1998-11-27 2000-08-11 Denso Corp 半導体装置およびその製造方法
US6429030B1 (en) 1999-02-08 2002-08-06 Motorola, Inc. Method for testing a semiconductor die using wells
JP3745260B2 (ja) * 2001-10-02 2006-02-15 ローム株式会社 半導体装置の製造方法
JP4173306B2 (ja) * 2001-11-30 2008-10-29 東京エレクトロン株式会社 信頼性評価試験装置、信頼性評価試験システム及び信頼性評価試験方法
JP2005045023A (ja) * 2003-07-22 2005-02-17 Toshiba Corp 半導体装置の製造方法および半導体製造装置
JP4559801B2 (ja) * 2004-09-06 2010-10-13 東京エレクトロン株式会社 ウエハチャック
CN102077103B (zh) * 2009-04-14 2013-06-05 日本先锋公司 半导体测定装置以及方法
EP2299486B1 (de) * 2009-09-18 2015-02-18 EV Group E. Thallner GmbH Verfahren zum Bonden von Chips auf Wafer
JP5805411B2 (ja) * 2011-03-23 2015-11-04 ファスフォードテクノロジ株式会社 ダイボンダのピックアップ方法およびダイボンダ
JP5621142B2 (ja) * 2013-04-02 2014-11-05 独立行政法人産業技術総合研究所 半導体プロセス用キャリア
JP6576172B2 (ja) * 2015-09-03 2019-09-18 株式会社ディスコ チャックテーブル
JP6577341B2 (ja) * 2015-11-13 2019-09-18 日東電工株式会社 積層体および半導体装置の製造方法
SG11201807869SA (en) * 2016-03-31 2018-10-30 Mitsui Chemicals Tohcello Inc Film for component manufacture and component manufacturing method
US11276600B2 (en) * 2016-03-31 2022-03-15 Mitsui Chemicals Tohcello, Inc. Film for component manufacture and component manufacturing method
KR102352925B1 (ko) 2017-01-30 2022-01-18 미쓰이 가가쿠 토세로 가부시키가이샤 부품 제조용 필름, 부품 제조 용구 및 부품 제조 방법
TW201901847A (zh) 2017-05-11 2019-01-01 日商三井化學東賽璐股份有限公司 零件製造用具以及零件製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542397A (en) * 1984-04-12 1985-09-17 Xerox Corporation Self aligning small scale integrated circuit semiconductor chips to form large area arrays
JP2759165B2 (ja) * 1992-04-28 1998-05-28 カシオ計算機株式会社 ウェハ載置用シート拡張方法およびその装置
US5489538A (en) * 1992-08-21 1996-02-06 Lsi Logic Corporation Method of die burn-in
US5532174A (en) * 1994-04-22 1996-07-02 Lsi Logic Corporation Wafer level integrated circuit testing with a sacrificial metal layer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150065917A (ko) * 2000-09-13 2015-06-15 하마마츠 포토닉스 가부시키가이샤 절단방법, 가공대상물 절단방법 및 광투과성재료 절단방법
US9711405B2 (en) 2002-03-12 2017-07-18 Hamamatsu Photonics K.K. Substrate dividing method
US10068801B2 (en) 2002-03-12 2018-09-04 Hamamatsu Photonics K.K. Substrate dividing method
US10622255B2 (en) 2002-03-12 2020-04-14 Hamamatsu Photonics K.K. Substrate dividing method
US11424162B2 (en) 2002-03-12 2022-08-23 Hamamatsu Photonics K.K. Substrate dividing method
KR20210029416A (ko) * 2019-09-06 2021-03-16 세메스 주식회사 다이 이젝터 및 이를 포함하는 다이 픽업 장치

Also Published As

Publication number Publication date
US5605844A (en) 1997-02-25

Similar Documents

Publication Publication Date Title
KR0174773B1 (ko) 반도체장치의 검사방법
JP2837829B2 (ja) 半導体装置の検査方法
KR100294396B1 (ko) 탐침핀 접촉이 개선된 반도체웨이퍼 검사방법
KR100564046B1 (ko) 프로브 카드 및 반도체 장치의 시험방법
US5123850A (en) Non-destructive burn-in test socket for integrated circuit die
US7161373B2 (en) Method for testing using a universal wafer carrier for wafer level die burn-in
US6258609B1 (en) Method and system for making known good semiconductor dice
JPH04226046A (ja) 電子チップの非破壊電気検査方法
US5629630A (en) Semiconductor wafer contact system and method for contacting a semiconductor wafer
JP2002110751A (ja) 半導体集積回路装置の検査装置および製造方法
US5046239A (en) Method of making a flexible membrane circuit tester
KR950013605B1 (ko) 번인 테스트용 칩 홀딩장치 및 그 제조방법
KR20040082926A (ko) 반도체소자의 테스트방법
US6340604B1 (en) Contactor and semiconductor device inspecting method
JP3196173B2 (ja) コンタクタおよび半導体装置の検査方法
US20070285115A1 (en) Universal wafer carrier for wafer level die burn-in
US7169469B2 (en) Particle-removing wafer
US7112975B1 (en) Advanced probe card and method of fabricating same
RU2272335C2 (ru) Способ испытаний и контроля электронных компонентов
US5062204A (en) Method of making a flexible membrane circuit tester
US5062203A (en) Method of making a flexible membrane circuit tester
JPH09159694A (ja) Ｌｓｉテストプローブ装置
GB2244864A (en) Semiconductor device electrode pads
JPH02278847A (ja) 半導体装置
JPH08306747A (ja) 半導体装置の検査方法及びその検査に用いるプローブカード

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20051025

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee