JP2009272473A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009272473A JP2009272473A JP2008122150A JP2008122150A JP2009272473A JP 2009272473 A JP2009272473 A JP 2009272473A JP 2008122150 A JP2008122150 A JP 2008122150A JP 2008122150 A JP2008122150 A JP 2008122150A JP 2009272473 A JP2009272473 A JP 2009272473A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor wafer
- semiconductor
- dicing tape
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】各導電性材料52が絶縁性材料53によって絶縁されて構成されたダイシングテープ50を半導体ウエハ30の裏面側に貼り付ける。ダイシングテープ50の他面55において、電気的特性を検査したい半導体素子に対応した場所にテスタ60を対向配置する。続いて、テスタ60をダイシングテープ50の他面55に押し付け、各導電性材料52どうしを接触させて、第1電極18、縦型の半導体素子、第2電極19、導電性材料52、およびテスタ60を経由する経路を形成する。そして、各テスタ60に異なる電位を与えることで、多チャンネルで電気的特性の検査を行う。
【選択図】図4
Description
以下、本発明の第1実施形態について図を参照して説明する。以下では、半導体装置として、縦型の半導体素子が形成された半導体ウエハの一部を例に説明する。
本実施形態では、第1実施形態と異なる部分についてのみ説明する。上記実施形態では、ダイシングテープ50に導電性材料52が含まれたものが用いているが、本実施形態では導電性材料52は含まれておらず、貫通孔が設けられたものを用いることが特徴となっている。以下、図5および図6を参照して説明する。
本実施形態では、第1、第2実施形態と異なる部分についてのみ説明する。上記各実施形態では、粘着性のあるダイシングテープ50を用いていたため、電気的特性の検査後にダイシングされた各半導体ウエハの一部10にダイシングテープ50の粘着物が付着したまま残される可能性がある。そこで、本実施形態では、半導体ウエハの一部10に粘着物が残されないようにすることが特徴となっている。
上記第1実施形態では、ダイシングテープ50に含まれる導電性材料52として粒状のものが用いられていたが、図8に示されるように、導電性材料52として繊維状をなしているものを用いても良い。
12 半導体基板の表面
13 半導体基板の裏面
14 半導体素子
18 第1電極
19 第2電極
30 半導体ウエハ
31 半導体ウエハ表面
32 半導体ウエハの裏面
50 ダイシングテープ
51 ダイシングテープの一面
52 導電性材料
53 絶縁性材料
55 ダイシングテープの他面
60 テスタ
Claims (5)
- 半導体ウエハ(30)が半導体基板(11)の表面(12)側に形成された第1電極(18)と裏面(13)側に形成された第2電極(19)とを有し、前記第1電極(18)と前記第2電極(19)との間に電流を流すように構成された縦型の半導体素子(14)が備えられてなる半導体装置の製造方法であって、
前記半導体ウエハ(30)の表面(31)側の表層部に前記縦型の半導体素子(14)が複数形成され、前記半導体ウエハ(30)の表面(31)側に前記第1電極(18)が形成されたものを用意する工程と、
前記半導体ウエハ(30)の裏面(32)を研削し、研削した前記半導体ウエハ(30)の裏面(32)に前記第2電極(19)を形成する工程と、
前記第2電極(19)が形成された前記半導体ウエハ(30)の裏面(32)に、複数の導電性材料(52)それぞれが絶縁性材料(53)によって絶縁されて構成されたダイシングテープ(50)を貼り付ける工程と、
前記ダイシングテープ(50)のうち前記半導体ウエハ(30)が貼り付けられた一面(51)とは反対側の他面(55)にテスタ(60)を押し付けて前記ダイシングテープ(50)を前記半導体ウエハ(30)と前記テスタ(60)とで挟み込むことで前記半導体ウエハ(30)と前記テスタ(60)との間の前記導電性材料(52)どうしを接触させ、前記第1電極(18)と前記テスタ(60)とにそれぞれ電位を与えることにより、前記第1電極(18)、前記縦型の半導体素子(14)、前記第2電極(19)、前記導電性材料(52)、および前記テスタ(60)を経由する経路を形成して前記縦型の半導体素子(14)の電気的特性を検査する工程とを含んでいることを特徴とする半導体装置の製造方法。 - 前記導電性材料(52)は、粒状をなしていることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記導電性材料(52)は、繊維状をなしていることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記導電性材料(52)は、前記ダイシングテープ(50)の一面(51)もしくは他面(55)に対して垂直に延設された直線状をなしていることを特徴とする請求項1に記載の半導体装置の製造方法。
- 半導体ウエハ(30)が半導体基板(11)の表面(12)側に形成された第1電極(18)と裏面(13)側に形成された第2電極(19)とを有し、前記第1電極(18)と前記第2電極(19)との間に電流を流すように構成された縦型の半導体素子(14)が備えられてなる半導体装置の製造方法であって、
前記半導体ウエハ(30)の表面(31)側の表層部に前記縦型の半導体素子(14)が複数形成され、前記半導体ウエハ(30)の表面(31)側に前記第1電極(18)が形成されたものを用意する工程と、
前記半導体ウエハ(30)の裏面(32)を研削し、研削した前記半導体ウエハ(30)の裏面(32)に前記第2電極(19)を形成する工程と、
前記第2電極(19)が形成された前記半導体ウエハ(30)の裏面(32)に、一面(51)と該一面(51)の反対側の他面(55)を有し、前記一面(51)と前記他面(55)とを貫通する貫通孔(56)が設けられたダイシングテープ(50)を貼り付ける工程と、
前記ダイシングテープ(50)の前記貫通孔(56)に露出する前記第2電極(19)と前記第1電極(18)とにそれぞれプローブ(70)を押し当て、前記第1電極(18)と前記第2電極(19)とにそれぞれ電位を与えることにより、前記第1電極(18)、前記縦型の半導体素子(14)、および前記第2電極(19)を経由する電気的経路を形成して前記縦型の半導体素子(14)の電気的特性を検査する工程とを含んでいることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008122150A JP5018625B2 (ja) | 2008-05-08 | 2008-05-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008122150A JP5018625B2 (ja) | 2008-05-08 | 2008-05-08 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009272473A true JP2009272473A (ja) | 2009-11-19 |
JP5018625B2 JP5018625B2 (ja) | 2012-09-05 |
Family
ID=41438768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008122150A Expired - Fee Related JP5018625B2 (ja) | 2008-05-08 | 2008-05-08 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5018625B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012035880A1 (ja) * | 2010-09-16 | 2012-03-22 | 住友電気工業株式会社 | 半導体装置の製造方法 |
JP2016115695A (ja) * | 2014-12-11 | 2016-06-23 | 三菱電機株式会社 | 半導体評価装置および半導体評価方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04346477A (ja) * | 1991-05-24 | 1992-12-02 | Hitachi Ltd | 半導体装置 |
JPH07335879A (ja) * | 1994-06-09 | 1995-12-22 | Hitachi Ltd | 保護回路内蔵絶縁ゲート半導体装置 |
JPH08271578A (ja) * | 1995-03-30 | 1996-10-18 | Toshiba Corp | 半導体装置のテストソケット |
JPH10144631A (ja) * | 1996-11-06 | 1998-05-29 | Citizen Electron Co Ltd | 半導体素子及びその製造方法 |
JPH10189672A (ja) * | 1996-11-07 | 1998-07-21 | Matsushita Electron Corp | コンタクタおよび半導体装置の検査方法 |
JP2000292485A (ja) * | 1999-03-08 | 2000-10-20 | Samsung Electronics Co Ltd | Bgaパッケージの電気的検査のためのソケット及びこれを用いた検査方法 |
JP2002139541A (ja) * | 2000-10-30 | 2002-05-17 | Jsr Corp | 電気回路部品の検査治具および電気回路部品の検査方法 |
JP2003050259A (ja) * | 2001-08-06 | 2003-02-21 | Hitachi Ltd | 半導体集積回路 |
JP2008082983A (ja) * | 2006-09-28 | 2008-04-10 | Jsr Corp | 異方導電性コネクターおよびこの異方導電性コネクターを用いた被検査体の検査方法 |
-
2008
- 2008-05-08 JP JP2008122150A patent/JP5018625B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04346477A (ja) * | 1991-05-24 | 1992-12-02 | Hitachi Ltd | 半導体装置 |
JPH07335879A (ja) * | 1994-06-09 | 1995-12-22 | Hitachi Ltd | 保護回路内蔵絶縁ゲート半導体装置 |
JPH08271578A (ja) * | 1995-03-30 | 1996-10-18 | Toshiba Corp | 半導体装置のテストソケット |
JPH10144631A (ja) * | 1996-11-06 | 1998-05-29 | Citizen Electron Co Ltd | 半導体素子及びその製造方法 |
JPH10189672A (ja) * | 1996-11-07 | 1998-07-21 | Matsushita Electron Corp | コンタクタおよび半導体装置の検査方法 |
JP2000292485A (ja) * | 1999-03-08 | 2000-10-20 | Samsung Electronics Co Ltd | Bgaパッケージの電気的検査のためのソケット及びこれを用いた検査方法 |
JP2002139541A (ja) * | 2000-10-30 | 2002-05-17 | Jsr Corp | 電気回路部品の検査治具および電気回路部品の検査方法 |
JP2003050259A (ja) * | 2001-08-06 | 2003-02-21 | Hitachi Ltd | 半導体集積回路 |
JP2008082983A (ja) * | 2006-09-28 | 2008-04-10 | Jsr Corp | 異方導電性コネクターおよびこの異方導電性コネクターを用いた被検査体の検査方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012035880A1 (ja) * | 2010-09-16 | 2012-03-22 | 住友電気工業株式会社 | 半導体装置の製造方法 |
CN102687238A (zh) * | 2010-09-16 | 2012-09-19 | 住友电气工业株式会社 | 用于制造半导体器件的方法 |
US8609513B2 (en) | 2010-09-16 | 2013-12-17 | Sumitomo Electric Industries, Ltd. | Method for manufacturing semiconductor device |
JP2016115695A (ja) * | 2014-12-11 | 2016-06-23 | 三菱電機株式会社 | 半導体評価装置および半導体評価方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5018625B2 (ja) | 2012-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10186463B2 (en) | Method of filling probe indentations in contact pads | |
JP5490425B2 (ja) | 半導体チップの電気特性測定方法 | |
TW200527570A (en) | Fabrication method of semiconductor integrated circuit device | |
US9502378B1 (en) | Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same | |
TW201715626A (zh) | 測試線結構 | |
TWI555106B (zh) | 評估半導體裝置的方法 | |
JP5018625B2 (ja) | 半導体装置の製造方法 | |
JPH0658926B2 (ja) | 動的チツプ・バーン・イン可能なテープ構造 | |
JP2011049337A (ja) | 半導体装置の製造方法 | |
JP2010281625A (ja) | 半導体チップの検査方法 | |
TW200913092A (en) | Semiconductor packaging process enabling completely performing non-stick test of wire-bonding on a substrate strip | |
JP2006196592A (ja) | 樹脂封止型半導体装置の検査方法 | |
US9117880B2 (en) | Method for manufacturing semiconductor device | |
JP5618662B2 (ja) | 半導体素子の特性測定方法および半導体装置の製造方法 | |
JP3196173B2 (ja) | コンタクタおよび半導体装置の検査方法 | |
JP2010044044A (ja) | プローブカードの製造方法 | |
JP2006041236A (ja) | 半導体装置及びその製造方法 | |
JP2008141111A (ja) | 半導体装置及び半導体装置のチップクラック検査方法 | |
JP4992863B2 (ja) | 半導体装置の製造方法およびそれに用いられる半導体装置の検査装置 | |
JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ | |
JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
JP5861822B2 (ja) | 半導体装置およびその試験方法 | |
JP7313315B2 (ja) | 半導体装置の製造方法及び電力制御回路の製造方法 | |
JP2012134276A (ja) | 半導体装置、その製造方法、及び半導体装置の検査方法 | |
De La Cruz et al. | Failure analysis of power integrated modules and its challenges |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120528 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5018625 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |