TWI555106B - 評估半導體裝置的方法 - Google Patents

評估半導體裝置的方法 Download PDF

Info

Publication number
TWI555106B
TWI555106B TW099125420A TW99125420A TWI555106B TW I555106 B TWI555106 B TW I555106B TW 099125420 A TW099125420 A TW 099125420A TW 99125420 A TW99125420 A TW 99125420A TW I555106 B TWI555106 B TW I555106B
Authority
TW
Taiwan
Prior art keywords
semiconductor
semiconductor substrate
electrode
sheet
test
Prior art date
Application number
TW099125420A
Other languages
English (en)
Other versions
TW201133672A (en
Inventor
宮園光義
小松茂和
篠崎大
加藤正博
吉田敦
Original Assignee
東京威力科創股份有限公司
富士電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司, 富士電機股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201133672A publication Critical patent/TW201133672A/zh
Application granted granted Critical
Publication of TWI555106B publication Critical patent/TWI555106B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

評估半導體裝置的方法
描述於本文中的實施例係有關於一種評估半導體裝置的方法，更明確地，係有關於垂直的半導體裝置的半導體裝置評估方法。
多個半導體裝置被縱向地及橫向地配置在一接受晶圓處理的半導體基材上。這些半導體裝置藉由切割(dicing)而被分割，然後被結合至半導體模組中。
上述的半導體裝置在被結合至該半導體模組中之前通常會接受一用於半導體裝置的電特性測試。例如，圖5為一用來實施該電特性測試的設備的組態圖。
圖5顯示一用來測量在垂直的半導體裝置上的電極之間的漏電流的靜態的特性測試的狀態。
一探測器(測試設備)100包括一懸臂樑式探針銷101、一用來支撐該探針銷101的探針卡102、及一探測器桌台104用來支撐作為待測物件的半導體基材103。在此處，如上文所述，多個垂直的半導體裝置(未示出)被配置在該半導體基材103的每一方向上。
一表面結構及一背面電極被形成在每一垂直的半導體裝置上。一閘極電極與一發射器電極被形成在該表面結構上。又，該背面電極係當作一收集器電極用，且是用金屬薄膜來建構。
當該探測器桌台104被升高時，多個具有不同直徑之針尖的探針銷101與在該表面結構上的電極接觸，且具有一被接觸的部分的該垂直的半導體裝置接受該靜態的特性測試。又，當一介於該探針銷101與該半導體基材103之間的相對位置被改變時，該等垂直的半導體裝置在同一桌台上持續地接受該靜態的特性測試。
在另一方面，在該電特性測試中，除了該靜態的特性測試之外還實施動態特性測試，其亦被稱為高電流開關測試。
然而，在該動態特性測試中，一大約0至數百安培的高電流被通電至該垂直的半導體裝置內。因此，直徑約100微米的裂痕會發生在有缺陷的垂直的半導體裝置中。例如，圖6顯示施加至該垂直的半導體裝置的電壓與電流之間的關係。
圖6的水平軸代表時間，並顯示出在該高電流開關測試的關閉操作期間短路發生在IGBT(絕緣閘雙極電晶體)裝置中的情況下電壓與電流每小時的變動。
如圖6所示，當關閉操作被開始時，介於收集器電極與發射器電極之間的電壓(VCE)立即升高且收集器電流(Ic)降下來。然而，在短路於圖6所示之發生裂痕的時間發生之後，介於收集器電極與發射器電極之間的電壓(VCE)回落且收集器電流(Ic)上升。換言之，圖6顯示當短路發生時該IGBT裝置的開關操作被失去作用(disabled)。
又，在該垂直的半導體內的損傷中，一裂縫會從一裂痕以徑向圖案發展而不會只保持在此裂痕發生的地方。
如上文所述，因為裂縫在垂直的半導體裝置的動態特性測試中會以徑向圖案發展，所以該動態特性測試通常不在晶圓狀態實施。其原因為，當該動態特性測試在晶圓狀態中被實施時，該裂縫會發展至與有缺陷的垂直的半導體裝置相鄰的一沒有缺陷的垂直的半導體裝置上，使得該沒有缺陷的垂直的半導體裝置接受該損傷。
因此，事實是一半導體晶片的一簡單的本體接受該動態特性測試。因此，產生了下面的問題。亦即，在該動態特性測試中，在該半導體基材藉由切割而被分割成半導體晶片之後，使用一晶片固持器將各個半導體晶片向上移動至一探測器且該半導體晶片的一簡單的本體接受該動態特性測試。因此，無法在同一桌台上實施一連續的測試，因而降低了檢測效率。
有一種用來在同一桌台上連續地對多個半導體晶片實施電特性測試而無需在藉由切割將半導體基材分割之後用一晶片固持器將半導體晶片向上移動至一測試設備的方法被揭露(例如，日本專利公開案第2003-258067號)。
然而，在上述已知的例子中，只能防止切割之後發生在一支撐桌台上的半導體晶片的位移。因此，當發生在上述動態測試中的裂痕以徑向圖案的方式發展或傳播時，該已知的例子無法防止該損傷被進一步擴散。亦即，上述在實施垂直的半導體裝置的該動態特性測試時發生的問題並未獲得解決。
有鑑於上文所述，本發明的目的為提供一種評估半導體裝置的方法，用來抑制一由發生在垂直的半導體裝置的動態特性測試中的裂痕發展或傳播的裂縫並改善半導體模組的良率。依據發明的一個態樣，此方法包括：將一具有導電性的板片固定至一半導體基材的主要表面，多個具有表面結構及背面電極的半導體裝置被配置於該半導體基材的主要表面上；在該板片被固定於該主要表面的狀態下，在第一支撐台上將該半導體基材分割成半導體晶片；及將該等多個被分割的半導體晶片透過該板片安裝於第二支撐台上，且該等多個被安裝的半導體晶片在該第二支撐台上連續地接受動態特性測試。
現將參考附圖來詳細描述本發明的一較佳實施例，其中相似的標號代表相似的元件。首先，將描述依據本發明之評估半導體裝置的方法的基本原理。
圖1為流程圖，其顯示半導體裝置評估方法的基本原理。
多個垂直的半導體裝置首先在一晶圓處理中被製造於半導體基材內(步驟S1)。閘極電極(每一者係當作控制電極來用)與發射器(源極)電極(每一者係當作主要電極來用)被形成在該這些垂直的半導體裝置的表面上。背面電極(每一者係當作收集器(汲極)電極來用)被形成在該等垂直的半導體裝置的背面。例如，IGBT裝置或電源MOSFET(金屬氧化物場效電晶體)即屬於此垂直的導體裝置。
接下來，一具有導電性的板片被固定至所有形成在該半導體基材內的垂直的半導體裝置的背面電極上(步驟S2)。此處理讓該半導體基材的背面受到該具有導電性的板片的保護。
接下來，該半導體基材在該板片被固定於該半導體基材的背面的狀態下藉由切割(dicing)加以分割(步驟S3)。此處理將該半導體基材製造成多個獨立的個體之垂直的半導體晶片。
由該半導體基材製造成多個獨立的個體之垂直的半導體晶片在一測試支撐台上透過該板片連續地接受動態特性測試(步驟S4)。例如，高電流開關測試即屬此動態特性測試。
之後，該板片與該半導體晶片的背面電極分離且在該動態特性測試中被認定為沒有缺陷的半導體晶片被結合至一半導體模組中。
接下來，一特定的半導體裝置評估方法將根據圖1的流程圖來描述。
圖2A及2B為示意剖面圖，其顯示將一切割膠帶層疊(laminate)至一其內形成有垂直的半導裝置的半導體基材上的處理的主要部分。圖2A顯示在尚未層疊該切割膠帶至該半導體基材上之前的情形，及圖2B及2C顯示在該切割膠帶被層疊至該半導體基材上之後的情形。
示於圖2A中的半導體基材10是一主要由矽(Si)構成之板片狀的晶圓，例如，磊晶生長基材或FZ(浮區)基材皆屬此半導體基材10。半導體基材10的厚度為，例如，0.5毫米或更薄。又，半導體基材10具有一表面結構10a及一背面電極10b。詳言之，半導體基材10接受一晶圓處理，且例如該垂直的半導體裝置的控制電極(閘極電極)或作為該垂直的半導體裝置的一個主要電極的該發射器電極(源極電極)被形成在該半導體基材10的表面層上。另一方面，作為另一個主要電極的收集器電極(汲極電極)被形成在該半導體基材10的背面上。此外，該背面電極10b是用一例如由鋁(Al)、鈦(Ti)、鎳(Ni)、及金(Au)所組成的金屬多層式薄膜所建構的。
可從上面的說明中看出來的是，該等多個垂直的半導體裝置(每一者都包含表面結構10a及背面電極10b)被縱向及橫向地配置在該半導體基材10上。如上文中描述的，IGBT裝置或電源MOSFET都屬該垂直的半導體裝置。
接下來，如圖2B所示，該切割膠帶20被層疊在該半導體基材10的背面側上。詳言之，一介於該半導體基材10(一晶圓處理已在其內完成)與該切割膠帶20(其具有比該半導體基材10的面積還大的面積)之間的對準被實施。該切割膠帶20被層疊在形成於該半導體基材10內的垂直的半導體裝置的背面電極10b上。此處理讓該切割膠帶20被固定至該垂直的半導體裝置的背面電極10b，且該半導體基材10的背面受該切割膠帶20的保護。
在此處，該切割膠帶20是一片具有彈性及黏性的片材其由一作為基礎件的樹脂層20a及一形成在該樹脂層20a上的黏性件20b所構成。又，該樹脂層20a及該黏性件20b包括像是銅(Cu)、金(Au)、及鋁(Al)的金屬粉末(未示出)。包括上述金屬粉末的該切割膠帶20被保持在與像是銅(Cu)、金(Au)、及鋁(Al)的金屬的電阻值相同的電阻值。在後面提到的高電流開關測試中，一被通電至該垂直的半導體裝置中之約0至300安培的高電流被穩定地通電於厚度方向(垂直方向)及該切割膠帶20的平面內方向(in-plane direction)上。
關於該切割膠帶20的平面內方向的可撓曲性及表面的黏性，其具有足以與已知切割膠帶的平面內方向的可撓曲性及表面的黏性相比擬的品質。
又，該切割膠帶20的黏性件20b的品質可讓它的黏性在預定的溫度(如，100至150℃)時會降低且可輕易地在該黏性件20b與該背面電極10b之間的界面處實施分離。
如圖2C所示，一環形的切割架30被設置在該切割膠帶20的端部上。在將該半導體基材10固定至該切割膠帶20之後，該半導體基材10、該切割膠帶20、及該切割架30可用手動運送或自動運送的方式一起被移動。
圖3A及3B為示意剖面圖，其顯示一切割處理的主要部分。在此處，圖3A顯示整個全景，而圖3B則顯示部分放大視圖。
如圖3A所示，該半導體基材10、該切割膠帶20、及該切割架30被安裝在一作為切割支撐台的切割台40上，藉以固定該分切膠帶20與該分切框30。又，在以一預定的轉速轉動一切割刀50且讓該切割刀50與該半導體基材10接觸的同時，介於該切割刀50與該半導體基材10之間的相對位置在每一方向上都被改變。又，在該切割帶20上的該半導體基材10以一預定的間距被分割且該等垂直的半導體晶片11從該半導體基材10被作成獨立的個體。
如圖3B所示，使用切割刀50在該半導體基材10上切割出一切割痕10c，直到將該半導體基材10完美地分割成獨立的垂直的半導體晶片11為止。
關於該切割膠帶20，該切割痕10c停在該半導體基材10與該切割膠帶20之間的界面處。或者，如圖3B所示，該切割痕10c停止的地方係從該半導體基材10與該切割膠帶20之間的界面稍微切入到該切割膠帶20的厚度方向的位置處。
因此，防止該分割膠帶20被分割且只有在該分割膠帶20上的半導體基材10被分割成獨立的垂直的半導體晶片11。
例如，在使用該切割刀50來切割該半導體基材10的同時可用給水單元將水送至切割區。
圖4為示意剖面圖，其顯示高電流開關測試處理的主要部分。
如圖4所示，一探針器(測試設備)60是由一作為測試支撐台的探針器桌台61、探針卡62、及多個附裝在該探針卡62上的懸臂樑式探針銷63所建構而成。探針銷63的強度係使用支撐材料64來補強。在前一個步驟中被分割的多個垂直的半導體晶片11、該切割膠帶20、及該切割架30被安裝在該探針器桌台61上，且該切割膠帶20與該切割架30被固定在該探針器桌台61上。在上述的狀態下，該等獨立的垂直的半導體晶片11的背面電極10b與該探針器桌台61透過該切割膠帶20彼此電導通，且該等多個垂直的半導體晶片被配置在同一探針器桌台61上。
接下來，使該探針銷63與該等垂直的半導體晶片11(其係由該半導體基材製成為獨立個體)上的發射器電極或閘極電極(未示出)接觸，且該等獨立的垂直的半導體晶片11在同一探針器桌台61上連續地接受高電流開關測試。
詳言之，使該等多個探針銷63中的任何一探針銷與配置在該探針桌台61上的垂直的半導體晶片11中的至少一者的發射器電極或閘極電極接觸，然後一電壓被施加至該發射器電極與該背面電極10b之間。又，當一脈衝式電壓被施加至該閘極電極時，該閘極的狀態被設定為打開狀態或關閉狀態(開關)。一約0至數百安培的高電流在該發射器電極與該背面電極10b之間被通電或斷電。例如，一高達500安培的電流藉由開關而被通電或斷電。
在此處，如上文所述，該具有導電性的切割膠帶20被設置在該背面電極10b與該探針器桌台61之間。因此，一介於垂直的半導體晶片11的背面電極10b與該探針器桌台61之間的通電路徑透過該切割膠帶20來確保。因此，上述的高電流開關測試可在該探針器桌台61上被穩定地實施。又，在完成一個垂直的半導體晶片的測試之後，與該半導體晶片鄰接的另一個垂直的半導體晶片的測試即被實施。
藉由重複上述的測試，可在同一探針器桌台61完成所有垂直的半導體晶片的高電流開關測試。或者，一起使多個探針銷63與該等垂直的半導體晶片11的多個電極接觸並實施該高電流開關測試。
在實施高電流開關測試之前，如果有需要的話可實施用來測量該閘極電極與該發射器電極之間的漏電的靜態特性測試。
接下來，每一個半導體晶片的高電流開關測試被完成，然後該切割膠帶20被輸送至，例如，一加熱板或加溫裝置，用以將該切割膠帶20加熱至約100至150℃的溫度(未示出)。上述的處理能夠減弱該切割膠帶20的黏性件20b的黏性且該切割膠帶20可以很容易與背面電極10b分離。在上述的測試處理中被判定為有缺陷的垂直的半導體晶片11即從製程中被去除掉。又，這些有缺陷的半導體晶片並不能被移動至下一個處理。另一方面，在裝置內沒有發生裂痕的垂直的半導體晶片11被允許移動至下一個處理且藉由實施封裝作業而被結合至一半導體模組中。
如可從上面的描述中看出來的，該被提出之本發明的半導體裝置評估方法允許多個垂直的半導體晶片在該等多個垂直的半導體晶圓被固定在該分割膠帶20上的狀態下於同一探針器桌台61上接受連續的高電流開關測試。因此，檢測效率被大幅地改善。
又，依據被提出的半導體裝置評估方法，每個被分割的垂直的半導體晶片11獨立地接受高電流開關測試。因此，防止一個從一發生在有缺陷的半導體晶片中的裂痕發展而成的裂縫傳播至其它相鄰的半導體晶片。此處理可讓每一半導體基材10上沒有缺陷之垂直的半導體晶片11的數量增加，並改善半導體模組的良率及產出量。
依據此實施例，高電流開關測試的一個例子被描述為該動態特性測試且該動態特性測試並不侷限於該高電流開關測試。相似地，此實施例可被應用至，例如，反向偏壓安全操作區(RBSOA)測試、關閉測試、突崩(avalanche)測試、及負載短路測試。
依據上述的實施例，用來實施充電及斷電的電流例子是500安培，此外，此實施例亦可被應用至一用於更高電流(如，1200安培)的測試。
在本發明中，一具有導電性的板片被固定至一半導體基材的主要表面，多個具有表面結構及背面電極的半導體裝置被配置於該半導體基材的主要表面上。在該板片被固定於該半導體基材的主要表面的狀態下，該半導體基材在第一支撐台上被分割成半導體晶片。該等多個被分割的半導體晶片透過該板片被安裝在第二支撐台上且該等多個被安裝的半導體晶片在該第二支撐台上連續地接受一動態特性測試。
可從此實施例看出來的是，該被提出的半導體裝置評估方法讓一個從一發生在垂直的半導體晶片的動態特性測試中的裂痕發展出來並傳播的裂縫被抑制，且可改善該半導體模組的良率及產出量。
寫在本文中的所有例子及條件語句都是為了教導的目的，用來幫助讀者瞭解本發明及發明人貢獻出來要提升此技藝的概念，且應被解讀為沒這些特定的例子及條件是沒有限制的，這些例子在說明書中的排列組織與顯示本發明的優劣亦是無關的。雖然本發明的實施例已加以詳細說明，但應被理解的是可對這些實施例作出各種改變、取代及變化而不偏離本發明的精神與範圍。
100．．．探針器(測試設備)
101．．．探針銷
102．．．探針卡
103．．．半導體基材
104．．．探針器桌台
10．．．半導體基材
10a．．．表面結構
10b．．．背面電極
20．．．分割膠帶
20a．．．樹脂層
20b．．．黏性件
30．．．分割架
50．．．分割刀
40．．．分割台
10c．．．切割痕
60．．．探針器(測試設備)
61．．．探針器桌台
62．．．探針卡
63．．．探針銷
64．．．支撐材料
圖1為流程圖其顯示評估半導體裝置的方法的基本原理；
圖2A至2C為示意剖面圖，其顯示將一切割膠帶層疊至一其上形成有垂直的半導裝置的半導體基材上的處理的主要部分；
圖3A及3B為示意剖面圖，其顯示切割處理的主要部分；
圖4為示意剖面圖，其顯示高電流開關測試處理的主要部分；
圖5為用來實施電特性測試的設備的組態圖；及
圖6顯示施加至垂直的半導體裝置的電壓與電流之間的關係。

Claims (6)

  1. 一種評估半導體裝置的方法，包含：將一具有導電性的板片固定至一半導體基材的一第一表面層，其中多個半導體裝置被形成在該第一表面層上，該等多個半導體裝置具有一在該半導體基材的一第二表面層內的表面結構及一在該第一表面層內的背面電極；在該板片被固定於該第一表面層的狀態下，在第一支撐台上將該半導體基材分割成半導體晶片；及將該板片上的該等多個被分割的半導體晶片安裝於第二支撐台上，且該等多個被安裝的半導體晶片在該第二支撐台上連續地接受動態特性測試，其中一電流能夠從該第二支撐台流出且流動於該背面電極和該板片之間。
  2. 如申請專利範圍第1項之方法，其中：該板片的主要成分是由樹脂及包含金屬粉末的黏性件所構成。
  3. 如申請專利範圍第1項之方法，其中：該動態特性測試是一種讓一探針銷與該等透過該板片安裝在第二支撐台上的半導體晶片的至少一者的控制電極或主要電極接觸、實施用來打開或關閉該控制電極的連續操作、及將一介於該主要電極與該背面電極之間的電流通電或斷電的測試。
  4. 如申請專利範圍第1項之方法，其中：從該第二支撐台流出經由該板片流至該等半導晶片的該電流是0至數千安培。
  5. 如申請專利範圍第1項之方法，其中：該半導體基材是用一切割刀被分割成該等半導體晶片，且該等半導體晶片接受一探針的動態特性測試。
  6. 如申請專利範圍第1項之方法，其中：在將該半導體基材分割成該等半導體晶時，一切割刀只切割至一介於該半導體基材和該板片之間的界面，或只切割至在該板片的厚度方向上稍微穿過該板片的位置。
TW099125420A 2009-08-27 2010-07-30 評估半導體裝置的方法 TWI555106B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009196182A JP2011047782A (ja) 2009-08-27 2009-08-27 半導体素子評価方法

Publications (2)

Publication Number Publication Date
TW201133672A TW201133672A (en) 2011-10-01
TWI555106B true TWI555106B (zh) 2016-10-21

Family

ID=43064333

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099125420A TWI555106B (zh) 2009-08-27 2010-07-30 評估半導體裝置的方法

Country Status (4)

Country Link
US (1) US8471585B2 (zh)
EP (1) EP2290677A3 (zh)
JP (1) JP2011047782A (zh)
TW (1) TWI555106B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5291157B2 (ja) 2011-08-01 2013-09-18 東京エレクトロン株式会社 パワーデバイス用のプローブカード
US9721853B2 (en) * 2013-03-13 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for forming a semiconductor device
US10535572B2 (en) 2016-04-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Device arrangement structure assembly and test method
JP6798418B2 (ja) * 2017-05-17 2020-12-09 三菱電機株式会社 半導体装置の製造方法
CN113805031B (zh) * 2021-11-19 2022-03-01 陕西开尔文测控技术有限公司 一种碳化硅动静态测试一体机
CN117110824B (zh) * 2023-10-23 2024-01-30 南京大学 半导体器件原位测试系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020171449A1 (en) * 1999-11-19 2002-11-21 Hitachi, Ltd. Test system and manufacturing of semiconductor device
US6525414B2 (en) * 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58169921A (ja) * 1982-03-08 1983-10-06 Hitachi Chem Co Ltd Ｐｎ接合半導体素子の通電検査方法
JPH0465849A (ja) * 1990-07-06 1992-03-02 Nec Kagoshima Ltd 半導体ペレットマウンター
JPH06209042A (ja) 1993-01-12 1994-07-26 Mitsubishi Electric Corp 半導体ウエハのダイシングテープ及びチップ分離方法
JPH07283173A (ja) 1994-04-13 1995-10-27 Mitsumi Electric Co Ltd 半導体ウェハのダイシング装置
JPH08194012A (ja) 1995-01-18 1996-07-30 Fuji Electric Co Ltd 半導体素子の特性測定装置
JPH11148961A (ja) 1997-09-11 1999-06-02 Fuji Electric Co Ltd パワー半導体モジュールの試験用温度測定装置
JP2000074988A (ja) * 1998-08-27 2000-03-14 Fuji Electric Co Ltd 半導体装置の製造方法
JP2000074984A (ja) 1998-08-28 2000-03-14 Meidensha Corp 電力用半導体素子の周波数試験回路
JP4564138B2 (ja) * 2000-07-10 2010-10-20 Ｄｏｗａホールディングス株式会社 半導体素子の製造方法
JP4137471B2 (ja) 2002-03-04 2008-08-20 東京エレクトロン株式会社 ダイシング方法、集積回路チップの検査方法及び基板保持装置
JP2004071887A (ja) 2002-08-07 2004-03-04 Renesas Technology Corp 縦型パワー半導体装置の製造方法
JP3535510B1 (ja) 2003-09-09 2004-06-07 尾池工業株式会社 転写箔
JP5010842B2 (ja) * 2006-03-22 2012-08-29 東京エレクトロン株式会社 試験対象物の保護回路、試験対象物の保護方法、試験装置、及び試験方法
JP2008071916A (ja) 2006-09-14 2008-03-27 Fuji Electric Device Technology Co Ltd 半導体装置の試験方法
JP5055097B2 (ja) 2007-11-08 2012-10-24 日東電工株式会社 検査用粘着シート

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525414B2 (en) * 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
US20020171449A1 (en) * 1999-11-19 2002-11-21 Hitachi, Ltd. Test system and manufacturing of semiconductor device

Also Published As

Publication number Publication date
JP2011047782A (ja) 2011-03-10
TW201133672A (en) 2011-10-01
EP2290677A2 (en) 2011-03-02
US20110050269A1 (en) 2011-03-03
EP2290677A3 (en) 2012-11-21
US8471585B2 (en) 2013-06-25

Similar Documents

Publication Publication Date Title
TWI555106B (zh) 評估半導體裝置的方法
EP1637893B1 (en) Method and apparatus for testing electrical characteristics of object under test
JP5432700B2 (ja) 半導体デバイスの検査装置
US20100033199A1 (en) Holding member for inspection, inspection device and inspecting method
JP2013053898A (ja) 半導体試験治具及びその製造方法
JP2009128188A (ja) 素子試験装置及び素子試験方法
WO2014157121A1 (ja) プローブ装置
JP2023527084A (ja) パワー半導体デバイスの高電圧試験および大電流試験用ニードルプローブカードの安全システム、および、その試験機
KR101248439B1 (ko) 반도체 소자의 특성 측정방법 및 반도체장치의 제조방법
US20180082882A1 (en) Wafer Chuck, Use of the Wafer Chuck and Method for Testing a Semiconductor Wafer
JP2011077077A (ja) 半導体試験装置
KR101310644B1 (ko) 전기적 접속장치 및 이것을 이용한 시험장치
JP4661601B2 (ja) 半導体装置及びその検査方法
KR101800521B1 (ko) 프로브 장치
JP5018625B2 (ja) 半導体装置の製造方法
US20230411200A1 (en) Manufacturing method of semiconductor device, method of testing the semiconductor device and wafer holding member
KR20170139449A (ko) 웨이퍼의 가공 방법
JP2004071887A (ja) 縦型パワー半導体装置の製造方法
JP2008071918A (ja) 半導体素子および半導体素子の検査方法
JP2011009503A (ja) デバイス搭載ウェーハ、デバイスチップ、デバイスチップの製造方法
US20160334458A1 (en) Semiconductor device and method for testing same
JP2022013347A (ja) 半導体チップの試験装置および試験方法
JP2018163936A (ja) 半導体装置の製造方法、および半導体装置
De La Cruz et al. Failure analysis of power integrated modules and its challenges
JP2016061623A (ja) 電極ユニット、ウエハの検査方法、半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees