JP2006196592A - 樹脂封止型半導体装置の検査方法 - Google Patents
樹脂封止型半導体装置の検査方法 Download PDFInfo
- Publication number
- JP2006196592A JP2006196592A JP2005005285A JP2005005285A JP2006196592A JP 2006196592 A JP2006196592 A JP 2006196592A JP 2005005285 A JP2005005285 A JP 2005005285A JP 2005005285 A JP2005005285 A JP 2005005285A JP 2006196592 A JP2006196592 A JP 2006196592A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- electronic element
- chip
- encapsulated semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】複数のチップに挟まれたチップにダメージを加えず、電気的な解析が可能な状態でチップを取り出すことができる樹脂封止型半導体装置の検査方法を提供する。
【解決手段】電子部品パッケージ1の表面を、解析対象となる電子素子3の上部の電子素子3が露出するまで研磨紙などで研磨し、この状態でフッ化水素酸と硝酸が3対1の比率で混合されたフッ硝酸エッチング液、または水酸化カリウム水溶液を用いて、露出した電子素子3を溶解して除去する。その後、70℃近傍に加熱された発煙硝酸エッチング液中へ10分間程度、全体浸漬させて、電子素子保護樹脂6,樹脂内部ワイヤ配線4,チップ接着テープ7を除去する。その後、超音波水洗を行い、複数チップに挟まれていた電子素子3の表面の清浄面を露出させ、電気的な解析が可能な状態とする。
【選択図】図1
【解決手段】電子部品パッケージ1の表面を、解析対象となる電子素子3の上部の電子素子3が露出するまで研磨紙などで研磨し、この状態でフッ化水素酸と硝酸が3対1の比率で混合されたフッ硝酸エッチング液、または水酸化カリウム水溶液を用いて、露出した電子素子3を溶解して除去する。その後、70℃近傍に加熱された発煙硝酸エッチング液中へ10分間程度、全体浸漬させて、電子素子保護樹脂6,樹脂内部ワイヤ配線4,チップ接着テープ7を除去する。その後、超音波水洗を行い、複数チップに挟まれていた電子素子3の表面の清浄面を露出させ、電気的な解析が可能な状態とする。
【選択図】図1
Description
本発明は、チップが複数個積層された樹脂封止型半導体装置の検査方法に係り、特に、パッケージ内部で複数のチップが積層されたタイプの電子部品(SiP:システム化パッケージなど)に対する物理解析を可能にするための樹脂開封技術に関するものである。
従来の樹脂封止型半導体装置の検査方法では、加熱した発煙硝酸に電子部品の全体を浸漬させ、樹脂を溶解して内部チップを取り出す方法が一般的であった。
また、樹脂封止された半導体パッケージ全体をシリコン製の耐酸性テープで覆い、溶解する部位におけるエポキシ樹脂上のシリコンテープのみを除去し、ヒータで加熱しながら発煙硝酸を滴下させ、エッチングしてチップ上のエポキシ樹脂を除去し、その後、洗浄して部分的に樹脂開封を行い、チップを露出させることにより故障解析を実施していた(特許文献1参照)。
特開平6−61286号公報
しかし、パッケージ内部にチップが複数個搭載され、1つのパッケージでシステム化を実現させているSiP(システム化パッケージ)のパッケージ形態の場合、従来の樹脂開封方法であれば、チップ,接着テープに挟まれた中央チップの面を、電気的な解析が可能な清浄状態で露出させることが困難であり、物理解析が不可能であった。
パッケージを、加熱した発煙硝酸に5時間程度、長時間浸漬させれば、毛細管現象によりチップ間の接着テープ部へエッチング液が浸透し、各チップを固片化させることは可能であるが、長時間エッチング液に浸漬することにより、電極パッドのAlなどが消失してしまうなど、チップへのダメージにより物理解析は困難であった。
また、シェアテスターを用いて、解析対象外のチップを機械的に除去する方法では、チップが破壊されるリスクが高い。
本発明の目的は、前記従来の課題を解決し、複数のチップに挟まれたチップにダメージを加えず、電気的な解析が可能な状態でチップを取り出すことができる樹脂封止型半導体装置の検査方法を提供することにある。
前記目的を達成するため、本発明は、発煙硝酸へ全体浸漬をする前に、パッケージ表面の樹脂を研磨し、最上段チップを露出させ、露出したチップをフッ硝酸(フッ酸3:硝酸1)または水酸化カリウム水溶液へ浸漬することにより最上段チップのみを除去し、その後、チップを接着している有機テープを発煙硝酸への短時間浸漬により除去し、チップ間に挟まれたチップに対する物理解析を可能な状態にする。最下段チップを同様の方法で露出させればチップ間に挟まれた1チップを固片として取り出すことも可能である。
本発明に係る樹脂封止型半導体装置の検査方法により、複数のチップに挟まれたチップにダメージを加えず、電気的な解析が可能な状態でチップを取り出すことが可能になり、樹脂により封止された半導体チップの検査の迅速化、精度向上を図ることができる。
以下に本発明の実施の形態について、図面を参照しながら説明する。
図1(a)〜(e)は本発明の実施形態である樹脂封止型半導体装置の検査方法における電子部品パッケージ開封を説明するための断面図である。
図1(a)は樹脂開封を行う前の電子部品パッケージの断面を示しており、電子部品パッケージ1は、基板2上にシリコン製の電子素子(半導体チップ)3が複数搭載され、電子素子3は基板2と連続した配線により、樹脂内部ワイヤ配線4と電気的に導通されている。基板2は、樹脂内部ワイヤ配線4または電子素子バンプ電極5を介して電子素子3の表面の電極パッドに接続されている。
また、図1(a)において、6は基板2,電子素子3,樹脂内部ワイヤ配線4を封止する電子素子保護樹脂、7は複数の電子素子3を固着するための有機接着テープからなるチップ接着テープ、8は電子部品パッケージ1を実装基板へ電気的に導通させるためのパッド,ボールなどの外部接続用端子、9は、基板2の表面に形成された配線パターンを機械的に保護し、かつ配線間の絶縁を確保するなどのために塗布されている基板配線パターン保護膜である。
ここで、最上段および最下段の電子素子3は、従来の発煙硝酸への浸漬による樹脂開封のみで電気解析が可能な状態、つまり電子素子上の電極パッドを残存した形で樹脂を除去することにより、故障箇所の同定が可能である。しかし、複数の電子素子3により挟まれた電子素子3については、従来の樹脂開封技術では取り出すことができない。
そこで本実施形態では、次のような開封方法を採用した。
図1(b)は、電子部品パッケージ1の表面を、解析対象となる電子素子3の上部の電子素子3が露出するまで、研磨紙(#1000)などで研磨した状態を示している。
この状態でフッ化水素酸と硝酸が3対1の比率で混合されたフッ硝酸エッチング液、または水酸化カリウム水溶液を用い、露出した電子素子3を溶解して除去する。この段階で、電子部品パッケージ1全体を耐酸性のテフロン(登録商標)テープなどで覆い、露出した電子素子3部位のみのテフロン(登録商標)テープを除去した状態で、露出した電子素子3のみを除去すれば、外部接続用電極端子8が残存し、このため、後の電気的な解析が、プローブ針当て、あるいは再ワイヤーボンディングを行わずとも、電子部品パッケージ1専用のソケットを使用するなどして、外部接続用電極端子8から電気的な解析が容易となる。
なお、前記電気的な解析とは、電極パッドにプローブを用いて電圧,電気的信号を印加し、液晶解析,エミッション解析などによる故障箇所の同定などを指す。
図1(c)は前記フッ硝酸エッチング液、または水酸化カリウム水溶液で解析対象となる電子素子3の上部の電子素子3が除去された状態を示す。
この状態で、70℃近傍に加熱された発煙硝酸エッチング液中へ10分間程度、全体浸漬させることにより、電子素子保護樹脂6,樹脂内部ワイヤ配線4,チップ接着テープ7が除去される。これによって図1(d)の状態となり、超音波水洗後、複数チップに挟まれていた電子素子3の表面の清浄面が露出し、電気的な解析が可能な状態となる。発煙硝酸を70℃を超える温度まで加熱した場合、電子素子3上のアルミパッド電極あるいは電子素子3の内配線の導電性材料を溶解してしまう可能性がある。また、浸漬時間が20分を超えると、同様に電子素子3上のアルミパッド電極、あるいは電子素子3の内配線の導電性材料を溶解してしまう可能性がある。
図1(c)の状態において、電子部品パッケージ1全体を耐酸性のテフロン(登録商標)テープなどで覆い、除去された電子素子上のテフロン(登録商標)テープのみを除去した状態で、チップ接着テープ7のみを溶解して除去することができれば、外部接続用電極端子8が残存し、後の電気的な解析が、プローブ針当て、あるいは再ワイヤーボンディングを行わずとも、電子部品パッケージ1専用のソケットを使用するなどして、外部接続用電極端子8から電気的な解析が容易となる。この方法によれば図1(e)に示すような状態となる。
図2は本発明が適用される他の電子部品パッケージを示す断面図であり、本電子部品パッケージ10は、リードフレーム11上にシリコン製の電子素子3が搭載されている構成のものであり、電子素子3がリードフレーム11に樹脂内部ワイヤ配線4により電気的に導通され、リードフレーム11が樹脂内部ワイヤ配線4を介して電子素子3の表面の電極パッドに接続されている。また、電子素子保護樹脂6は基板2,電子素子3,樹脂内部ワイヤ配線4を封止する樹脂であり、チップ接着テープ7は複数の電子素子3を固着するための有機接着テープである。
この図2に示す構成の電子部品パッケージ10についても、図1(a)〜(e)にて説明した方法で樹脂の開封が可能である。
本発明は、複数個チップが搭載されている電子部品パッケージであれば、基本的にどのような形態であっても、またチップ数も限定されずに適用することが可能である。特に、オープナー装置を使用するなどしてパッケージ裏面の外部接続用電極端子を残した状態で有機テープを除去することにより、外部接続用電極端子からの電圧印加によって、液晶解析、あるいはLSIチップのリーク電流不良箇所で発生するホットエレクトロンなどにより発光が生じる性質を利用したエミッション解析などを行うことも可能である。
1 電子部品パッケージ
2 基板
3 電子素子
6 電子素子保護樹脂
4 樹脂内部ワイヤ配線
5 電子素子バンプ電極
7 チップ接着テープ
8 外部接続用電極端子
9 基板配線パターン保護膜
10 電子部品パッケージ
11 リードフレーム
2 基板
3 電子素子
6 電子素子保護樹脂
4 樹脂内部ワイヤ配線
5 電子素子バンプ電極
7 チップ接着テープ
8 外部接続用電極端子
9 基板配線パターン保護膜
10 電子部品パッケージ
11 リードフレーム
Claims (4)
- チップが複数個積層された樹脂封止型半導体装置に対して電気的な解析を行うための検査方法であって、前記樹脂封止型半導体装置の表面樹脂部分を研磨する工程と、前記樹脂封止型半導体装置中の故障解析対象外チップを第1のエッチング液により除去する工程と、前記樹脂封止型半導体装置中のチップ接着テープを第2のエッチング液により除去する工程と、樹脂除去後に前記樹脂封止型半導体装置を洗浄する工程を有することを特徴とする樹脂封止型半導体装置の検査方法。
- 前記研磨は、樹脂封止型半導体装置の表面樹脂部分を研磨紙を用いた研磨により除去し、チップを露出させることを特徴とする請求項1記載の樹脂封止型半導体装置の検査方法。
- 前記第1のエッチング液は、フッ化水素酸と硝酸を3対1の割合で混合させた溶液、または水酸化カリウム水溶液よりなり、電子素子を除去することを特徴とする請求項1記載の樹脂封止型半導体装置の検査方法。
- 前記第2のエッチング液は、加熱された発煙硝酸溶液よりなり、封止樹脂材料と電子素子を接着しているテープ材料と基板を除去することを特徴とする請求項1記載の樹脂封止型半導体装置の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005005285A JP2006196592A (ja) | 2005-01-12 | 2005-01-12 | 樹脂封止型半導体装置の検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005005285A JP2006196592A (ja) | 2005-01-12 | 2005-01-12 | 樹脂封止型半導体装置の検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006196592A true JP2006196592A (ja) | 2006-07-27 |
Family
ID=36802441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005005285A Pending JP2006196592A (ja) | 2005-01-12 | 2005-01-12 | 樹脂封止型半導体装置の検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006196592A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103940831A (zh) * | 2014-03-12 | 2014-07-23 | 工业和信息化部电子第五研究所 | 叠层封装器件焊点质量检验方法 |
CN105301475A (zh) * | 2015-09-22 | 2016-02-03 | 上海华虹宏力半导体制造有限公司 | 封装芯片背面失效定点的方法 |
WO2016046995A1 (ja) * | 2014-09-22 | 2016-03-31 | 日本サイエンティフィック株式会社 | プラスチックモールドされた半導体集積回路パッケージの開封方法及び開封装置 |
CN111370340A (zh) * | 2018-12-25 | 2020-07-03 | 海太半导体(无锡)有限公司 | 一种封装结构分析方法 |
CN114420602A (zh) * | 2022-01-13 | 2022-04-29 | 深圳市东方聚成科技有限公司 | 一种电子器件无损开盖及封装测试再利用方法和系统 |
-
2005
- 2005-01-12 JP JP2005005285A patent/JP2006196592A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103940831A (zh) * | 2014-03-12 | 2014-07-23 | 工业和信息化部电子第五研究所 | 叠层封装器件焊点质量检验方法 |
WO2016046995A1 (ja) * | 2014-09-22 | 2016-03-31 | 日本サイエンティフィック株式会社 | プラスチックモールドされた半導体集積回路パッケージの開封方法及び開封装置 |
JP2016063194A (ja) * | 2014-09-22 | 2016-04-25 | 日本サイエンティフィック株式会社 | プラスチックモールドされた半導体集積回路パッケージの開封方法及びプラスチックモールドされた半導体集積回路パッケージの開封装置 |
CN105723502A (zh) * | 2014-09-22 | 2016-06-29 | 日本科学技术株式会社 | 塑料模制半导体集成电路封装件的开封方法及开封装置 |
CN105301475A (zh) * | 2015-09-22 | 2016-02-03 | 上海华虹宏力半导体制造有限公司 | 封装芯片背面失效定点的方法 |
CN111370340A (zh) * | 2018-12-25 | 2020-07-03 | 海太半导体(无锡)有限公司 | 一种封装结构分析方法 |
CN114420602A (zh) * | 2022-01-13 | 2022-04-29 | 深圳市东方聚成科技有限公司 | 一种电子器件无损开盖及封装测试再利用方法和系统 |
CN114420602B (zh) * | 2022-01-13 | 2022-12-27 | 深圳市东方聚成科技有限公司 | 一种电子器件无损开盖及封装测试再利用方法和系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5801989B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TW200527570A (en) | Fabrication method of semiconductor integrated circuit device | |
JP2006210438A (ja) | 半導体装置およびその製造方法 | |
TWI405303B (zh) | 機械強度測試設備、半導體裝置的製造方法與測試方法 | |
JP3757971B2 (ja) | 半導体装置の製造方法 | |
CN100380647C (zh) | 导线结合结构和微电子电路芯片及其连接方法 | |
US6117352A (en) | Removal of a heat spreader from an integrated circuit package to permit testing of the integrated circuit and other elements of the package | |
JP2005051149A (ja) | 半導体装置の製造方法 | |
CN112526315B (zh) | 一种封装芯片的测试方法 | |
JP2006196592A (ja) | 樹脂封止型半導体装置の検査方法 | |
CN104600024B (zh) | 半导体装置及其制造方法 | |
JP2009164607A (ja) | ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージ | |
CN110010511B (zh) | 一种射频芯片系统级封装模组的测试方式 | |
TWI316741B (en) | Method for forming an integrated cricuit, method for forming a bonding pad in an integrated circuit and an integrated circuit structure | |
Ng et al. | Copper wirebond package decapsulation technique using mixed acid chemistry | |
US6342398B1 (en) | Method of backside emission analysis for BGA packaged IC's | |
EP2887394A2 (en) | Methods for forming semiconductor devices with stepped bond pads | |
US5990543A (en) | Reframed chip-on-tape die | |
KR100744029B1 (ko) | 페키지된 반도체 칩의 디캡 방법 | |
JP5018625B2 (ja) | 半導体装置の製造方法 | |
JP6305375B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR100920041B1 (ko) | 웨이퍼 레벨 패키지용 테스트 소켓 및 그의 제조 방법 | |
KR101185181B1 (ko) | 반도체 패키지의 검사방법 | |
JP5910151B2 (ja) | 配線構造及びその製造方法並びに電子装置及びその製造方法 | |
JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ |