CN105301475A - 封装芯片背面失效定点的方法 - Google Patents
封装芯片背面失效定点的方法 Download PDFInfo
- Publication number
- CN105301475A CN105301475A CN201510607049.8A CN201510607049A CN105301475A CN 105301475 A CN105301475 A CN 105301475A CN 201510607049 A CN201510607049 A CN 201510607049A CN 105301475 A CN105301475 A CN 105301475A
- Authority
- CN
- China
- Prior art keywords
- chip
- lead
- wire
- packaging
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明公开了一种封装芯片背面失效定点的方法，包含：第1步，针对封装样品进行背面研磨，直至暴露出芯片背面，以及暴露出包裹在封装体内的引线；第2步，对样品表面进行清理及固定；第3步，采用打线机，在芯片引线和封装基座之间引线实现互联；第4步，对封装基座引线施加电学信号，激发漏电路径，采用传统的失效定点设备进行失效定点。本发明适用于各种封装形式和封装大小，对研磨的可控范围大，能够有效地对失效样品进行失效分析前的样品制备，对样品分析发挥有效作用。
Description
技术领域
本发明涉及半导体集成电路失效分析领域，特别是指一种封装芯片背面失效定点的方法。
背景技术
集成电路的封装有多种样式，分别对应不同的应用场合以及不同的封装成本。如图1、图2、图3所示分别为不同封装样式的芯片的剖面图。
传统针对封装样品漏电失效分析的方法，是研磨掉芯片背面的封装体以及引脚，暴露出芯片背面，同时不破坏焊盘引线，如SOP封装形式示意图。
样品在封装后或者板级应用时出现漏电问题，是失效分析经常遇到的。此时样品已经包裹在封装体中，给漏电分析失效定位带来困难。传统方式为从封装体背面研磨，然后施加信号进行失效定点。这种方式第一受限于封装形式和封装体大小，第二对研磨的控制要求较高，稍有不慎就会破坏引线，后续电学信号无法施加。
发明内容
本发明所要解决的技术问题是提供一种封装芯片背面失效定点的方法，适用于各种不同的封装形式，研磨可控范围大。
为解决上述问题，本发明所述的封装芯片背面失效定点的方法，包含：
第1步，针对封装样品进行背面研磨，直至暴露出芯片背面，以及暴露出包裹在封装体内的引线；
第2步，对样品表面进行清理及固定；
第3步，采用打线机，在芯片引线和封装基座之间；若打线机识别不了芯片引线，则在芯片引线正上方生长铂金属条，然后再在铂金属条与封装基座之间实现引线互联；
第4步，对封装基座引线施加电学信号，激发漏电路径，采用传统的失效定点设备进行失效定点。
进一步地，所述的第1步中，如果芯片衬底掺杂越高，为光子透过率考虑，则相应提高研磨程度，研磨至衬底厚度为50～300μm。
进一步地，所述第2步中，将芯片背面朝上，放在新的封装基座上并固定好；新的封装底座开槽在5mm*5mm以上。
进一步地，所述第4步中，铂金属条生长采用1000pA束流生长出长度为10～100μm、宽度为10～100μm、厚度为0.8～1μm；上述长度、宽度和厚度的取值是根据实际情况进行调整，面积越大、厚度越厚，越有利于打线；
采用打线机，对铂金焊盘和封装基座实现引线互联。
本发明所述的封装芯片背面失效定点的方法，适用于各种封装形式和封装大小，对研磨的可控范围大，能够有效地对失效芯片进行失效分析前的样品制备，对样品分析发挥有效作用。
附图说明
图1是SOP封装的样品芯片研磨示意图；
图2是BGA封装的样品芯片研磨示意图；
图3是QFN封装的样品芯片研磨示意图；
图4是本发明实施例背面研磨前后的示意图；
图5是背面俯视图；
图6是铂金属条制作示意图；
图7是样品放入封装基座重新打线示意图；
图8是本发明方法流程示意图。
具体实施方式
本发明所述的封装芯片背面失效定点的方法，包含如下的步骤：
第1步，针对失效的封装芯片进行背面研磨，直至暴露出芯片背面，以及暴露出包裹在封装体内的引线。如图4所示。如果芯片衬底掺杂较浓，为光子透过率考虑，需要继续研磨，至衬底厚度为50～300μm左右。研磨完成后样品芯片背面俯视图如图5所示，图中显示研磨出的芯片的引线PAD。
第2步，对芯片表面进行清理。将样品背面朝上，放在新的封装基座上，并固定好。新的封装底座开槽，一般在5mm*5mm以上。
第3步，采用打线机，在芯片引线和封装基座引线实现互联。若打线机识别不了芯片引线，则在芯片引线正上方生长铂金属条(或称铂金焊盘)。如图6所示。铂金属条生长可以采用基于1000pA束流生长出长度为10～100μm、宽度为10～100μm、厚度为0.8～1μm。上述长度、宽度和厚度可以根据实际情况进行调整，面积越大、厚度越厚，越有利于打线。
然后采用打线机，对铂金属条和封装基座实现引线互联，如图7所示。
第5步，对封装基座引线施加电学信号，激发漏电路径，采用传统的失效定点设备进行失效定点，即可进行后续的样品分析。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (4)
1.一种封装芯片背面失效定点的方法，其特征在于，包含：
第1步，针对失效的封装芯片进行背面研磨，直至暴露出芯片背面，以及暴露出包裹在封装体内的引线；
第2步，对样品表面进行清理及固定；
第3步，采用打线机，在芯片引线和封装基座之间实现引线互联；若打线机识别不了芯片引线，则在芯片引线正上方生长铂金属条之后，再在铂金属条与封装基座之间显现引线互联；
第4步，对封装基座引线施加电学信号，激发漏电路径，采用失效定点设备进行失效定点。
2.如权利要求1所述的一种封装芯片背面失效定点的方法，其特征在于：所述的第1步中，如果芯片衬底掺杂越高，为光子透过率考虑，则研磨程度也相应提高，研磨至衬底厚度为50～300μm。
3.如权利要求1所述的一种封装芯片背面失效定点的方法，其特征在于：所述第2步中，将样品背面朝上，放在新的封装基座上并固定好；所述封装底座开槽优选地在5mm×5mm以上。
4.如权利要求1所述的一种封装芯片背面失效定点的方法，其特征在于：所述第3步中，铂金属条生长采用1000pA束流生长出长度为10～100μm、宽度为10～100μm、厚度为0.8～1μm；上述长度、宽度和厚度的取值能根据实际情况进行调整，面积越大、厚度越厚，越有利于打线；采用打线机，对铂金焊盘和封装基座实现引线互联。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510607049.8A CN105301475A (zh) | 2015-09-22 | 2015-09-22 | 封装芯片背面失效定点的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510607049.8A CN105301475A (zh) | 2015-09-22 | 2015-09-22 | 封装芯片背面失效定点的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105301475A true CN105301475A (zh) | 2016-02-03 |
Family
ID=55198969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510607049.8A Pending CN105301475A (zh) | 2015-09-22 | 2015-09-22 | 封装芯片背面失效定点的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105301475A (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105842611A (zh) * | 2016-03-31 | 2016-08-10 | 工业和信息化部电子第五研究所 | 倒装芯片检测样品的制备方法 |
| CN107894359A (zh) * | 2017-12-13 | 2018-04-10 | 武汉电信器件有限公司 | 激光器芯片失效定位分析样品制备方法及中间件 |
| CN111370340A (zh) * | 2018-12-25 | 2020-07-03 | 海太半导体（无锡）有限公司 | 一种封装结构分析方法 |
| CN111812487A (zh) * | 2020-07-14 | 2020-10-23 | 长江存储科技有限责任公司 | 失效分析样品的制备方法及失效分析样品 |
| CN111913022A (zh) * | 2020-07-30 | 2020-11-10 | 青岛歌尔微电子研究院有限公司 | 系统封装产品的电流失效分析方法 |
| CN113075522A (zh) * | 2021-03-22 | 2021-07-06 | 苏试宜特(上海)检测技术有限公司 | GaAs芯片失效分析样品及制备方法 |
| CN114252680A (zh) * | 2021-12-16 | 2022-03-29 | 上海华虹宏力半导体制造有限公司 | 检测源漏间漏电的电压衬度方法 |
| CN114280451A (zh) * | 2021-12-20 | 2022-04-05 | 上海季丰电子股份有限公司 | 芯片失效分析的样品制备方法及样品制备设备 |
| CN116338443A (zh) * | 2023-05-31 | 2023-06-27 | 上海聚跃检测技术有限公司 | 一种sot芯片的热点定位方法及其制样方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1108808A (zh) * | 1994-02-22 | 1995-09-20 | 国际商业机器公司 | 从塑料封装组件中恢复半导体裸芯片的方法 |
| US6405359B1 (en) * | 1999-10-05 | 2002-06-11 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for backside failure analysis requiring simple bias conditions |
| JP2006196592A (ja) * | 2005-01-12 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 樹脂封止型半導体装置の検査方法 |
| CN101008663A (zh) * | 2007-01-31 | 2007-08-01 | 北京航空航天大学 | 检出电子器件漏电失效点的方法 |
| CN103839771A (zh) * | 2012-11-23 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件失效分析样品制作方法以及分析方法 |
| CN103969569A (zh) * | 2013-01-25 | 2014-08-06 | 上海华虹宏力半导体制造有限公司 | 集成电路的背面光学失效定位样品制备方法及分析方法 |
| CN104319243A (zh) * | 2014-08-11 | 2015-01-28 | 上海华虹宏力半导体制造有限公司 | 量测芯片内单管曲线的方法 |
| CN104319245A (zh) * | 2014-09-19 | 2015-01-28 | 上海华虹宏力半导体制造有限公司 | 检测芯片内部节点电位的方法 |
-
2015
- 2015-09-22 CN CN201510607049.8A patent/CN105301475A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1108808A (zh) * | 1994-02-22 | 1995-09-20 | 国际商业机器公司 | 从塑料封装组件中恢复半导体裸芯片的方法 |
| US6405359B1 (en) * | 1999-10-05 | 2002-06-11 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for backside failure analysis requiring simple bias conditions |
| JP2006196592A (ja) * | 2005-01-12 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 樹脂封止型半導体装置の検査方法 |
| CN101008663A (zh) * | 2007-01-31 | 2007-08-01 | 北京航空航天大学 | 检出电子器件漏电失效点的方法 |
| CN103839771A (zh) * | 2012-11-23 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件失效分析样品制作方法以及分析方法 |
| CN103969569A (zh) * | 2013-01-25 | 2014-08-06 | 上海华虹宏力半导体制造有限公司 | 集成电路的背面光学失效定位样品制备方法及分析方法 |
| CN104319243A (zh) * | 2014-08-11 | 2015-01-28 | 上海华虹宏力半导体制造有限公司 | 量测芯片内单管曲线的方法 |
| CN104319245A (zh) * | 2014-09-19 | 2015-01-28 | 上海华虹宏力半导体制造有限公司 | 检测芯片内部节点电位的方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105842611A (zh) * | 2016-03-31 | 2016-08-10 | 工业和信息化部电子第五研究所 | 倒装芯片检测样品的制备方法 |
| CN107894359A (zh) * | 2017-12-13 | 2018-04-10 | 武汉电信器件有限公司 | 激光器芯片失效定位分析样品制备方法及中间件 |
| CN111370340A (zh) * | 2018-12-25 | 2020-07-03 | 海太半导体（无锡）有限公司 | 一种封装结构分析方法 |
| CN111812487A (zh) * | 2020-07-14 | 2020-10-23 | 长江存储科技有限责任公司 | 失效分析样品的制备方法及失效分析样品 |
| CN111812487B (zh) * | 2020-07-14 | 2021-04-13 | 长江存储科技有限责任公司 | 失效分析样品的制备方法及失效分析样品 |
| CN111913022A (zh) * | 2020-07-30 | 2020-11-10 | 青岛歌尔微电子研究院有限公司 | 系统封装产品的电流失效分析方法 |
| CN113075522A (zh) * | 2021-03-22 | 2021-07-06 | 苏试宜特(上海)检测技术有限公司 | GaAs芯片失效分析样品及制备方法 |
| CN114252680A (zh) * | 2021-12-16 | 2022-03-29 | 上海华虹宏力半导体制造有限公司 | 检测源漏间漏电的电压衬度方法 |
| CN114252680B (zh) * | 2021-12-16 | 2023-10-20 | 上海华虹宏力半导体制造有限公司 | 检测源漏间漏电的电压衬度方法 |
| CN114280451A (zh) * | 2021-12-20 | 2022-04-05 | 上海季丰电子股份有限公司 | 芯片失效分析的样品制备方法及样品制备设备 |
| CN116338443A (zh) * | 2023-05-31 | 2023-06-27 | 上海聚跃检测技术有限公司 | 一种sot芯片的热点定位方法及其制样方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105301475A (zh) | 封装芯片背面失效定点的方法 | |
| DE602004018268D1 (de) | Bga-verpackung mit lötkugeln, die nicht elektrisch verbunden sind | |
| EP2461361A3 (en) | Package substrate unit and method for manufacturing package substrate unit | |
| TW200731503A (en) | Stacked semiconductor structure and fabrication method thereof | |
| WO2007016088A3 (en) | Packaged integrated circuit with enhanced thermal dissipation | |
| EP1333502A3 (en) | Surface-mount package for an optical sensing device and method of manufacture | |
| TW200625570A (en) | Die down ball grid array packages and method for making same | |
| CN106971985A (zh) | 半导体封装及其制造方法 | |
| US20150333018A1 (en) | Semiconductor package and method of manufacturing the same | |
| WO2014037815A3 (en) | Lead carrier with print-formed terminal pads | |
| TW200739835A (en) | Land grid array semiconductor device packages, assemblies including same, and methods of fabrication | |
| TW200616108A (en) | Semiconductor device having flip chip package | |
| US20210242112A1 (en) | Semiconductor device with frame having arms and related methods | |
| SG149896A1 (en) | Methods of fabrication of lead frame-based semiconductor device packages incorporating at least one land grid array package | |
| US20160372406A1 (en) | Electronic Device with First and Second Contact Pads and Related Methods | |
| CN203721707U (zh) | 芯片封装结构 | |
| CN105097725A (zh) | 重构的插入式半导体封装件 | |
| US8928150B2 (en) | Multi-chip package and method of manufacturing the same | |
| US8692134B2 (en) | Brace for long wire bond | |
| US20090146299A1 (en) | Semiconductor package and method thereof | |
| CN104916599A (zh) | 芯片封装方法和芯片封装结构 | |
| CN110098131A (zh) | 一种功率mos型器件与集成电路晶圆级重构封装方法 | |
| CN104617050B (zh) | 晶圆级封装方法 | |
| CN104900622B (zh) | 导线架以及芯片封装结构 | |
| TW201724612A (zh) | 封蓋結構和包含封蓋結構的半導體裝置封裝 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160203 |