CN103839771A - 半导体器件失效分析样品制作方法以及分析方法 - Google Patents

半导体器件失效分析样品制作方法以及分析方法 Download PDF

Info

Publication number
CN103839771A
CN103839771A CN201210485695.8A CN201210485695A CN103839771A CN 103839771 A CN103839771 A CN 103839771A CN 201210485695 A CN201210485695 A CN 201210485695A CN 103839771 A CN103839771 A CN 103839771A
Authority
CN
China
Prior art keywords
semiconductor device
chip
device failure
adhesive layer
remove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210485695.8A
Other languages
English (en)
Inventor
王君丽
梁山安
苏凤莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210485695.8A priority Critical patent/CN103839771A/zh
Publication of CN103839771A publication Critical patent/CN103839771A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/303—Contactless testing of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明揭露了一种半导体器件失效分析样品制作以及分析方法，采用化学试剂去除部分芯片背面的封装覆层，不暴露封装覆层内的引线，保持引线框架和引脚的完整。这样，可以同时检测芯片上多个引脚之间的功能单元和金属互连线，无须以引线为终端来检测。并且能在芯片工作的状态下进行整个芯片的检测和失效分析，大大提高了效率。此外，还能避免机械的开盖方法对芯片背面造成损害。

Description

半导体器件失效分析样品制作方法以及分析方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件失效分析样品制作方法以及分析方法。
背景技术
在现代集成电路制造工艺中，半导体器件加工需要经历一系列化学、光学、冶金、热加工等工艺环节。每道工艺都可能引入各种各样的缺陷。与此同时由于特征尺寸的不断缩小，各类加工设施成本也急剧上升。通过失效分析工作，可以帮助集成电路设计人员找到设计上的缺陷、工艺参数的不匹配，同时也帮助集成电路应用人员发现使用设计或操作不当等问题。随着集成电路复杂度的不断增加，用于半导体器件调试和失效分析的验证方法将扮演越来越关键的角色。
失效分析常用方法有很多，大致分为硬方法（Hard Method）和软方法（SoftMethod）两种。软方法是指利用电子设计自动化工具软件进行分析的方法。它常常基于验证测试流程，结合参数测试、结构性测试以及功能性测试分析方法，在测试机台上利用测试设备进行分析。软方法分析的对象是基于逻辑模型的故障，回避了对底层物理缺陷的分析，大大降低了失效分析的复杂度。硬方法主要包括使用光电显微镜等硬件设备来检查和确定失效原因，从而改进工艺过程。采用硬方法进行失效分析的半导体器件通常需要准备2~5只样品，一般包括外部检查、非破坏性分析、电性能检测、破坏性分析等。通过这些步骤，设计人员可以在样品研发过程中有针对性地发现设计问题，并能够比较方便地在器件局部区域进行金属连线的切割和修补，从而节约用户的全新改版费用和投片费用，并大大节省了时间。
其中激光扫描显微技术（OBIRCH，Optical Beam Induced Resistance Change）或光发射显微技术（EMMI，Photon Emission Microscopy）是常用来进行失效分析的手段。EMMI是利用了半导体的发光现象，在存在着漏电、击穿、热载流子效应的器件中，会有光子从失效点发射出来，将样品插入插槽，加上电压即可通过显微镜定位失效部位。OBIRCH则利用激光束在器件表面进行扫描，激光束的部分能量会转化为热量。如果在金属互连线中存在缺陷，在这些缺陷附近产生的热量就不能迅速通过金属线传导散开。这会导致缺陷处的温度升高，并进一步引起导线电阻值的变化，引起电流的异常变化，与扫描激光束扫到的位置相对应，就可以定位失效位置。
随着半导体器件集成度的提高，为了得到更精确的失效分析，会对样品做开盖处理，即，去除封装覆层暴露出芯片构造。在对样品背面的开盖过程中，通常使用机械研磨的方法研磨至芯片背面，这样引线框架和引脚会在研磨去除封装覆层时一起除去。但是，通常多条引线与引线框架的同一引脚相连接。在去除引线框架之后，测试终端就成了各引线。需要用探针进行多次测试，增加了测试复杂度。并且由于引脚的去除，无法进行整个芯片的失效定位，降低了效率。并且，在用机械的方法（研磨、撬挖等）暴露出芯片背面的过程中，不可避免的会对芯片造成伤害，影响其后失效分析的效果。
发明内容
本发明提供一种半导体器件失效分析样品制作方法以及分析方法，以解决测试终端数目多，使得失效测试较复杂的问题。
为解决以上问题，本发明提供一种半导体器件失效分析样品制作方法，包括：提供待测的半导体器件，所述半导体器件包括芯片和封装覆层，所述芯片的背面通过粘合层装配于芯片焊垫上，所述芯片的正面通过引线与引线框架上对应的引脚电连接；
采用化学试剂去除所述芯片焊垫背面的部分封装覆层，以暴露出所述芯片焊垫的部分表面；
去除部分所述芯片焊垫，暴露出所述粘合层；
去除全部或者部分粘合层，暴露出所述芯片的背面，形成半导体器件失效分析样品。
可选的，采用化学试剂去除所述芯片焊垫背面的部分封装覆层的步骤中，所述化学试剂为发烟硝酸。
可选的，利用浓度为70%的硝酸溶液去除部分所述芯片焊垫。
可选的，所述粘合层为银胶层。
可选的，利用丙酮溶液去除全部或者部分粘合层。
可选的，去除所述银胶层之后还包括利用超声波清洗芯片的步骤。
本发明还一种半导体器件失效分析方法，包括：
提供待测的半导体器件，所述半导体器件包括芯片和封装覆层，所述芯片的背面通过粘合层装配于芯片焊垫上，所述芯片的正面通过引线与引线框架上对应的引脚电连接；
采用化学试剂去除所述芯片焊垫背面的部分封装覆层，以暴露出所述芯片焊垫的部分表面；
去除部分所述芯片焊垫，暴露出所述粘合层；
去除全部或者部分粘合层，暴露出所述芯片的背面，形成半导体器件失效分析样品；
对所述半导体器件失效分析样品进行失效分析。
可选的，对所述半导体器件失效分析样品进行失效分析的过程包括：
将所述引脚插入测试设备的插槽，对所述芯片施加电压；
观测芯片上的异常发光点。
可选的，对所述半导体器件失效分析样品进行失效分析的过程包括：
将所述引脚插入测试设备的插槽，对所述芯片施加电压；
采用激光扫描芯片；
测试所述引脚上的电流。
与现有技术相比，本发明所提供的半导体器件失效分析样品制作以及分析方法，用化学试剂去除部分芯片背面的封装覆层，不暴露封装覆层内的引线，保持引线框架和引脚的完整。这样，可以同时探测连在同一引脚的多条引线，并且能对整个芯片进行失效分析。此外，避免了机械的开盖方法对芯片背面造成的损害。
附图说明
图1为本发明实施例的半导体器件失效分析样品制作方法的流程图；
图2A~2D为本发明实施例的半导体器件失效分析样品制作方法的各步骤相应结构的剖面示意图。
具体实施方式
在背景技术中已经提及，利用现有的半导体器件中进行失效分析的方法进行失效分析，由于引线框架和引脚被去除，测试终端数目多，使得失效测试较复杂。并且由于去除了引脚，无法对整个芯片的进行失效测试，测试效率低。
为此，本发明提供一种半导体器件失效分析样品制作以及分析方法，用化学试剂去除部分芯片背面的封装覆层，不暴露封装覆层内的引线，保持引线框架和引脚的完整。这样，可以同时检测芯片上多个引脚之间的功能单元和金属互连线，无须以引线为终端来检测。并且能在芯片工作的状态下进行整个芯片的检测和失效分析，大大提高了效率。此外，还能避免机械的开盖方法对芯片背面造成损害。
请参考图1，其为本发明实施例半导体器件失效分析样品制作方法的流程图，所述方法包括如下步骤：
步骤S21，提供待测的半导体器件，所述半导体器件包括芯片和封装覆层，所述芯片的背面通过粘合层装配于芯片焊垫上，所述芯片的正面通过引线与引线框架上对应的引脚电连接；
步骤S22，采用化学试剂去除所述芯片焊垫背面的部分封装覆层，以暴露出所述芯片焊垫的部分表面；
步骤S23，去除部分所述芯片焊垫，暴露出所述粘合层；
步骤S24，去除全部或者部分粘合层，暴露出所述芯片的背面，形成半导体器件失效分析样品。
整个制作方法不暴露封装覆层内的引线，保持引线框架和引脚的完整。
下面将结合剖面示意图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应所述理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参照图2A，首先执行步骤S21，提供待测的半导体器件，所述半导体器件包括芯片102和封装覆层101，所述半导体器件的芯片102的背面通过粘合层103装配于芯片焊垫104上，各功能单元通过引线107与引线框架105上对应的引脚106电连接。其中，粘合层103起到导热和胶结的作用，本实施例中粘合层103材质优选为银胶。由于芯片集成度的提升，同一个引脚106往往通过引线框架105与多条引线107相连接。封装覆层101用于包裹芯片102，起到保护芯片、提供物理支撑等作用。本实施例中，封装覆层101的材料为环氧树脂。需要说明的是，本发明主要是针对小尺寸贴片封装、薄型小尺寸贴片封装、四侧引脚扁平封装等形成引线框架的封装。
参照图2B，执行步骤S22，用化学试剂去除芯片焊垫104背面的部分封装覆层101，全部或者部分暴露出芯片焊垫104的部分表面。本实施例封装覆层101的材料为环氧树脂，使用的化学试剂为发烟硝酸，当然，本领域技术人员可以根据封装覆层101的具体材质选择对应的化学试剂。具体地说，可在芯片背面的封装覆层101上选取与芯片102对应的区域，然后利用滴瓶手动刻蚀掉与芯片面积相当的封装覆层101。
参照图2C，执行步骤S23，去除部分所述芯片焊垫104，暴露出银胶层103。本实施例中采用浓度为70%的硝酸溶液来去除芯片焊垫104。本领域技术人员可以根据芯片焊垫104的具体材质选择对应的化学试剂。具体地说，可利用滴瓶将硝酸溶液滴在芯片焊垫104上，刻蚀芯片焊垫104从而暴露出银胶层103。由于芯片焊垫104的面积大于芯片面积，因此，该步骤并不会刻蚀到引线框架105的部分，保持了引线框架105的完整。
参照图2D，执行步骤S24，去除全部或者部分银胶层103，暴露出所述芯片102的背面，形成半导体器件失效分析样品样品。优选的，本实施例利用丙酮来去除所述银胶层103，由于丙酮并不与引脚106和引线框架105反应，可简单的选择将样品浸泡在丙酮中，形成待测试的样品。当然，也可以使用滴瓶对银胶层103进行刻蚀。
这样，在整个样品备制过程中，引脚106和引线框架105都没有被去除或部分去除，保证了其完整性以及其与芯片102之间的电连接。这样该样品的引脚106即可作为检测终端，使用OBIRCH和EMMI的方法进行失效分析。同时，该方法没有利用机械的方法，不会对芯片造成伤害而影响失效分析的准确性。
在去除银胶层103后，为了加强检测的准确性，优选对样品进行清洁，比如使用超声波清洁芯片背面。
本发明还提供一种半导体器件失效分析方法，包括：首先，提供待测的半导体器件，所述半导体器件包括芯片和封装覆层，所述芯片的背面通过粘合层装配于芯片焊垫上，所述芯片的正面通过引线与引线框架上对应的引脚电连接；然后，采用化学试剂去除所述芯片焊垫背面的部分封装覆层，以暴露出所述芯片焊垫的部分表面；其后，去除部分所述芯片焊垫，暴露出所述粘合层；去除全部或者部分粘合层，暴露出所述芯片的背面，形成半导体器件失效分析样品；接下来，对所述半导体器件失效分析样品进行失效分析。
半导体器件失效分析方法中包括了半导体失效分析样品制作方法，所述半导体失效分析样品制作方法请参照前述实施例。其中，对经过前述实施例的步骤形成的失效分析样品进行失效分析，具体包括：在引脚上施加电压，引脚之间由芯片上的功能单元以及金属互连线线电连通，使用微光显微镜观测芯片上有无异常发光点，进行失效分析；或者利用激光扫描芯片，测试引脚的电流，进行失效分析，当然也可以同时采用两种失效分析的方法来对芯片进行失效分析。更优选的，将所述引脚插入测试设备的插槽，对所述芯片施加电压，在芯片102的工作状态下，利用微光显微镜观测整个芯片有无异常发光点，或者采用激光扫描芯片，测试各引脚的电流有无异常变化，进行失效分析。
利用本发明的半导体器件失效分析方法，可以同时检测芯片上多个引脚之间的功能单元和金属互连线，无须以引线为终端来检测。并且能在芯片工作的状态下进行整个芯片的检测和失效分析，大大提高了效率。
综上所述，本发明提供的半导体器件失效分析样品制作以及分析方法，用化学试剂去除部分芯片背面的封装覆层，不暴露封装覆层内的引线，保持引线框架和引脚的完整。这样，可以同时检测芯片上多个引脚之间的功能单元和金属互连线，无须以引线为终端来检测。并且能在芯片工作的状态下进行整个芯片的检测和失效分析，提高了工作效率。此外，还能避免机械的开盖方法对芯片背面造成损害。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种半导体器件失效分析样品制作方法，包括：
提供待测的半导体器件，所述半导体器件包括芯片和封装覆层，所述芯片的背面通过粘合层装配于芯片焊垫上，所述芯片的正面通过引线与引线框架上对应的引脚电连接；
采用化学试剂去除所述芯片焊垫背面的部分封装覆层，以暴露出所述芯片焊垫的部分表面；
去除部分所述芯片焊垫，暴露出所述粘合层；
去除全部或者部分粘合层，暴露出所述芯片的背面，形成半导体器件失效分析样品。
2.如权利要求1所述的半导体器件失效分析样品制作方法，其特征在于：采用化学试剂去除所述芯片焊垫背面的部分封装覆层的步骤中，所述化学试剂为发烟硝酸。
3.如权利要求1所述的半导体器件失效分析样品制作方法，其特征在于：利用浓度为70%的硝酸溶液去除部分所述芯片焊垫。
4.如权利要求1所述的半导体器件失效分析样品制作方法，其特征在于：所述粘合层为银胶层。
5.如权利要求4所述的半导体器件失效分析样品制作方法，其特征在于：利用丙酮溶液去除全部或者部分粘合层。
6.如权利要求1所述的半导体器件失效分析样品制作方法，其特征在于：去除全部或者部分粘合层之后，还包括利用超声波清洗所述芯片。
7.一种半导体器件失效分析方法，包括：
提供待测的半导体器件，所述半导体器件包括芯片和封装覆层，所述芯片的背面通过粘合层装配于芯片焊垫上，所述芯片的正面通过引线与引线框架上对应的引脚电连接；
采用化学试剂去除所述芯片焊垫背面的部分封装覆层，以暴露出所述芯片焊垫的部分表面；
去除部分所述芯片焊垫，暴露出所述粘合层；
去除全部或者部分粘合层，暴露出所述芯片的背面，形成半导体器件失效分析样品；
对所述半导体器件失效分析样品进行失效分析。
8.如权利要求7所述的半导体器件失效分析方法，其特征在于：对所述半导体器件失效分析样品进行失效分析的过程包括：
将所述引脚插入测试设备的插槽，对所述芯片施加电压；
观测芯片上的异常发光点。
9.如权利要求7所述的半导体器件失效分析方法，其特征在于：对所述半导体器件失效分析样品进行失效分析的过程包括：
将所述引脚插入测试设备的插槽，对所述芯片施加电压；
采用激光扫描芯片；
测试所述引脚上的电流。
10.如权利要求7所述的半导体器件失效分析方法，其特征在于：采用化学试剂去除所述芯片焊垫背面的部分封装覆层的步骤中，所述化学试剂为发烟硝酸。
11.如权利要求7所述的半导体器件失效分析方法，其特征在于：利用浓度为70%的硝酸溶液去除部分所述芯片焊垫。
12.如权利要求7所述的半导体器件失效分析方法，其特征在于：所述粘合层为银胶层。
13.如权利要求12所述的半导体器件失效分析方法，其特征在于：利用丙酮溶液去除全部或者部分粘合层。
14.如权利要求7所述的半导体器件失效分析方法，其特征在于：去除全部或者部分粘合层之后，还包括利用超声波清洗所述芯片。
CN201210485695.8A 2012-11-23 2012-11-23 半导体器件失效分析样品制作方法以及分析方法 Pending CN103839771A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210485695.8A CN103839771A (zh) 2012-11-23 2012-11-23 半导体器件失效分析样品制作方法以及分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210485695.8A CN103839771A (zh) 2012-11-23 2012-11-23 半导体器件失效分析样品制作方法以及分析方法

Publications (1)

Publication Number Publication Date
CN103839771A true CN103839771A (zh) 2014-06-04

Family

ID=50803163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210485695.8A Pending CN103839771A (zh) 2012-11-23 2012-11-23 半导体器件失效分析样品制作方法以及分析方法

Country Status (1)

Country Link
CN (1) CN103839771A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104599997A (zh) * 2015-01-30 2015-05-06 工业和信息化部电子第五研究所 塑料封装金属丝键合器件的开封方法
CN104897446A (zh) * 2015-05-27 2015-09-09 上海华力微电子有限公司 一种基于动态电压衬度分析的样品制备方法
CN105206546A (zh) * 2015-09-10 2015-12-30 宜特(上海)检测技术有限公司 覆晶芯片失效分析方法及电性定位中检测样品的制备方法
CN105301475A (zh) * 2015-09-22 2016-02-03 上海华虹宏力半导体制造有限公司 封装芯片背面失效定点的方法
CN105448766A (zh) * 2015-12-31 2016-03-30 上海华虹宏力半导体制造有限公司 功率器件失效点定位方法
CN106298565A (zh) * 2015-05-21 2017-01-04 中芯国际集成电路制造(上海)有限公司 半导体测试结构的制备方法以及测试方法
CN106338684A (zh) * 2016-11-09 2017-01-18 上海华力微电子有限公司 一种失效分析方法
CN108987290A (zh) * 2018-06-25 2018-12-11 南京矽邦半导体有限公司 一种qfn产品无损开盖方法
CN110954034A (zh) * 2019-12-12 2020-04-03 深圳赛意法微电子有限公司 一种半导体器件的导线线弧高度测量方法
CN113030706A (zh) * 2021-03-12 2021-06-25 长江存储科技有限责任公司 失效分析样品的制作方法及失效分析样品
CN113237726A (zh) * 2021-05-18 2021-08-10 青岛泰睿思微电子有限公司 半导体器件开封样品的观察方法
CN113406472A (zh) * 2021-05-17 2021-09-17 世强先进(深圳)科技股份有限公司 一种发光芯片失效原因背面分析方法
CN113823585A (zh) * 2021-09-23 2021-12-21 华东光电集成器件研究所 一种陶瓷管壳集成电路的开盖装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053095A (ja) * 1999-08-16 2001-02-23 Canon Inc 樹脂封止体の開封装置及びその開封方法
TW200416920A (en) * 2003-02-20 2004-09-01 Kingpak Tech Inc Disassembling method of stacked-chip package
WO2007005636A2 (en) * 2005-06-30 2007-01-11 Controlled Semiconductor, Inc. Semiconductor failure analysis tool
CN201522997U (zh) * 2009-11-17 2010-07-07 宜硕科技(上海)有限公司 一种封装芯片开盖装置
CN202126995U (zh) * 2011-01-18 2012-01-25 宜硕科技(上海)有限公司 封装芯片开盖装置
CN102468122A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件失效分析样品制作方法及分析方法
CN102522319A (zh) * 2012-01-05 2012-06-27 航天科工防御技术研究试验中心 一种倒装焊工艺封装的塑封器件镶嵌开封方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053095A (ja) * 1999-08-16 2001-02-23 Canon Inc 樹脂封止体の開封装置及びその開封方法
TW200416920A (en) * 2003-02-20 2004-09-01 Kingpak Tech Inc Disassembling method of stacked-chip package
WO2007005636A2 (en) * 2005-06-30 2007-01-11 Controlled Semiconductor, Inc. Semiconductor failure analysis tool
CN201522997U (zh) * 2009-11-17 2010-07-07 宜硕科技(上海)有限公司 一种封装芯片开盖装置
CN102468122A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件失效分析样品制作方法及分析方法
CN202126995U (zh) * 2011-01-18 2012-01-25 宜硕科技(上海)有限公司 封装芯片开盖装置
CN102522319A (zh) * 2012-01-05 2012-06-27 航天科工防御技术研究试验中心 一种倒装焊工艺封装的塑封器件镶嵌开封方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104599997A (zh) * 2015-01-30 2015-05-06 工业和信息化部电子第五研究所 塑料封装金属丝键合器件的开封方法
CN106298565B (zh) * 2015-05-21 2019-02-12 中芯国际集成电路制造(上海)有限公司 半导体测试结构的制备方法以及测试方法
CN106298565A (zh) * 2015-05-21 2017-01-04 中芯国际集成电路制造(上海)有限公司 半导体测试结构的制备方法以及测试方法
CN104897446A (zh) * 2015-05-27 2015-09-09 上海华力微电子有限公司 一种基于动态电压衬度分析的样品制备方法
CN104897446B (zh) * 2015-05-27 2017-08-22 上海华力微电子有限公司 一种基于动态电压衬度分析的样品制备方法
CN105206546A (zh) * 2015-09-10 2015-12-30 宜特(上海)检测技术有限公司 覆晶芯片失效分析方法及电性定位中检测样品的制备方法
CN105206546B (zh) * 2015-09-10 2017-11-21 宜特(上海)检测技术有限公司 覆晶芯片失效分析方法及电性定位中检测样品的制备方法
CN105301475A (zh) * 2015-09-22 2016-02-03 上海华虹宏力半导体制造有限公司 封装芯片背面失效定点的方法
CN105448766A (zh) * 2015-12-31 2016-03-30 上海华虹宏力半导体制造有限公司 功率器件失效点定位方法
CN105448766B (zh) * 2015-12-31 2018-06-19 上海华虹宏力半导体制造有限公司 功率器件失效点定位方法
CN106338684A (zh) * 2016-11-09 2017-01-18 上海华力微电子有限公司 一种失效分析方法
CN108987290A (zh) * 2018-06-25 2018-12-11 南京矽邦半导体有限公司 一种qfn产品无损开盖方法
CN110954034A (zh) * 2019-12-12 2020-04-03 深圳赛意法微电子有限公司 一种半导体器件的导线线弧高度测量方法
CN110954034B (zh) * 2019-12-12 2021-06-11 深圳赛意法微电子有限公司 一种半导体器件的导线线弧高度测量方法
CN113030706A (zh) * 2021-03-12 2021-06-25 长江存储科技有限责任公司 失效分析样品的制作方法及失效分析样品
CN113030706B (zh) * 2021-03-12 2021-11-23 长江存储科技有限责任公司 失效分析样品的制作方法及失效分析样品
CN113406472A (zh) * 2021-05-17 2021-09-17 世强先进(深圳)科技股份有限公司 一种发光芯片失效原因背面分析方法
CN113237726A (zh) * 2021-05-18 2021-08-10 青岛泰睿思微电子有限公司 半导体器件开封样品的观察方法
CN113823585A (zh) * 2021-09-23 2021-12-21 华东光电集成器件研究所 一种陶瓷管壳集成电路的开盖装置
CN113823585B (zh) * 2021-09-23 2023-10-31 华东光电集成器件研究所 一种陶瓷管壳集成电路的开盖装置

Similar Documents

Publication Publication Date Title
CN103839771A (zh) 半导体器件失效分析样品制作方法以及分析方法
CN103185856B (zh) 失效分析专用载板、测试设备、芯片电性失效分析的方法
CN100465612C (zh) 缺陷检测方法
CN104425302B (zh) 半导体器件的缺陷检测方法和装置
CN109686675B (zh) 一种失效的定位方法
CN102468122A (zh) 半导体器件失效分析样品制作方法及分析方法
CN102749570A (zh) 探针台晶圆测试设备以及晶圆测试方法
CN110494965B (zh) 检查系统、晶圆图显示器、晶圆图显示方法以及存储介质
CN110783214A (zh) 晶片级测试方法及其测试结构
CN102565680A (zh) 半导体器件的失效分析方法
KR101798440B1 (ko) 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
CN106356312A (zh) 对封装芯片进行测试及失效分析的方法
CN103487744A (zh) 一种动态emmi系统及其实现方法和应用方法
US20060164115A1 (en) Defect analyzing device for semiconductor integrated circuits, system therefor, and detection method
CN103308840B (zh) 晶圆可接受测试方法
CN106449465B (zh) 一种存储器芯片上测试单个比特的方法
CN104183512A (zh) 一种晶圆监控方法
US7715997B2 (en) Intelligent inspection based on test chip probe failure maps
KR100707585B1 (ko) Ｍｏｓ 트랜지스터 소자의 정전용량-전압 특성을 이용한캐리어 농도 분포 측정 자동화 시스템 및 방법
CN101872002B (zh) 探针检测装置及其方法
CN106298579B (zh) 一种半导体芯片的通孔链结构阻值异常的定位方法
CN109698138B (zh) 半导体失效定位测试单元及其失效定位方法
JP2010182932A (ja) 半導体装置及び半導体装置の不良解析方法
CN105334445A (zh) 一种芯片背面失效定位方法
CN115407179A (zh) 一种利用测试焊点对应关系提高准确性的晶圆测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140604