CN105448766B - 功率器件失效点定位方法 - Google Patents

功率器件失效点定位方法 Download PDF

Info

Publication number
CN105448766B
CN105448766B CN201511026757.9A CN201511026757A CN105448766B CN 105448766 B CN105448766 B CN 105448766B CN 201511026757 A CN201511026757 A CN 201511026757A CN 105448766 B CN105448766 B CN 105448766B
Authority
CN
China
Prior art keywords
power device
positioning method
independent positioning
gold
plated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511026757.9A
Other languages
English (en)
Other versions
CN105448766A (zh
Inventor
芮志贤
赖华平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201511026757.9A priority Critical patent/CN105448766B/zh
Publication of CN105448766A publication Critical patent/CN105448766A/zh
Application granted granted Critical
Publication of CN105448766B publication Critical patent/CN105448766B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Medicines Containing Antibodies Or Antigens For Use As Internal Diagnostic Agents (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明公开了一种功率器件失效点定位方法，包含：步骤一，利用药液去除样品正面的金属铝层；步骤二，对除需要测试的芯片以外的区域进行全面的保护；步骤三，使用镀金机镀金，使样品表面形成一层较均匀的金属层；步骤四，在镀金区域选一平整的位置，使用FIB机台形成一个铂触点；步骤五，对失效芯片背面加压，正面垫的触点接地，进行测试以及失效点的定位。

Description

功率器件失效点定位方法
技术领域
本发明涉及半导体集成电路制造领域，特别是针对无屏蔽金属层的功率器件ID或者BV失效点的定位方法。
背景技术
功率器件ID或者BV(击穿电压)失效进行FA分析时，一般由于正面金属层太厚，失效点很难定位，需要去除铝层，芯片正面只留屏蔽层后再通过芯片背面加压，正面栅极和源极接地，在失效状态下进行失效点的定位后进行后续分析。
目前对于无屏蔽层功率器件ID或者BV失效是一个分析难点，带金属时，由于金属层厚而无法定位(如图1)，去除金属层，由于无屏蔽层，测试时通路无法建立，导致后续分析无法进行下去。
发明内容
本发明所要解决的技术问题是提供一种功率器件失效点定位方法，针对无屏蔽层功率器件ID或BV失效进行失效点的定位。
为解决上述问题，本发明所述的功率器件失效点定位方法，包含：
步骤一，利用药液去除样品正面的金属铝层；
步骤二，对除需要测试的芯片以外的区域进行全面的保护；
步骤三，使用镀金机镀金，使样品表面形成一层较均匀的金属层；
步骤四，在镀金区域选一平整的位置，使用FIB机台形成一个铂触点；
步骤五，对失效芯片背面加压，正面垫的触点接地，进行测试以及失效点的定位。
进一步地，所述步骤一中药液为盐酸、磷酸或其他能去除铝的药剂。
进一步地，所述步骤二中，采用单面铜胶，或塑料薄膜进行保护，或者其他粘附性强又易去除的材料。
进一步地，所述步骤三中，镀金厚度大于20nm，形成均匀全覆盖的金属薄膜。
进一步地，所述步骤四中，铂触点的大小在25×25μm以上，厚度大于0.3μm。
本发明所述的功率器件失效点定位方法，针对正面无屏蔽层的功率器件，能够准确地对失效点进行定位，提高失效器件分析效率。
附图说明
图1是芯片带厚铝层测试示意图。
图2是芯片带厚铝层的剖面示意图。
图3是去除芯片表面的铝层示意图。
图4是芯片正面保护示意图。
图5是芯片正面镀金示意图。
图6是形成铂触点示意图。
图7是对铂触点进行加压测试示意图。
图8是本发明方法流程图。
具体实施方式
本发明所述的功率器件失效点定位方法，包含：
步骤一，利用药液去除正面金属AL层，此方法能完全并且均匀地去除AL。药液如盐酸、磷酸等。如图2及图3所示，将图2中所示的表层金属铝去除，形成如图3所示。其他方法如研磨等由于均匀度很难把握，出现部分区域残留过厚以及部分区域研磨过多等情况出现。
步骤二，对除需要测试的失效芯片，其他区域使用单面铜胶，或其他如塑料薄膜等能粘附表面且易去除的材料进行全面保护。如图4所示，图中虚线区域为保护区域。全面保护的目的是避免后续分析时旁边的区域的信息影响到需要测试芯片信息而造成干扰。使用具有粘附性以及易去除的材料去除的目的：粘附性的目的是为后续步骤准备，具有好的粘附性能更好的保护好需要保护的区域，避免材料与芯片之间存在较大缝隙而使后续镀金时部分侧钻而影响保护功能；易去除的目的是为了在去除保护材料时避免留下过多残留物而影响后续的测试结果。
步骤三，使用镀金机镀金20nm左右，使样品表面形成一层较均匀的金属层。如图5所示。比如用HITACHI型号为E-1045 Ion Sputter机台，在条件为12mA下镀200秒以上的Pt-Pd，镀金太薄较难使分析区域全部且均匀地生成导电性金属层，而错过失效点。
步骤四，在镀金区域选一平整的位置，使用FIB机台形成一个铂触点。如图6所示。一般使用FIB I BEAM垫一个25×25μm以上，厚度大于0.3μm的触点,太小测试时存在困难，太大太厚则比较浪费时间。
步骤五，如图7所示，为形成铂触点的样品芯片横断剖视图，使用EMMI/OBIRCH,在背面加压，将正面形成的铂触点接地，进行测试以及失效点的定位。
以上即是本发明对无屏蔽层的功率器件进行失效点定位的方法，针对无屏蔽层的失效芯片，本发明采用镀金工艺，并形成正面铂触点，去除了表层金属铝，并形成连接通路，解决了无屏蔽层的失效芯片失效分析问题。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种功率器件失效点定位方法，其特征在于：
步骤一，利用药液去除样品正面的金属铝层；
步骤二，对除需要测试的芯片以外的区域进行全面的保护；
步骤三，使用镀金机镀金，使样品表面形成一层较均匀的金属层；
步骤四，在镀金区域选一平整的位置，使用FIB机台形成一个铂触点；
步骤五，对失效芯片背面加压，正面垫的触点接地，进行测试以及失效点的定位。
2.如权利要求1所述的功率器件失效点定位方法，其特征在于：所述步骤一中药液为盐酸、磷酸或其他能去除铝的药剂。
3.如权利要求1所述的功率器件失效点定位方法，其特征在于：所述步骤二中，采用单面铜胶，或塑料薄膜进行保护，或者其他粘附性强又易去除的材料。
4.如权利要求1所述的功率器件失效点定位方法，其特征在于：所述步骤三中，镀金厚度大于20nm，形成均匀全覆盖的金属薄膜。
5.如权利要求1所述的功率器件失效点定位方法，其特征在于：所述步骤四中，铂触点的大小在25×25μm以上，厚度大于0.3μm。
CN201511026757.9A 2015-12-31 2015-12-31 功率器件失效点定位方法 Active CN105448766B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511026757.9A CN105448766B (zh) 2015-12-31 2015-12-31 功率器件失效点定位方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511026757.9A CN105448766B (zh) 2015-12-31 2015-12-31 功率器件失效点定位方法

Publications (2)

Publication Number Publication Date
CN105448766A CN105448766A (zh) 2016-03-30
CN105448766B true CN105448766B (zh) 2018-06-19

Family

ID=55558815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511026757.9A Active CN105448766B (zh) 2015-12-31 2015-12-31 功率器件失效点定位方法

Country Status (1)

Country Link
CN (1) CN105448766B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958849B (zh) * 2017-11-21 2019-12-10 上海华虹宏力半导体制造有限公司 无阻挡层金属层功率器件igss失效点定位方法
CN111063388B (zh) * 2019-12-30 2021-12-17 长江存储科技有限责任公司 存储器失效点的定位方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103809103A (zh) * 2012-11-08 2014-05-21 中芯国际集成电路制造(上海)有限公司 一种芯片失效点定位方法
CN103839771A (zh) * 2012-11-23 2014-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件失效分析样品制作方法以及分析方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04186743A (ja) * 1990-11-20 1992-07-03 Mitsubishi Electric Corp 半導体装置
JP2007187580A (ja) * 2006-01-13 2007-07-26 Mikuni Kogyo:Kk コンタクトプローブ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103809103A (zh) * 2012-11-08 2014-05-21 中芯国际集成电路制造(上海)有限公司 一种芯片失效点定位方法
CN103839771A (zh) * 2012-11-23 2014-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件失效分析样品制作方法以及分析方法

Also Published As

Publication number Publication date
CN105448766A (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
US10109411B2 (en) Coil component
US10224290B2 (en) Electromagnetically shielded electronic devices and related systems and methods
US10312197B2 (en) Method of manufacturing semiconductor device and semiconductor device
US10374188B2 (en) Light-emitting device with auxiliary electrode and adjacent insular conductive portions
US9349694B2 (en) Method of manufacturing a semiconductor device
JP6250429B2 (ja) 半導体装置およびその製造方法
TW201214651A (en) Semiconductor package and mobile device using the same
CN105448766B (zh) 功率器件失效点定位方法
US20190035993A1 (en) Flexible led assembly with uv protection
US20170263569A1 (en) System-in-Package Devices With Magnetic Shielding
US20160343671A1 (en) Method of forming electromagnetic interference shielding layer of ball grid array semiconductor package and base tape for the method
JP7207927B2 (ja) 半導体パッケージの製造方法
CN104051431A (zh) 具有射频屏蔽的系统、半导体器件及其制造方法
US20190006290A1 (en) Semiconductor package and semiconductor package manufacturing method
CN109997419A (zh) 多层布线板的制造方法
US20150235969A1 (en) Backside metallization patterns for integrated circuits
CN104037107B (zh) 通孔链结构的失效分析方法
KR101527379B1 (ko) 반도체 패키지 및 이의 제조방법
CN101996889A (zh) 超薄封装工艺
JP6440248B2 (ja) ウェハ及びウェハの製造方法
CN107958849B (zh) 无阻挡层金属层功率器件igss失效点定位方法
JP6443979B2 (ja) リードフレーム及びその製造方法
JP5209958B2 (ja) コンタクトピン用付着物除去具及びコンタクトピンの付着物除去方法
JP2016141149A (ja) 液体吐出ヘッド用基板の製造方法、及び該製造方法で製造された液体吐出ヘッド用基板
US9099861B2 (en) Over-voltage protection device and method for preparing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant