JP6443979B2 - リードフレーム及びその製造方法 - Google Patents

リードフレーム及びその製造方法 Download PDF

Info

Publication number
JP6443979B2
JP6443979B2 JP2015017504A JP2015017504A JP6443979B2 JP 6443979 B2 JP6443979 B2 JP 6443979B2 JP 2015017504 A JP2015017504 A JP 2015017504A JP 2015017504 A JP2015017504 A JP 2015017504A JP 6443979 B2 JP6443979 B2 JP 6443979B2
Authority
JP
Japan
Prior art keywords
plating
lead frame
layer
thickness
nip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015017504A
Other languages
English (en)
Other versions
JP2016143731A (ja
Inventor
克之 堂前
克之 堂前
直樹 春園
直樹 春園
Original Assignee
大口マテリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大口マテリアル株式会社 filed Critical 大口マテリアル株式会社
Priority to JP2015017504A priority Critical patent/JP6443979B2/ja
Publication of JP2016143731A publication Critical patent/JP2016143731A/ja
Application granted granted Critical
Publication of JP6443979B2 publication Critical patent/JP6443979B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体パッケージに用いられる多列型リードフレームであって、Agめっき厚さを薄く形成してコストダウンを図ると共に形成するめっきのにじみや漏れ等を抑えためっきエリア精度が高いリードフレーム及びその製造方法に関する。
従来、半導体装置に使用されるリードフレームは、ボンディングを行うリード部および半導体素子を搭載するパッドにAgめっきが3〜7μm程度の厚さで形成されている。また、コストダウンのためにリードの一部のみにAgめっきを形成した、例えば、特許文献1に示すようなリードフレームもある。
近年、半導体装置の小型化から形成するめっきエリア精度の向上が要求され、規定のめっきエリアからめっき漏れやめっきにじみの無いリードフレームが必要とされている。
特開2000−269399号公報
リードフレーム基材をなす金属板上にレジストマスクを形成してめっきエリアを設定し、Agめっきを形成する場合は、めっきを形成する位置や形成する形状は精度良く設定することができるが、めっきエリアを形成しているレジストマスクの密着力が、シアン化Ag浴でありpH11.5〜13の強アルカリ性のAgめっき液によって低下し、その密着力が低下した部位からめっきが漏れる(にじみ込む)ことで、例えば、図6に示すような、設定されためっきエリアの範囲を超えてめっきが形成されるブリードが問題となる。
このレジストマスクの密着力の低下は、リードフレーム全体に発生した場合は検査によって検出が可能であるが、部分的に発生した場合では検出が不可能なリードフレーム製品もある。
また、Agめっきは、めっき厚が薄いとワイヤーボンディングの際に、例えばリードフレーム基材がCu材である場合は、Cuの拡散の影響でボンディング不具合を起こし易い。このため、Agめっきの厚さは一般的には3μm以上が必要となるが、厚くめっきを形成すると、上述のめっき漏れは更に広がることとなりめっきエリア精度の要求を満足できず、またコスト高となる。
本発明は上記従来の課題を鑑みてなされたものであり、Cu材からなるリードフレーム基材にAgめっきが形成されるリードフレームにおいて、めっきブリードの問題がなく、またCuの拡散を十分に防止し、さらにコストを低減でき、しかもめっき漏れを解消することでファインピッチの要求も満たすことの可能な信頼性の高いリードフレーム及びその製造方法を提供することを目的としている。
上記目的を達成するため、本発明によるリードフレームは、リードフレーム基材をなすCu板にNiP/Auの順にめっき層が部分的に形成され、その上にAgめっき層が形成され、NiPめっき層の厚さが0.2μm以上0.5μm以下、Auめっき層の厚さが0.003μm以上0.01μm以下、Agめっき層の厚さが0.5μm以上1.0μm以下に形成されている。
また、本発明によるリードフレームの製造方法は、所定のパターンに形成したレジストマスクから露出したリードフレーム基材をなすCu板に、NiP/Au/Agの順にめっき層を形成するリードフレームの製造方法であって、NiPめっき層の厚さを0.2μm以上0.5μm以下、Auめっき層の厚さを0.003μm以上0.01μm以下、Agめっき層の厚さを0.5μm以上1.0μm以下に形成する
また、本発明のリードフレームの製造方法においては、好ましくは、NiP/Au/Agの3層のめっきを電気めっきにより連続的に形成する。
また、本発明のリードフレームの製造方法においては、好ましくは、NiP/Au/Agのめっき層が部分的に形成されたリードフレーム基材に、前記めっき層を覆い、且つリードフレーム形状のレジストマスクを形成し、エッチング加工によってリードフレーム形状を形成する。
本発明によれば、めっきブリードの問題がなく、Cuの拡散を十分に防止し、さらにコストを低減でき、しかもファインピッチの要求を満たすことの可能なリードフレーム及びその製造方法が得られる。
本発明の一実施形態にかかるリードフレームにおける要部構成の一例を示す説明図である。 本発明の実施例1にかかるリードフレームの製造工程を示す説明図であって、リードフレーム基材をなすCu板の片側に3層めっき構成を形成するリードフレームの製造工程を示す図である。 本発明の実施例1の変形例にかかるリードフレームの製造工程を示す説明図であって、リードフレーム基材をなすCu板の両側に3層めっき構成を形成するリードフレームの製造工程を示す図である。 本発明の実施例2にかかるリードフレームの製造工程を示す説明図である。 本発明の実施例3にかかるリードフレームであって、ファインピッチ要求に対応した金属板上に微細な形状で多数のめっきエリアが設定され、Cu板の片側に3層めっき構成を形成したリードフレームの一部を示す説明図である。 設定されためっきエリアからめっき漏れが生じた状態の一例を破線で概略的に示す説明図である。
実施形態の説明に先立ち、本発明の作用効果について説明する。
本発明のリードフレームは、リードフレーム基材をなすCu板にNiP/Auの順にめっき層が部分的に形成され、その上にAgめっき層が形成され、NiPめっき層の厚さが0.2μm以上0.5μm以下、Auめっき層の厚さが0.003μm以上0.01μm以下、Agめっき層の厚さが0.5μm以上1.0μm以下に形成されている。
本発明のように、NiPめっき層の厚さが0.2μm以上0.5μm以下、Auめっき層の厚さが0.003μm以上0.01μm以下、Agめっき層の厚さが0.5μm以上1.0μm以下に形成される、NiP、Au、Agの3層めっき構成を備えると、Agめっき1層構成の従来の3μm以上のめっき厚さを必要としたリードフレームに比べて、薄膜化が可能となり、ファインピッチ化が可能となる。また、めっきエリアを形成するレジストの密着力低下を抑え、めっきブリードの発生を防止することが可能となる。
例えば、従来、Cuの拡散によるボンディング面の劣化を防止するためには一般的にリードフレーム基材をなすCu板に施すAgめっき層のめっき厚は3μm以上必要であったが、本発明のリードフレームのようにNiP、Au、Agの3層めっき構成にすると、NiPめっき層の厚さを最小で0.2μm、Auめっき層の厚さを最小で0.003μm、Agめっき層の厚さを最小で0.5μmにしてもCuの拡散によるAg面の劣化を防止することができる。
そして、NiP、Au、Agの3層構成により、めっき総厚さを薄くできることで、レジストマスクへ与える影響も少なくなり、また、後述のようにNiPめっき液はレジストマスクの密着性を低下させないめっき液であるので、めっき漏れが無いめっきが形成できることから、リードフレームのファインピッチ化が可能となる。
また、Agめっき層の薄膜化およびNiP、Au、Agの3層構成によるめっき総厚さの薄化によりコスト低減も可能となる。
また、本発明のリードフレームは、製造に際し、NiP、Au、Agの3層めっき構成以外は、Agめっき1層構成の従来のリードフレームと比較して製造プロセスに違いは無く、めっきを施す際に基材の保護カバーとして使用するレジストも同様のものを用いることができるため、Agめっき1層構成の従来のリードフレームと比較して、めっきを施すためのめっき液への漬浸時間も短縮化できる。
さらに、NiPめっき液はAgめっき液に比べて低pHめっき液であるため、めっきエリアを形成するレジストの密着力の低下抑制が可能となり、めっきブリードの発生を防止できる。
その結果、本発明によれば、めっきブリードの問題がなく、Cuの拡散を十分に防止し、さらにコストを低減でき、しかもファインピッチの要求を満たすことの可能なリードフレーム及びその製造方法が得られる。
以下、本発明の実施形態について、図面を用いて説明する。
第1実施形態
図1は本発明の一実施形態にかかるリードフレームにおける要部構成の一例を示す説明図である。
本実施形態のリードフレームは、多列型リードフレームにおける製品単位を構成するリードフレームであって、リードフレーム基材をなすCu板1に対し、順に、NiPめっき層2、Auめっき層3が部分的に形成され、その上にAgめっき層4が形成された3層めっき構成5を備えている。
なお、図1では3層めっき構成5をCu板1の両面に施した構成を示したが、3層めっき構成5は、金属板1の片側の面に施した構成であってもよい。
NiPめっき層2の厚さは、0.2μm〜0.5μm、Auめっき層3の厚さは、0.003μm〜0.01μm、Agめっき層4の厚さは、0.5μm〜1.0μmに形成されている。そして、NiP/Au/Agの3層の総厚さは、最大1.51μmであり、従来のAgめっき1層構成のリードフレームにおいて必要とされていたAgめっきの最小の厚さである3μmを下回る薄さに形成されている。
本実施形態のリードフレームによれば、リードフレーム基材をなすCu板1に、NiPめっき層の厚さが0.2μm以上0.5μm以下、Auめっき層の厚さが0.003μm以上0.01μm以下、Agめっき層の厚さが0.5μm以上1.0μm以下に形成される、NiP、Au、Agの3層めっき構成5のめっきを施したので、Agめっき1層構成の従来のリードフレームに比べて、薄膜化が可能となり、ファインピッチ化が可能となる。また、めっきエリアを形成するレジストの密着力低下を抑え、めっきブリードの発生を防止することが可能となる。
詳しくは、本実施形態のリードフレームによれば、NiP、Au、Agの3層めっき構成5に関し、NiPめっき層2の厚さを最小で0.2μm、Auめっき層3の厚さを最小で0.003μm、Agめっき層4の厚さを最小で0.5μmにして薄膜化でき、リードフレームのファインピッチ化も可能となる。また、このように薄膜化しても、Cuの拡散を阻止することができる。また、ボンディング性にも問題を生じない。
更に、めっき層の薄膜化によりコスト低減も可能となる。
本実施形態のリードフレームは、製造に際し、後述する実施例で示すように、NiPめっき層の厚さを0.2μm以上0.5μm以下、Auめっき層の厚さを0.003μm以上0.01μm以下、Agめっき層の厚さを0.5μm以上1.0μm以下に形成する、NiP、Au、Agの3層めっき構成以外は、Agめっき1層構成の従来のリードフレームと比較して製造プロセスに違いは無く、めっきを施す際に基材の保護カバーとして使用するレジストも同様のものを用いることができる。このため、Agめっき1層構成の従来のリードフレームと比較して、めっきを施すためのめっき液への漬浸時間も短縮化できる。
さらに、NiPめっき液が低pHめっき液であるため、めっきエリアを形成するレジストの密着力の低下抑制が可能となり、めっきブリードの発生を防止できる。
その結果、本実施形態によれば、めっきブリードの問題がなく、Cuの拡散を十分に防止し、さらにコストを低減でき、しかもファインピッチの要求を満たすことの可能なリードフレーム及びその製造方法が得られる。
実施例1
図2は本発明の実施例1にかかるリードフレームの製造工程を示す説明図であって、リードフレーム基材をなすCu板の片側に3層めっき構成を形成するリードフレームの製造工程を示す図である。図3は本発明の実施例1の変形例にかかるリードフレームの製造工程を示す説明図であって、リードフレーム基材をなすCu板の両側に3層めっき構成を形成するリードフレームの製造工程を示す図である。
本実施例では、NiP、Au、Agの3層めっき構成が部分的に施されたリードフレームを製造した。
まず、リードフレーム基材をなすCu板1として厚さが0.100mmの銅材を用い、Cu板1の両面にドライフィルムレジスト(旭化成イーマテリアルズ株式会社:AQ−2558)を貼り付け、レジスト層11を形成した(図2(a)、図3(a)参照)。
次に、めっきを形成するためのパターンが形成された上面側用と裏面側用のガラスマスクを用いて、露光・現像を行うことで、めっきを形成する部分のレジストを除去して部分的にCu板1を露出させためっきマスク12(レジストマスク)を形成した(図2(b)、図3(b)参照)。
次に、めっき加工を行ない、Cu板1の露出部分にめっきを形成した。本実施例では、Cu板1の露出面から順に、設定値0.2μmのNiPめっき、設定値0.003μmのAuめっき、設定値0.5μmのAgめっきを施して、3層めっき構成5を形成し(図2(c)、図3(c)参照)、その後、Cu板1の両面に形成されているめっきマスク12(レジストマスク)を水酸化ナトリウム水溶液により剥離した(図2(d)、図3(d)参照)。
次に、3層めっき構成5が形成されたCu板1の両面にドライフィルムレジスト(旭化成イーマテリアルズ株式会社:AQ−4096)を貼り付け、レジスト層11’を形成し(図2(e)、図3(e)参照)、その後、リードフレームの形状が形成されたガラスマスクを用いて両面を露光し現像を行ってエッチングマスク13(レジストマスク)を形成した(図2(f)、図3(f)参照)。
次に、塩化第二鉄液を用いてスプレーエッチング加工を行い、Cu板1の露出部分を溶解し(図2(g)、図3(g)参照)、その後、エッチングマスク13を水酸化ナトリウム水溶液により剥離して、Cu板1の片側に3層めっき構成5を形成するリードフレーム、Cu板1の両側に3層めっき構成5を形成するリードフレームを夫々完成させた(図2(h)、図3(h)参照)。
3層のめっきが形成されたシート状のリードフレームを50枚抜き取り、めっき漏れを検査した結果、めっき漏れは無く良好な結果が得られた。また、200℃で2時間の加熱処理後、φ20μmのAuワイヤによりボンディングし、めっき上のワイヤのピール強度を測定した結果、4.5〜5.6g/Fであったことから、Cuの拡散は抑制されていると判断した。
実施例2
図4は本発明の実施例2にかかるリードフレームの製造工程を示す説明図である。
本実施例では、NiP、Au、Agの3層めっき構成が全面に施されたリードフレームを製造した。
まず、リードフレーム基材をなすCu板1として厚さが0.100mmの銅材を用い、Cu板1の両面にドライフィルムレジスト(旭化成イーマテリアルズ株式会社:AQ−2058)を貼り付け、レジスト層11を形成した(図4(a)参照)。
次に、リードフレームの形状が形成されたガラスマスクを用いて、両面を露光し現像を行い、エッチングマスク13(レジストマスク)を形成した(図4(b)参照)。
次に塩化第二鉄液を用いてスプレーエッチング加工を行い、Cu板1の露出部分を溶解し(図4(c)参照)、その後、エッチングマスク13を水酸化ナトリウム水溶液により剥離して、リードフレームの形成を行った(図4(d)参照)。
次に、めっき加工を行ってエッチング加工したリードフレーム全面にめっきを形成した。本実施例では、Cu板1の露出部から順に、設定値0.3μmのNiPめっき、設定値0.007μmのAuめっき、設定値0.8μmのAgめっきを施して、3層めっき構成5を形成し、リードフレームを完成させた(図4(e)参照)。
本実施例で完成したリードフレームは、Agのめっき量が、従来のAgめっき1層構成のリードフレームにおけるAgの最小めっき量に比べて4/15(=0.8/3)であり、またAgより高価なAuを使用しているがこれらの貴金属のめっき厚が非常に薄く、これら以外のめっき層には貴金属では無いNiPを用いているため、コストの低減効果が大きく、3層めっき構成を全面に施しながらもコストの増加を抑制することができる。
実施例3
図5は本発明の実施例3にかかるリードフレームであって、ファインピッチ要求に対応したCu板上に微細な形状で多数のめっきエリアが設定され、Cu板の片側に3層めっき構成を形成したリードフレームの一部を示す説明図である。
本実施例のリードフレームの製造工程における基本的な手順は、実施例1に記載した工程と略同様である。まず、リードフレーム基材をなすCu板として厚さが0.15mmの銅材を用い、Cu板の両面にドライフィルムレジストを貼り付け、レジスト層を形成し、めっきを形成するためのパターンが形成された上面側用のガラスマスクと全面を覆う裏面側用のガラスマスクを用いて、露光・現像を行うことで、めっきを形成する部分のレジストを除去して部分的にCu板1を露出させためっきマスク(レジストマスク)を形成した。
次に、めっき加工を行ない、Cu板の露出部分にめっきを形成した。本実施例では、Cu板の露出面から順に、設定値0.5μmのNiPめっき、設定値0.009μmのAuめっき、設定値0.9μmのAgめっきを施して、3層めっき構成を形成し、その後、Cu板の両面に形成されているめっきマスク(レジストマスク)を水酸化ナトリウム水溶液により剥離した。
その後、実施例1と同様に、エッチングマスク(レジストマスク)の形成、エッチング加工、エッチングマスクの剥離を行い、Cu板の片側に3層めっき構成を形成するリードフレームを夫々完成させた。
実施例1と同じく、3層のめっきが形成されたシート状のリードフレームを50枚抜き取り、めっき漏れを検査した結果、めっき漏れは無く良好な結果が得られた。
本発明のリードフレームは、非磁性を必要とする半導体製品にも用いることができる。
Cu板(基材)
2 NiPめっき層
3 Auめっき層
4 Agめっき層
5 3層めっき構成
11、11’ レジスト層
12 めっきマスク
13 エッチングマスク

Claims (4)

  1. リードフレーム基材をなすCu板にNiP/Auの順にめっき層が部分的に形成され、その上にAgめっき層が形成され
    NiPめっき層の厚さが0.2μm以上0.5μm以下、Auめっき層の厚さが0.003μm以上0.01μm以下、Agめっき層の厚さが0.5μm以上1.0μm以下に形成されていることを特徴とするリードフレーム。
  2. 所定のパターンに形成したレジストマスクから露出したリードフレーム基材をなすCu板に、NiP/Au/Agの順にめっき層を形成するリードフレームの製造方法であって、
    NiPめっき層の厚さを0.2μm以上0.5μm以下、Auめっき層の厚さを0.003μm以上0.01μm以下、Agめっき層の厚さを0.5μm以上1.0μm以下に形成することを特徴とするリードフレームの製造方法
  3. NiP/Au/Agの3層のめっきを電気めっきにより連続的に形成することを特徴とする請求項に記載のリードフレームの製造方法。
  4. NiP/Au/Agのめっき層が部分的に形成されたリードフレーム基材に、前記めっき層を覆い、且つリードフレーム形状のレジストマスクを形成し、エッチング加工によってリードフレーム形状を形成することを特徴とする請求項2又は3に記載のリードフレームの製造方法。
JP2015017504A 2015-01-30 2015-01-30 リードフレーム及びその製造方法 Active JP6443979B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015017504A JP6443979B2 (ja) 2015-01-30 2015-01-30 リードフレーム及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015017504A JP6443979B2 (ja) 2015-01-30 2015-01-30 リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016143731A JP2016143731A (ja) 2016-08-08
JP6443979B2 true JP6443979B2 (ja) 2018-12-26

Family

ID=56570720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015017504A Active JP6443979B2 (ja) 2015-01-30 2015-01-30 リードフレーム及びその製造方法

Country Status (1)

Country Link
JP (1) JP6443979B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110621752B (zh) 2018-04-16 2022-07-08 株式会社寺冈制作所 粘着带

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62199796A (ja) * 1986-02-27 1987-09-03 Nippon Mining Co Ltd 電子・電気機器用部品
JPH10284667A (ja) * 1997-04-04 1998-10-23 Furukawa Electric Co Ltd:The 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法
JP2000277895A (ja) * 1999-01-21 2000-10-06 Furukawa Electric Co Ltd:The 半田接合方法
JP5531172B2 (ja) * 2001-06-19 2014-06-25 Shマテリアル株式会社 リードフレーム及びその製造方法
JP5151438B2 (ja) * 2007-12-10 2013-02-27 大日本印刷株式会社 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
JP5580522B2 (ja) * 2008-08-01 2014-08-27 日立マクセル株式会社 半導体装置とその製造方法
JP5446245B2 (ja) * 2008-12-22 2014-03-19 大日本印刷株式会社 外観検査装置

Also Published As

Publication number Publication date
JP2016143731A (ja) 2016-08-08

Similar Documents

Publication Publication Date Title
CN106169458B (zh) 半导体元件安装用引线框架与半导体装置及其制造方法
US9824960B2 (en) Lead frame and method for manufacturing same
TWI500122B (zh) 半導體元件搭載用基板及其製造方法
JP2006093559A (ja) リードフレームおよびその製造方法
JP2018200994A (ja) リードフレーム及びその製造方法
JP6524533B2 (ja) 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法
JP2010080889A (ja) リードフレーム及びその製造方法
TWI787343B (zh) 半導體元件搭載用基板及其製造方法
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
JP6443979B2 (ja) リードフレーム及びその製造方法
JP2014078658A (ja) 半導体パッケージ用基板、及びその製造方法
JP2009056706A (ja) メタルマスク版及びその製造方法
JP5387374B2 (ja) リードフレームの製造方法
US10312187B2 (en) Multi-row wiring member for semiconductor device and method for manufacturing the same
JP6214431B2 (ja) Led用リードフレーム
JP7059139B2 (ja) 半導体素子搭載用基板の製造方法
JP6901201B2 (ja) 半導体素子搭載用基板及びその製造方法
KR102570204B1 (ko) 다열형 반도체 장치용 배선 부재 및 그 제조 방법
JP6615654B2 (ja) 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法
JP6485777B2 (ja) 多列型半導体装置用配線部材及びその製造方法
JP6299004B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP6156745B2 (ja) 半導体装置用リードフレーム及びその製造方法
CN211047389U (zh) 一种无引线上金的封装基板以及电子装置
KR102570205B1 (ko) 다열형 반도체 장치용 배선 부재 및 그 제조 방법
JP2017168510A (ja) 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180511

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181126

R150 Certificate of patent or registration of utility model

Ref document number: 6443979

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250