KR102570204B1 - 다열형 반도체 장치용 배선 부재 및 그 제조 방법 - Google Patents

다열형 반도체 장치용 배선 부재 및 그 제조 방법 Download PDF

Info

Publication number
KR102570204B1
KR102570204B1 KR1020187036589A KR20187036589A KR102570204B1 KR 102570204 B1 KR102570204 B1 KR 102570204B1 KR 1020187036589 A KR1020187036589 A KR 1020187036589A KR 20187036589 A KR20187036589 A KR 20187036589A KR 102570204 B1 KR102570204 B1 KR 102570204B1
Authority
KR
South Korea
Prior art keywords
plating layer
semiconductor device
wiring
metal plate
resin
Prior art date
Application number
KR1020187036589A
Other languages
English (en)
Other versions
KR20190013841A (ko
Inventor
가오루 히시키
이치노리 이이다니
Original Assignee
오쿠치 마테리얼스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오쿠치 마테리얼스 가부시키가이샤 filed Critical 오쿠치 마테리얼스 가부시키가이샤
Publication of KR20190013841A publication Critical patent/KR20190013841A/ko
Application granted granted Critical
Publication of KR102570204B1 publication Critical patent/KR102570204B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 장치의 박형화, 소형화, 단자부의 도금 피막과 수지의 밀착성의 향상, 내부 단자측 도금층의 면 및 내부 단자부의 높이의 균일화, 수지의 휘어짐 경감, 반도체 장치 제조시의 공정수 삭감, 고신뢰성으로 고수율의 양산화가 가능한 다열형 반도체 장치용 배선 부재를 제공하는 것을 과제로 한다.
수지층(15)의 한쪽 면(15a)의 미리 정해진 부위에 내부 단자가 되는 도금층(11)이 하면이 면(15a)에 노출 상태로 형성되고, 도금층(11)과 접속하는 배선부가 되는 도금층(12)이 형성되고, 도금층(12)의 영역 내에서 부분적으로 외부 단자가 되는 도금층(13)이 상면이 수지층의 다른쪽 면(15b)으로부터 노출 상태로 형성되고, 내부 단자와 배선부와 외부 단자를 구성하는 도금층의 적층체의 측면이 대략 L자형인 반도체 장치용 배선 부재가 매트릭스형으로 배열되고, 수지층의 한쪽 면의, 반도체 장치용 배선 부재의 집합체의 외주 영역에 금속 프레임부(16)가 형성되어 있다.

Description

다열형 반도체 장치용 배선 부재 및 그 제조 방법
본 발명은, 반도체 소자를 플립칩 실장하기 위한 다열형 반도체 장치용 배선 부재 및 그 제조 방법에 관한 것이다.
종래, 반도체 장치용 기판에는, 예컨대, 다음 특허문헌 1에 기재된 바와 같이, 반도체 소자를 실장하여 수지로 밀봉한 후에, 기재를 박리함으로써 반도체 장치를 완성시키는 타입의 것이 있다.
특허문헌 1에 기재된 반도체 장치용 기판은, 예컨대, 도 5의 (a)에 도시한 바와 같이, 예컨대, 스테인리스강재로 이루어진 기재(51) 위에, 각각 금속 도금층으로 형성된 반도체 소자 탑재부(52a)와 단자부(52b)를 구비하고 있다. 단자부(52b)는, 내부 단자면(52b1)과 외부 단자면(52b2)이 표리 일체가 되는 형상으로 형성되어 있다.
반도체 소자 탑재부(52a) 및 단자부(52b)의 반도체 소자 탑재측에는, 상단 둘레 가장자리에 대략 차양 형상의 돌출부(52a1, 52b3)가 형성되어 있다. 또한, 반도체 소자 탑재부(52a) 또는 단자부(52b)의 기재측에는, 외부 단자면으로서 반도체 장치 실장시의 납땜을 적절하게 행할 수 있도록 하기 위해, 예컨대 Au 등의 박막이 도금 형성되어 있다.
그리고, 도 5의 (a)의 반도체 장치용 기판을 이용한 반도체 장치의 제조에서는, 반도체 소자 탑재부(52a)에 반도체 소자(53)를 탑재하고, 반도체 소자(53)의 전극과 단자부(52b)를 와이어(54)로 접합하고, 반도체 소자(53)를 탑재한 측을 수지로 밀봉하여 밀봉 수지부(55)를 형성한 후, 기재(51)를 박리하여 반도체 장치를 완성시킨다(도 5의 (b)∼도 5의 (d) 참조).
또한, 종래의 반도체 장치용 기판에는, 예컨대 다음 특허문헌 2에 기재된 바와 같이, BGA(Ball Grid Array) 구조의 반도체 장치에 이용되는, 금속판 상에, 내부 단자, 외부 단자 및 배선부를 금속 도금으로 형성한 타입의 것이 있다.
특허문헌 2에 기재된 반도체 장치용 기판은, 예컨대, 도 6의 (a)에 도시한 바와 같이, 기재를 이루는 금속판(61) 위에 금속판측으로부터 외부 단자부(62)를 갖는 외부 단자측 도금층이 형성되고, 그 위에 중간층(63)이 동일한 형상으로 형성되고, 또한 그 위에 내부 단자부(64)를 갖는 내부 단자측 도금층이 동일한 형상으로 형성된 반도체 장치용 기판이 개시되어 있다. 이 반도체 장치용 기판은, 반도체 소자와 전기적 접속되는 내부 단자부(64)를 갖는 내부 단자측 도금층의 면이 최상면이 되도록 형성되어 있고, 금속판으로부터 최상면까지의 높이는, 전체가 거의 동일한 높이로 형성되는 구성으로 되어 있다.
특허문헌 2에 기재된 반도체 장치용 기판은, 반도체 장치를 제조할 때에는, 외부 단자면은 금속판측의 면에 접하고, 내부 단자면은 금속판과는 반대측의 면을 노출시킨 상태로 이용한다. 상세하게는, 반도체 장치용 기판의 내부 단자면측에 반도체 소자(65)를 탑재하여 접착제층(66)으로 고정하고, 반도체 소자(65)의 전극과 내부 단자부(64)를 와이어(67)로 접속후, 수지로 밀봉하여 밀봉 수지부(68)를 형성하고, 밀봉 수지부(68)로 밀봉한 후에 금속판을 에칭에 의한 용해 등에 의해 제거함으로써 밀봉한 수지의 이면을, 외부 단자부(62)를 갖는 외부 단자측 도금층의 면이 노출된 상태로 한다. 그 후, 노출된 외부 단자측 도금층의 면 전체를 덮는 솔더 레지스트(69)를 형성하고, 외부 단자부(62)만이 노출되는 개구부(70)를 형성한다(도 6의 (b)∼도 6의 (e) 참조). 그리고, 개구부(70)에 노출된 외부 단자부(62)에 땜납볼(71)을 매립하고, 외부 기기와 접합한다(도 6의 (f) 참조).
일본 특허 공개 제2015-185619호 공보 일본 특허 공개 제2009-164594호 공보
그러나, 특허문헌 1 및 특허문헌 2에 기재된 반도체 장치용 기판과 같이 구성된 종래의 반도체 장치용 기판에는, 다음과 같은 문제가 있다.
즉, 특허문헌 1에 기재된 반도체 장치용 기판은, 반도체 소자(53)의 전극과 단자부(52b)를 전기적으로 접속하기 위한 와이어 본딩을 행하기 위한 스페이스가, 반도체 소자(53)의 상면보다 더욱 높은 방향으로 필요해지기 때문에, 그 만큼 소형화/박형화에 지장이 된다.
또한, 특허문헌 1에 기재된 반도체 장치용 기판은, 반도체 장치의 박형화를 위해, 반도체 소자를 플립칩 실장시키도록 하더라도, 단자부(52b)는, 내부 단자면(52b1)과 외부 단자면(52b2)이 표리 일체가 되는 형상으로 형성되어 있고, 내부 단자와 외부 단자를 표면과 이면의 동일 위치에서 기능시키는 구성으로 되어 있다. 이 때문에, 외부 단자의 접속 피치에 의해 내부 단자의 접속 피치가 정해지고, 내부 단자와 접속하는 반도체 소자의 소형화가 제한되어 버린다.
또한, 특허문헌 1에 기재된 반도체 장치용 기판은, 반도체 소자(53)를 탑재하여 수지로 밀봉한 후에, 기재(51)를 박리하여 도금 형성된 반도체 소자 탑재부(52a) 및 단자부(52b)의 면을 노출시킬 때, 도금 피막과 밀봉 수지부(55)의 밀착성과, 도금 피막과 기재(51)의 밀착성의 상호 밸런스에 다음과 같은 문제가 있었다. 즉, 특허문헌 1에 기재된 반도체 장치용 기판은, 도금 형성되는 반도체 소자 탑재부(52a) 및 단자부(52b)에는, 상단 둘레 가장자리에 대략 차양 형상의 돌출부(52a1, 52b1)가 형성되어 있지만, 돌출부(52a1, 52b1)는, 두께가 얇기 때문에 밀봉 수지부(55)와의 밀착성이 약하고, 게다가 변형되기 쉽다. 한편, 특허문헌 1에 기재된 반도체 장치용 기판에서의 기재(51)를 이루는 스테인리스강재의 표면에는, 반도체 소자 탑재부(52a) 또는 단자부(52b)에서의 외부 접속 단자면으로서 반도체 장치 실장시의 납땜을 적절하게 행할 수 있도록 하기 위해, 예컨대, Au 등의 박막이 도금 형성되어 있지만, Au 피막으로부터 스테인리스강재를 박리하는 것이 어렵다.
특허문헌 1에 기재된 반도체 장치용 기판에 있어서, 도금 피막을 밀봉 수지부(55)에 밀착시키기 위해서는, 도금 피막에 소정 이상의 두께가 필요하게 된다. 그러나, 반도체 소자 탑재부(52a) 및 단자부(52b)를 형성하는 도금 피막을 두껍게 하면, 도금 두께의 불균일성도 커진다. 도금 두께의 불균일성이 크면, 플립칩 실장시의 접합 부위의 높이의 불균일에 의해 접합 불량이 생길 우려가 있다.
또한, 특허문헌 1에 기재된 반도체 장치용 기판은, 한쪽에 밀봉 수지부(55)를 형성하도록 구성되어 있기 때문에, 밀봉 수지 경화후에 밀봉 수지부(55)에 휘어짐이 생길 우려가 있다. 상세하게는, 밀봉 수지부(55)가 기재(51)와 밀착된 상태에서는, 기재(51)에 의해, 경화된 밀봉 수지부(55)의 휘어짐을 교정하는 힘이 작용하고 있지만, 기재(51)를 박리 제거한 후에는 기재(51)의 교정력이 없어지는 결과, 밀봉 수지부(55)가 소정 방향으로 휘어지기 쉬워진다.
또한, 특허문헌 2에 기재된 반도체 장치용 기판도, 반도체 소자(65)의 전극과 내부 단자부(64)를 접속하기 위한 와이어 본딩을 행하기 위한 스페이스가, 반도체 소자(65)의 상면보다 더욱 높은 방향으로 필요해지기 때문에, 그만큼 소형화/박형화에 지장이 된다.
또, 특허문헌 2에 기재된 반도체 장치용 기판은, 외부 단자부(62)를 갖는 외부 단자측 도금층, 중간층(63), 내부 단자부(64)를 갖는 내부 단자측 도금층이 동일한 형상으로 적층되고, 내부 단자부(64)와 외부 단자부(62) 사이에 배선부를 갖는 구성으로 되어 있기 때문에, 내부 단자와 외부 단자는, 배선부의 설계에 따라서 피치를 조정할 수 있다.
그러나, 특허문헌 2에 기재된 반도체 장치용 기판은, 반도체 장치의 제조에 있어서, 밀봉 수지부(68)를 형성하고, 기재를 제거한 후에, 내부 단자부(64)와 배선부의 외부 단자측의 면이 노출되어, 산화에 의해 열화하기 쉽다. 배선부의 노출에 의한 열화를 방지하기 위해서는, 기재를 용해 제거한 후에, 노출된 내부 단자부(64)와 배선부를 덮기 위해, 노출된 외부 단자측의 면 전체를 덮는 솔더 레지스트(69)를 도포, 노광, 현상하여, 외부 단자부(62)만이 노출되는 개구부(70)를 형성할 필요가 있다. 그러나, 솔더 레지스트의 현상시에, 외부 단자부(62)와 밀봉 수지부(68)의 계면으로부터 수분이나 약품이 침입하여, 반도체 장치를 열화시킬 우려가 있다.
또한, 특허문헌 2에 기재된 반도체 장치용 기판은, 외부 단자부(62)를 갖는 외부 단자측 도금층, 중간층(63), 내부 단자부(64)를 갖는 내부 단자측 도금층이 동일한 형상으로 적층되어 있기 때문에, 수지와의 밀착성이 약하다.
또한, 특허문헌 2에 기재된 반도체 장치용 기판과 같이, 금속판측으로부터 외부 단자측 도금층을 형성하고, 최상층에 내부 단자측 도금층을 형성하면, 실제 생산에서는 도금 두께의 불균일이 발생하고, 예컨대 도금의 두께가 약 30 ㎛인 경우 3∼7 ㎛ 정도의 고저차가 생기기 때문에, 반도체 소자(65)를 탑재하여 내부 단자부(64)와 전기적인 접속을 행할 때에, 반도체 소자(65)가 기울어진 상태로 탑재되거나, 전기적인 접속에서 도통 불량이 되거나 할 가능성이 있다.
또한, 특허문헌 2에 기재된 반도체 장치용 기판은, 반도체 소자(65)를 탑재하고, 수지로 밀봉한 후에, 기재(61)를 에칭 제거하는 것을 상정한 구성으로 되어 있지만, 반도체 소자 조립후에 기재(61)를 에칭 제거하면, 에칭액이 단자와 수지의 계면으로부터 침입하여 반도체 장치(65)를 열화시킬 우려가 있다.
또한, 특허문헌 2에 기재된 반도체 장치용 기판도, 한쪽에 밀봉 수지부(68)를 형성하도록 구성되어 있기 때문에, 밀봉 수지 경화후에 밀봉 수지부(68)에 휘어짐이 생길 우려가 있다. 상세하게는, 밀봉 수지부(68)가 기재(61)와 밀착된 상태에서는, 기재(61)에 의해, 경화된 밀봉 수지부(68)의 휘어짐을 교정하는 힘이 작용하고 있지만, 기재(61)를 용해 제거한 후에는 기재(61)의 교정력이 없어지는 결과, 밀봉 수지부(68)가 소정 방향으로 휘어지기 쉬워진다.
따라서, 본건 발명자들은, 시행착오를 거듭한 끝에, 본 발명을 도출하는 전(前)단계에서, 반도체 장치를 박형화, 소형화할 수 있고, 단자부를 구성하는 도금 피막과 수지의 밀착성을 향상시키고, 반도체 소자를 탑재하는 내부 단자측 도금층의 면 및 반도체 소자와 전기적 접속을 하는 내부 단자부의 높이를 균일하게 할 수 있고, 또한 반도체 장치의 제조 공정에서 금속판의 에칭 제거나 외부 단자부만이 노출되는 개구부를 형성하는 공정을 생략할 수 있고, 밀봉 수지 경화후의 수지의 휘어짐을 경감할 수 있고, 반도체 장치 제조시의 공정수를 삭감하여, 신뢰성이 높은 수지 밀봉형 반도체 장치를 제조할 수 있는 반도체 장치용 배선 부재 및 그 제조 방법의 발명을 착상했다.
그리고, 본건 발명자들이 더욱 검토ㆍ고찰을 거듭한 바, 착상한 전단계의 반도체 장치용 배선 부재 및 그 제조 방법에는, 반도체 장치를 양산화할 때에 개량해야 할 과제가 있는 것이 판명되었다.
본 발명은, 이러한 문제를 감안하여 이루어진 것으로, 반도체 장치를 박형화, 소형화할 수 있고, 단자부를 구성하는 도금 피막과 수지의 밀착성을 향상시키고, 반도체 소자를 탑재하는 내부 단자측 도금층의 면 및 반도체 소자와 전기적 접속을 하는 내부 단자부의 높이를 균일하게 할 수 있고, 또한 반도체 장치의 제조 공정에서 금속판의 에칭 제거나 외부 단자부만이 노출되는 개구부를 형성하는 공정을 생략할 수 있고, 밀봉 수지 경화후의 수지의 휘어짐을 경감할 수 있고, 반도체 장치 제조시의 공정수를 삭감하여, 신뢰성이 높은 수지 밀봉형 반도체 장치를 고수율로 양산할 수 있는 다열형 반도체 장치용 배선 부재 및 그 제조 방법을 제공하는 것을 목적으로 하고 있다.
상기 목적을 달성하기 위해, 본 발명에 의한 다열형 반도체 장치용 배선 부재는, 수지층의 한쪽 측면에서의 미리 정해진 부위에 내부 단자가 되는 제1 도금층이 하면을 상기 수지층의 한쪽 측면에 노출시킨 상태로 형성되고, 상기 제1 도금층과 접속하는 배선부가 되는 도금층이 형성되고, 또한 상기 배선부가 되는 도금층 위에 상기 배선부가 되는 도금층의 영역 내에서 부분적으로 외부 단자가 되는 제2 도금층이 상면을 상기 수지층의 다른쪽 측면으로부터 노출시킨 상태로 형성되고, 상기 내부 단자와 상기 배선부와 상기 외부 단자를 구성하는 도금층의 적층체의 측면 형상이 대략 L자형 또는 대략 T자형으로 형성되어 있는 반도체 장치용 배선 부재가 매트릭스형으로 배열된 다열형 반도체 장치용 배선 부재로서, 상기 수지층의 한쪽 측면에서의, 개개의 상기 반도체 장치용 배선 부재가 매트릭스형으로 배열된 반도체 장치용 배선 부재의 집합체의 외주 영역에 금속 프레임부가 형성되어 있는 것을 특징으로 한다.
또한, 본 발명의 다열형 반도체 장치용 배선 부재에서는, 상기 배선부가 되는 도금층은, 상기 제1 도금층 위에 상기 제1 도금층과 동일 형상으로 형성되어 있는 것이 바람직하다.
또한, 본 발명의 다열형 반도체 장치용 배선 부재에서는, 상기 제1 도금층 위에 형성되어 있는 상기 배선부가 되는 도금층의 상면은 조화면(粗化面)인 것이 바람직하다. 이와 같이 하면, 제1 도금층과 배선부가 되는 도금층의 두께가 예컨대 5 ㎛ 이하인 얇은 도금층이라 하더라도 수지층으로부터의 박리를 방지할 수 있다.
또한, 본 발명의 다열형 반도체 장치용 배선 부재에서는, 상기 제1 도금층이 노출된 상기 수지층의 한쪽 측면은 조면(粗面)인 것이 바람직하다.
또한, 본 발명에 의한 다열형 반도체 장치용 배선 부재의 제조 방법은, 반도체 장치용 배선 부재가 매트릭스형으로 배열된 다열형 반도체 장치용 배선 부재의 제조 방법으로서, 금속판의 다른쪽 측면에 패턴 A의 개구부를 갖는 제1 레지스트 마스크를 형성하고, 상기 금속판의 한쪽 측면에서의 반도체 장치용 배선 부재의 집합체의 외주 영역에 개구부를 갖는 제1 레지스트 마스크를 형성하는 공정과, 상기 패턴 A의 개구부에 내부 단자가 되는 제1 도금층과 상기 제1 도금층과 접속하는 배선부가 되는 도금층을 형성하고, 상기 개구부에 금속 프레임부 형성용 레지스트가 되는 도금층을 형성하는 공정과, 상기 금속판의 양면에 형성된 상기 제1 레지스트 마스크를 박리하는 공정과, 상기 금속판의 다른쪽 측면에 상기 배선부가 되는 도금층의 영역 내에서 일부가 노출되는 패턴 B의 개구부를 갖는 제2 레지스트 마스크를 형성하고, 상기 금속판의 한쪽 측면 전체를 덮는 제2 레지스트 마스크를 형성하는 공정과, 상기 패턴 B의 개구부에 외부 단자가 되는 제2 도금층을 형성하는 공정과, 상기 금속판의 양면에 형성된 상기 제2 레지스트 마스크를 박리하는 공정과, 상기 금속판 및 상기 배선부가 되는 도금층에서의 상기 제2 도금층이 형성되어 있지 않은 부위 위에 상기 제2 도금층의 상면을 노출시키도록 수지층을 형성하는 공정과, 상기 금속판에서의, 상기 반도체 장치용 배선 부재의 집합체의 외주 영역에 형성한 상기 금속 프레임부 형성용 레지스트가 되는 도금층으로 덮여 있지 않은 부위의 금속을 에칭에 의해 제거하는 공정을 포함하는 것을 특징으로 한다.
또한, 본 발명의 다열형 반도체 장치용 배선 부재의 제조 방법에서는, 상기 배선부가 되는 도금층은, 상기 제1 도금층 위에 상기 제1 도금층과 동일 형상으로 형성되는 것이 바람직하다.
또한, 본 발명의 다열형 반도체 장치용 배선 부재의 제조 방법에서는, 상기 배선부가 되는 도금층의 형성후에 그리고 상기 제2 레지스트 마스크의 형성전에, 상기 배선부가 되는 도금층의 상면에 조화 처리를 실시하거나, 또는 상기 배선부가 되는 도금층이 조화 도금층으로서 형성되는 것이 바람직하다.
또한, 본 발명의 다열형 반도체 장치용 배선 부재의 제조 방법에서는, 상기 금속판의 양면에 형성된 상기 제1 레지스트 마스크를 박리한 후, 상기 금속판에 형성된 상기 배선부가 되는 도금층을 마스크로 하여 상기 금속판 표면을 조화 처리하는 공정을 포함하는 것이 바람직하다.
본 발명에 의하면, 반도체 장치를 박형화, 소형화할 수 있고, 단자부를 구성하는 도금 피막과 수지의 밀착성을 향상시키고, 반도체 소자를 탑재하는 내부 단자측 도금층의 면 및 반도체 소자와 전기적 접속을 하는 내부 단자부의 높이를 균일하게 할 수 있고, 또한 반도체 장치의 제조 공정에서 금속판의 에칭 제거나 외부 단자부만이 노출되는 개구부를 형성하는 공정을 생략할 수 있고, 밀봉 수지 경화후의 수지의 휘어짐을 경감할 수 있고, 반도체 장치 제조시의 공정수를 삭감하여, 신뢰성이 높은 수지 밀봉형 반도체 장치를 고수율로 양산할 수 있는 다열형 반도체 장치용 배선 부재 및 그 제조 방법을 얻을 수 있다.
도 1은 본 발명의 제1 실시형태에 관한 다열형 반도체 장치용 배선 부재의 구성을 도시하는 도면으로, (a)는 외부 단자측으로부터 본 평면도, (b)는 (a)의 부분 확대도, (c)는 (b)의 A-A 단면도, (d)는 (a)의 다열형 반도체 장치용 배선 부재에 구비된 개개의 반도체 장치용 배선 부재에서의 내부 단자, 배선부 및 외부 단자를 구성하는 도금층의 적층체의 구성의 일례를 도시하는 평면도, (e)는 (d)의 단면도이다.
도 2는 도 1에 도시하는 다열형 반도체 장치용 배선 부재의 제조 공정을 도시하는 설명도이다.
도 3은 도 2에 도시하는 제조 공정을 거쳐 제조된 제1 실시형태의 다열형 반도체 장치용 배선 부재를 이용한 수지 밀봉형 반도체 장치의 제조 공정의 일례를 도시하는 설명도이다.
도 4는 도 3에 도시하는 제조 공정에서의 개개의 반도체 장치용 배선 부재에 대한 반도체 소자의 플립칩 실장 양태를 도시하는 도면으로, (a)는 반도체 소자 탑재측으로부터 본 평면도, (b)는 (a)의 단면도이다.
도 5는 종래의 반도체 장치용 기판을 이용한 반도체 장치의 제조 공정의 일례를 도시하는 설명도이다.
도 6은 종래의 반도체 장치용 기판을 이용한 반도체 장치의 제조 공정의 다른 예를 도시하는 설명도이다.
도 7은 본 발명을 도출하는 전단계에서 착상한 발명에 관한 반도체 장치용 배선 부재의 구성을 도시하는 도면으로, (a)는 평면도, (b)는 단면도이다.
실시형태의 설명에 앞서, 본 발명을 도출하기에 이른 경위 및 본 발명의 작용 효과에 관해 설명한다.
전술한 바와 같이, 본건 발명자들은, 시행착오를 거듭한 끝에, 본 발명을 도출하는 전단계에서, 반도체 소자를 탑재하는 내부 단자면 및 반도체 소자와 전기적 접속을 하는 내부 단자부의 높이를 균일하게 할 수 있는 반도체 소자용 배선 부재이고, 또한 반도체 장치의 제조 공정에서 금속판의 에칭 제거나 외부 단자부만이 노출되는 개구부를 형성하는 공정을 생략할 수 있는 반도체 소자용 배선 부재로 함으로써, 반도체 장치 제조시의 공정수를 삭감하여, 신뢰성이 높은 수지 밀봉형 반도체 장치를 제조할 수 있는 반도체 장치용 배선 부재 및 그 제조 방법의 발명을 착상했다.
본 발명을 도출하는 전단계에서 착상한 발명
본 발명을 도출하기 이전에 착상한 발명에 관한 반도체 장치용 배선 부재는, 도 7의 (b)에 도시한 바와 같이, 수지층(15)의 한쪽 측면(15a)에서의 미리 정해진 부위에 내부 단자가 되는 제1 도금층(11)이 하면을 수지층(15)의 한쪽 측면(15a)과 단차없이 노출시킨 상태로 형성되고, 제1 도금층(11) 위에 제1 도금층과 동일 형상으로 배선부가 되는 도금층(12)이 형성되고, 또한 배선부가 되는 도금층(12) 위에 배선부가 되는 도금층(12)의 영역 내에서 부분적으로 외부 단자가 되는 제2 도금층(13)이 상면을 수지층(15)의 다른쪽 측면(15b)으로부터 노출시킨 상태로 형성되고, 내부 단자와 배선부와 외부 단자를 구성하는 도금층의 적층체의 측면 형상이 대략 L자형(또는 대략 T자형)이 되도록 형성되어 있다.
도 7에 도시하는 발명의 반도체 장치용 배선 부재와 같이, 내부 단자와 외부 단자를 배선부에서 접속한 도금층의 적층체를 형성하면, 내부 단자와 외부 단자 각각의 실장 피치를 설계에 따라서 조정할 수 있다.
또한, 내부 단자와 외부 단자를 배선부에서 접속한 도금층의 적층체의 측면 형상이 대략 L자형 또는 대략 T자형이 되도록 구성하면, 수지와의 밀착성이 향상되고, 단자를 형성하는 도금 피막의 수지로부터의 빠짐을 방지할 수 있다.
또한, 배선부가 되는 도금층(12) 위에, 배선부가 되는 도금층(12)의 영역 내에서 부분적으로 외부 단자가 되는 제2 도금층(13)을 형성하는 구성으로 하면, 외부 단자가 되는 제2 도금층(13)을 작게 형성할 수 있고, 외부 단자로서 반도체 장치의 이면에 노출되는 제2 도금층(13)의 탈락이나 빠짐을 방지할 수 있다.
또한, 종래의 반도체 장치용 기판에 있어서 반도체 장치의 제조 과정에서 마련하는 수지층의 개구부에 상당하는 부위에, 내부 단자 및 배선부와는 두께가 상이한 외부 단자를 미리 설치하고, 내부 단자 및 배선부를 수지로 밀봉하고, 수지층의 다른쪽 측면으로부터 외부 단자만을 노출시켜 놓으면, 종래의 반도체 장치용 기판과는 달리 반도체 장치의 제조 과정에서 외부 부재와의 접속면에 개구부를 갖는 절연층을 형성할 필요가 없어지고, 그 만큼, 반도체 장치의 제조시의 공정수가 감소하고 생산성이 향상된다.
이 점에 관해 상세히 설명한다.
본건 발명자들은, 시행착오의 끝에, 반도체 장치를 제조할 때에 이용하는 반도체 장치용 기판에서의 내부 단자와 외부 단자의 전기적인 접속면을, 종래의 반도체 장치용 기판과는 반대로 하는 것을 착상했다.
즉, 종래의 반도체 장치용 기판에서는, 반도체 장치를 제조할 때에는, 외부 단자면은 금속판측의 면, 내부 단자면은 금속판과는 반대측의 면을 노출시킨 상태로 이용하도록 구성되어 있다.
이것에 대하여, 도 7에 도시하는 발명의 반도체 장치용 배선 부재에서는, 반도체 장치를 제조할 때에는, 외부 단자면은 반도체 장치용 기판의 제조시에 이용하는 금속판과는 반대측의 면, 내부 단자면은 반도체 장치용 기판의 제조시에 이용하는 금속판측의 면을 노출시킨 상태로 이용하는 착상을 기초로, 내부 단자 및 배선부를 구성하는 도금층보다 외부 단자를 구성하는 도금층을 반도체 장치용 기판의 제조시에 이용하는 금속판으로부터 높아지도록 구성한다.
예컨대, 도 7에 도시하는 발명의 반도체 장치용 배선 부재의 제조시에 이용하는 금속판을 에칭에 의한 용해 등에 의해 제거하면, 금속판 제거후에는, 금속판을 제거한 측의 내부 단자가 되는 제1 도금층(11)의 면이 금속판의 표면을 따라서 단차가 없는(고저차 1 ㎛ 이하의) 상태로 노출되게 된다. 이 금속판은, 리드 프레임 등에 사용되는 일반적인 압연재이다.
여기서, 종래의 반도체 장치용 기판을 이용한 반도체 장치와 마찬가지로, 제1 도금층(11) 상에 반도체 소자를 탑재하지만, 제1 도금층(11)의 면이 단차가 없는 상태로 노출되어 있기 때문에, 접속면은 전체가 플랫하므로 접속이 안정된다.
이 경우, 외부 단자는 금속판측과는 반대측의 면을 노출시킬 필요가 있다. 따라서, 본건 발명자들은, 금속판 상에서의 내부 단자, 외부 단자 및 배선부가 되는 부위에 도금을 실시한 후, 종래의 반도체 장치용 기판과는 달리, 외부 단자가 되는 부위에만 더욱 도금을 추가로 실시함으로써, 내부 단자, 배선부와는 고저차가 있는 외부 단자를 형성시키고, 또한 제2 도금층이 형성되어 있지 않은 부위 위에 제2 도금층의 상면을 노출시킨 상태로 수지층이 형성되어, 금속판이 에칭 제거된 도 7에 도시하는 발명의 반도체 장치용 배선 부재를 완성했다.
도 7에 도시하는 발명의 반도체 장치용 배선 부재와 같이, 외부 단자와, 내부 단자 및 배선부에 고저차를 설정하고, 수지로 내부 단자 및 배선부만을 밀봉하고, 외부 단자만을 노출시킨 면을 수지층의 다른쪽 측면에 설치하도록 하면, 종래의 반도체 장치용 기판과는 달리, 반도체 장치의 제조 공정에서 금속판의 에칭 제거나 외부 부재와의 접속면에 개구부를 형성하는 가공이 불필요하고, 그 만큼, 공정수가 감소하고, 생산성이 향상된다.
또한, 도 7에 도시하는 발명의 반도체 장치용 배선 부재와 같이 구성하면, 적층 도금 피막과 수지만으로 이루어진 구조가 되어, 플립칩 실장후에 수지 밀봉할 때에는, 반도체 장치용 배선 부재의 수지층 및 노출된 도금 피막만을 밀봉 수지로 밀봉하게 되고, 팽창계수가 크게 상이한 기재(금속판)의 표면을 수지 밀봉하지 않기 때문에, 밀봉 수지의 경화후의 휘어짐이 경감된다. 상세하게는, 기재를 이루는 금속판에 대한 수지 밀봉에 비교해서, 수지층에 대한 수지 밀봉은, 수지층과 밀봉 수지가 물리적인 특성이 동일 계통인 재료들이기 때문에, 밀봉 수지 경화후의 열수축이나 열팽창이 작아진다. 더구나, 특허문헌 1, 2에 기재된 반도체 장치용 기판과 같이, 밀봉 수지부 형성후에 기재를 제거하는 것과 같은 일이 없다. 그 결과, 밀봉 수지의 경화후의 휘어짐이 작아진다.
또한, 도 7에 도시하는 발명의 반도체 장치용 배선 부재에 의하면, 반도체 장치의 제조 공정에서 기재를 이루는 금속판의 에칭 제거나 외부 기기와의 접속면에 개구부를 형성하기 위한 가공(솔더 레지스트의 도포, 노광, 현상)이 불필요하기 때문에, 수분이나 약액이 침입하여 반도체 장치를 열화시킬 우려가 없다.
본 발명을 도출하기 이전에 착상한 발명에서의 과제
본건 발명자들이, 더욱 검토ㆍ고찰을 거듭한 바, 도 7에 도시하는 발명의 반도체 장치용 배선 부재에는, 양산화의 요청에 부응하기 위해, 다음과 같은 과제가 있는 것이 판명되었다.
즉, 이 종류의 반도체 장치의 제조에 사용되는 반도체 장치용 배선 부재는, 다수의 반도체 장치를 한번에 얻기 위해, 내부 단자부와 외부 단자부와 배선부로 이루어진 개개의 반도체 장치용 배선 부재가 매트릭스형으로 배열된 다열형 반도체 장치용 배선 부재로서 형성된다.
그런데, 도 7에 도시하는 반도체 장치용 배선 부재는, 내부 단자, 배선부 및 외부 단자가 도금층(11, 12, 13)으로 형성되고, 내부 단자, 배선부 및 외부 단자가 수지층(15)에 의해 고정되고, 전체가 박판형으로 형성된 구성으로 되어 있다. 이러한 박판형의 반도체 장치용 배선 부재를, 매트릭스형으로 더욱 다열화한 양태로 형성한 경우, 수지층의 두께에 대하여, 반도체 장치용 배선 부재의 집합체의 면적이 방대해지기 때문에, 반도체 장치용 배선 부재의 집합체의 면 전체에 변형이 생기기 쉬워져, 반도체 장치의 제조에 악영향을 미칠 것이 우려된다. 예컨대, 수지층에 적층 도금 피막이 메워진 상태로 플립칩 실장 공정을 행하기 위해, 다열형 반도체 장치용 기판의 집합체를 이루는 시트를 반송하는 경우, 반도체 소자 탑재용 시트로서는 강도가 약하기 때문에, 반송에 의해 변형될 우려가 있다.
본 발명의 작용 효과
따라서, 본건 발명자들은, 도 7에 도시하는 발명에서의 상기 과제를 감안하여, 한층 더 검토ㆍ고찰, 시행착오를 거듭한 결과, 도 7에 도시하는 발명에 의한 전술한 효과를 유지하고, 또한, 상기 과제를 해결하는 본 발명을 착상했다.
본 발명의 다열형 반도체 장치용 배선 부재는, 도 7에 도시하는 발명의 반도체 장치용 배선 부재가 매트릭스형으로 배열된 다열형 반도체 장치용 배선 부재로서, 수지층의 한쪽 측면에서의, 개개의 반도체 장치용 배선 부재가 매트릭스형으로 배열된 반도체 장치용 배선 부재의 집합체의 외주 영역에 금속 프레임부가 형성되어 있다.
본 발명의 다열형 반도체 장치용 배선 부재와 같이, 수지층의 한쪽 측면에서의, 반도체 장치용 배선 부재의 집합체의 외주 영역에 금속 프레임부를 형성하면, 다열형 반도체 장치용 배선 부재가 금속 프레임부로 보강되어, 반송하더라도 변형되기 어려운 강도를 확보할 수 있다.
또, 금속 프레임부를 형성하는 대상이 되는 반도체 장치용 배선 부재의 집합체는, 다열형 반도체 장치용 배선 부재의 전체 영역(1 시트)으로 해도 좋고, 다열형 반도체 장치용 배선 부재의 전체 영역을 복수 블록으로 나누었을 때의 각각의 블록으로 해도 좋다.
또, 본 발명의 다열형 반도체 장치용 배선 부재에서는, 바람직하게는, 제1 도금층 위에 형성되어 있는 배선부가 되는 도금층의 상면은 조화면이다.
이와 같이 하면, 배선부가 되는 도금층에서의 제2 도금층에 덮여 있지 않은 부위의 수지층과의 밀착성이 향상된다. 그리고, 제1 도금층과 배선부가 되는 도금층의 두께가 예컨대 5 ㎛ 이하인 얇은 도금층이라 하더라도, 수지층으로부터의 박리를 방지할 수 있다.
또한, 본 발명의 다열형 반도체 장치용 배선 부재에서는, 바람직하게는, 제1 도금층이 노출된 수지층의 한쪽 측면은 조면이다.
이와 같이 하면, 반도체 소자를 탑재시에 이용하는 접착제층이나, 반도체 소자 탑재후에 밀봉하는 밀봉 수지와의 밀착성이 향상된다.
그 밖의 구성 및 작용 효과는, 도 7에 도시하는 발명의 반도체 장치용 배선 부재와 대략 동일하다.
또, 본 발명의 다열형 반도체 장치용 배선 부재는, 금속판의 다른쪽 측면에 패턴 A의 개구부를 갖는 제1 레지스트 마스크를 형성하고, 금속판의 한쪽 측면에서의 반도체 장치용 배선 부재의 집합체의 외주 영역에 개구부를 갖는 제1 레지스트 마스크를 형성하는 공정과, 패턴 A의 개구부에 내부 단자가 되는 제1 도금층과 제1 도금층과 접속하는 배선부가 되는 도금층을 형성하고, 개구부에 금속 프레임부 형성용 레지스트가 되는 도금층을 형성하는 공정과, 금속판의 양면에 형성된 제1 레지스트 마스크를 박리하는 공정과, 금속판의 다른쪽 측면에 배선부가 되는 도금층의 영역 내에서 일부가 노출되는 패턴 B의 개구부를 갖는 제2 레지스트 마스크를 형성하고, 금속판의 한쪽 측면 전체를 덮는 제2 레지스트 마스크를 형성하는 공정과, 패턴 B의 개구부에 외부 단자가 되는 제2 도금층을 형성하는 공정과, 금속판의 양면에 형성된 제2 레지스트 마스크를 박리하는 공정과, 금속판 및 배선부가 되는 도금층에서의 제2 도금층이 형성되어 있지 않은 부위 위에 제2 도금층의 상면을 노출시키도록 수지층을 형성하는 공정과, 금속판에서의, 반도체 장치용 배선 부재의 집합체의 외주 영역에 형성한 금속 프레임부 형성용 레지스트가 되는 도금층으로 덮여 있지 않은 부위의 금속을 에칭에 의해 제거하는 공정을 포함함으로써 제조될 수 있다.
또, 바람직하게는, 배선부가 되는 도금층은, 제1 도금층 위에 제1 도금층과 동일 형상으로 형성한다.
이와 같이 하면, 내부 단자가 되는 면을 넓게 취할 수 있기 때문에, 전극의 피치가 상이한 보다 많은 반도체 소자의 탑재에 적응할 수 있다.
또한, 바람직하게는, 배선부가 되는 도금층의 형성후에 그리고 제2 레지스트 마스크의 형성전에, 배선부가 되는 도금층의 상면에 조화 처리를 실시하거나, 또는 배선부가 되는 도금층이 조화 도금층으로서 형성되도록 한다.
이와 같이 하면, 배선부가 되는 도금층에서의, 제2 도금층에 덮여 있지 않은 부위의 수지층과의 밀착성이 향상된다. 그리고, 제1 도금층과 배선부가 되는 도금층의 두께가 예컨대 5 ㎛ 이하인 얇은 도금층이라 하더라도, 수지층으로부터의 박리를 방지할 수 있다.
또한, 바람직하게는, 금속판의 양면에 형성된 제1 레지스트 마스크를 박리한 후, 금속판에 형성된 배선부가 되는 도금층을 마스크로 하여 금속판 표면을 조화 처리하는 공정을 포함한다.
이와 같이 하면, 금속판 표면의 수지층과의 밀착성이 향상되고, 금속 프레임부의 반도체 장치용 배선 부재의 집합체의 외주 영역과의 밀착성이 향상된다. 또한, 금속 프레임부 이외의 금속판을 제거했을 때에, 수지층의 한쪽 측면이 조면이 되어 노출되기 때문에, 반도체 소자를 탑재시에 이용하는 접착제층이나, 반도체 소자 탑재후에 밀봉하는 밀봉 수지와의 밀착성이 향상된다.
따라서, 본 발명에 의하면, 반도체 장치를 박형화, 소형화할 수 있고, 단자부를 구성하는 도금 피막과 수지의 밀착성을 향상시키고, 반도체 소자를 탑재하는 내부 단자면 및 반도체 소자와 전기적 접속을 하는 내부 단자부의 높이를 균일하게 할 수 있고, 또한 반도체 장치의 제조 공정에서 금속판의 에칭 제거나 외부 단자부만이 노출되는 개구부를 형성하는 공정을 생략할 수 있고, 밀봉 수지 경화후의 수지의 휘어짐을 경감할 수 있고, 반도체 장치 제조시의 공정수를 삭감하여, 신뢰성이 높은 수지 밀봉형 반도체 장치를 고수율로 양산할 수 있는 다열형 반도체 장치용 배선 부재 및 그 제조 방법을 얻을 수 있다.
이하, 본 발명의 실시형태에 관해, 도면을 이용하여 설명한다.
제1 실시형태
도 1은 본 발명의 제1 실시형태에 관한 다열형 반도체 장치용 배선 부재의 구성을 도시하는 도면으로, (a)는 외부 단자측으로부터 본 평면도, (b)는 (a)의 부분 확대도, (c)는 (b)의 A-A 단면도, (d)는 (a)의 다열형 반도체 장치용 배선 부재에 구비된 개개의 반도체 장치용 배선 부재에서의 내부 단자, 배선부 및 외부 단자를 구성하는 도금층의 적층체의 구성의 일례를 도시하는 평면도, (e)는 (d)의 단면도이다. 도 2는 도 1에 도시하는 다열형 반도체 장치용 배선 부재의 제조 공정을 도시하는 설명도이다. 도 3은 도 2에 도시하는 제조 공정을 거쳐 제조된 제1 실시형태의 다열형 반도체 장치용 배선 부재를 이용한 수지 밀봉형 반도체 장치의 제조 공정의 일례를 도시하는 설명도이다. 도 4는 도 3에 도시하는 제조 공정에서의 개개의 반도체 장치용 배선 부재에 대한 반도체 소자의 플립칩 실장 양태를 도시하는 도면으로, (a)는 반도체 소자 탑재측으로부터 본 평면도, (b)는 (a)의 단면도이다.
제1 실시형태의 다열형 반도체 장치용 배선 부재는, 도 1의 (a)에 도시한 바와 같이, 매트릭스형으로 배열된 반도체 장치용 배선 부재(10)의 집합체와, 금속 프레임부(16)를 갖고 있다.
개개의 반도체 장치용 배선 부재(10)는, 도 1의 (c)에 도시한 바와 같이, 수지층(15)과, 내부 단자가 되는 제1 도금층(11)과, 배선 부재가 되는 도금층(12)과, 외부 단자가 되는 도금층(13)을 갖고서 구성되어 있다.
내부 단자가 되는 제1 도금층(11)은, 수지층(15)의 한쪽 측면(15a)에서의 미리 정해진 부위에, 하면을 수지층(15)의 한쪽 측면(15a)과 단차없이 노출시킨 상태로 형성되어 있다.
배선부가 되는 도금층(12)은, 제1 도금층(11) 위에 제1 도금층(11)과 동일 형상으로 형성되어 있다.
또한, 배선부가 되는 도금층(12)의 상면은 조화면으로 되어 있다. 또한, 제1 도금층(11)이 노출된 수지층(15)의 한쪽 측면은 조면으로 되어 있다.
외부 단자가 되는 제2 도금층(13)은, 배선부가 되는 도금층(12) 위에, 배선부가 되는 도금층(12)의 영역 내에서 부분적으로(예컨대, 배선부가 되는 도금층(12)의 외주 가장자리로부터 0.03 mm 이상 내측), 상면을 수지층(15)의 다른쪽 측면(15b)으로부터 노출시킨 상태로 형성되어 있다.
또, 제1 도금층(11)은, 예컨대, 순서대로 적층된 Au 도금층과, Pd 도금층과, Ni 도금층으로 구성되어 있다.
배선부가 되는 도금층(12)은, 예컨대 Ni 도금층 또는 Cu 도금층으로 구성되어 있다.
제2 도금층(13)은, 예컨대, 순서대로 적층된 Ni 도금층과, Pd 도금층과, Au 도금층으로 구성되어 있다.
제2 도금층(13)의 표면(즉, Au 도금층의 표면)의 수지층(15)의 한쪽 측면(15a)으로부터의 높이 H2는, 배선부가 되는 도금층(12)의 표면의 수지층(15)의 한쪽 측면(15a)으로부터의 높이 H1에 비교해서 높게 되어 있다.
그리고, 내부 단자가 되는 도금층(11)과 배선부가 되는 도금층(12)과 외부 단자가 되는 도금층(13)의 적층체는, 측면 형상이 대략 L자형(또는 도 1의 (e)에 도시한 바와 같이 대략 T자형)으로 형성되어 있다.
금속 프레임부(16)는, 반도체 장치용 배선 부재(10)의 집합체의 외주 영역의 수지층(15)의 한쪽 측면(15a)측에 밀착된 상태로 형성되어 있다.
이와 같이 구성되는 제1 실시형태의 다열형 반도체 장치용 배선 부재는, 예컨대, 다음과 같이 하여 제조할 수 있다. 또, 제조의 각 공정에서 실시되는 약액 세정이나 물세정 등을 포함하는 전처리ㆍ후처리 등은, 편의상 설명을 생략한다. 또한, 도 2에서는, 편의상, 하나의 반도체 장치용 배선 부재의 양측에 금속 프레임부가 형성되도록 도시하였다.
우선, 도 2의 (a)에 도시하는 기판이 되는 금속판(1)의 양면에 제1 레지스트 마스크용의 드라이 필름 레지스트(R)를 라미네이트한다(도 2의 (b) 참조).
다음으로, 표면측의 드라이 필름 레지스트(R)에 대해서는, 미리 정해진 위치에, 내부 단자, 배선부 및 외부 단자의 기초부를 형성하는 패턴(여기서는 패턴 A로 함)이 형성된 유리 마스크를 이용하여 표면측을 노광ㆍ현상하고, 이면측의 드라이 필름 레지스트(R)에 대해서는, 반도체 장치용 배선 부재의 집합체의 외주 영역에 금속 프레임부 형성용 레지스트를 형성하는 패턴이 형성된 유리 마스크를 이용하여 이면측을 노광ㆍ현상한다. 그리고, 도 2의 (c)에 도시한 바와 같이, 표면에는 패턴 A의 제1 레지스트 마스크를 형성하고, 이면에는 반도체 장치용 배선 부재의 집합체의 외주 영역에 개구부를 갖는 제1 레지스트 마스크를 형성한다. 또, 노광ㆍ현상은 종래 공지의 방법에 의해 행한다. 예컨대, 유리 마스크로 덮은 상태로 자외선을 조사하고, 유리 마스크를 통과한 자외선이 조사된 드라이 필름 레지스트의 부위의 현상액에 대한 용해성을 저하시켜, 그 이외의 부분을 제거함으로써 레지스트 마스크를 형성한다. 또, 여기서는, 레지스트로서 네거티브형의 드라이 필름 레지스트를 이용했지만, 레지스트 마스크의 형성에는 네거티브형의 액상 레지스트를 이용해도 좋다. 나아가, 포지티브형의 드라이 필름 레지스트 또는 액상 레지스트를 이용하여, 유리 마스크를 통과한 자외선이 조사된 레지스트 부분의 현상액에 대한 용해성을 증대시켜, 그 부분을 제거함으로써 레지스트 마스크를 형성하도록 해도 좋다.
다음으로, 제1 레지스트 마스크로부터 노출되어 있는 금속판의 부위에, 제1 도금층(11)으로서, 예컨대, Au 도금층, Pd 도금층의 순으로 각각 미리 정해진 두께(예컨대, Au 도금층 0.003 ㎛, Pd 도금층 0.03 ㎛)가 되도록, Au 도금, Pd 도금을 각각 실시한다.
다음으로, Pd 도금층 위에 배선부가 되는 도금층(12)으로서, 예컨대, Ni 도금층(또는 Cu 도금층)이 제1 도금층과 평면 형상이 동일한 형상으로 형성되도록, Ni 도금(또는 Cu 도금)을, 예컨대 4 ㎛ 정도 실시한다. 또한, 바람직하게는, 배선부가 되는 Ni 도금층(또는 Cu 도금층)에 대하여 조화 처리를 실시한다. 도 2의 (d)는 이 때의 상태를 도시하고 있다.
또, 제1 도금층(11) 및 배선부가 되는 도금층(12)으로 적층하는 도금층의 총두께는, 5 ㎛ 이하로 억제한다. 5 ㎛를 초과한 도금 두께로 형성하면, 후술하는 제2 도금층을 형성하기 위한 제2 레지스트 마스크를, 제1 도금층(11) 및 배선부가 되는 도금층(12)을 덮도록 형성할 때에, 금속판으로부터 지나치게 돌출하기 때문에, 제2 레지스트 마스크의 내부에 공기가 들어가기 쉬워지므로 바람직하지 않다.
또한, 이 때, 금속판의 이면측의 면에서의 반도체 장치용 배선 부재의 집합체의 외주 영역의 개구부에도, 금속 프레임부 형성용 레지스트가 되는 도금층으로서, 제1 도금층(11) 및 배선부가 되는 도금층(12)과 동일한 금속층이 순서대로 적층된 도금층(19)을 형성한다.
또한, 배선부가 되는 도금층(12)으로서, Ni 도금층을 형성하는 경우의 Ni 도금층에 대한 조화 처리는, Ni 도금층의 표면에 대하여 에칭을 실시함으로써 행한다. 또한, 배선부가 되는 도금층(12)으로서, Cu 도금층을 형성하는 경우의 Cu 도금층에 대한 조화 처리는, Cu 도금층의 표면에 대하여 양극 산화 처리 또는 에칭을 실시함으로써 행한다.
또한, 제1 도금층(11)에서의 반도체 소자 탑재면측(즉, 가장 금속판에 가까운 측)의 도금층을 구성하는 금속은, Ni, Pd, Au, Ag, Sn, Cu 등에서, 플립칩 접속에 필요한 종류를 적절하게 선택할 수 있다.
다음으로, 양면의 제1 레지스트 마스크를 박리한다(도 2의 (e) 참조). 그리고, 박리한 양면에 드라이 필름 레지스트(R2)를 라미네이트한다(도 2의 (f) 참조). 또, 바람직하게는, 금속판의 양면에 형성된 제1 레지스트 마스크를 박리한 후, 드라이 필름 레지스트(R2)를 라미네이트하기 전에, 금속판에 형성된 배선부가 되는 도금층(12)을 마스크로 하여 금속판 표면을 조화 처리한다.
다음으로, 앞서 형성한 배선부가 되는 도금층의 영역 내에서의 일부의 외부 단자가 되는 부위에 중첩하여 도금층을 형성하기 위한 패턴(여기서는 패턴 B로 함)이 형성된 유리 마스크를 이용하여, 표면측을 노광ㆍ현상하고, 이면측의 드라이 필름 레지스트(R2)에 대해서는, 전면(全面)을 조사하는 유리 마스크를 이용하여 이면측을 노광ㆍ현상한다. 그리고, 도 2의 (g)에 도시한 바와 같이, 제2 레지스트 마스크로서, 표면에는 패턴 B의 레지스트 마스크를 형성하고, 이면에는 전면을 덮는 레지스트 마스크를 형성한다.
다음으로, 제2 레지스트 마스크로부터 노출되어 있는, 배선부가 되는 도금층(12)을 구성하는 Ni 도금층(또는 Cu 도금층)의 표면에, 제2 도금층(13)으로서, 예컨대, Ni 도금층, Pd 도금층, Au 도금층의 순으로 각각 미리 정해진 두께가 되고, 또한, 최상층의 도금층(Au 도금층)의 면이 제2 레지스트 마스크의 면의 높이 이하가 되도록, Ni 도금, Pd 도금, Au 도금을 각각 실시한다. 도 2의 (h)는, 이 때의 상태를 도시하고 있다. 바람직하게는, 최상층의 도금층의 면이 제2 레지스트 마스크의 면보다 3∼13 ㎛ 정도 낮은 오목부가 형성되도록 각각의 도금을 실시한다. 이와 같이 하면, 반도체 장치를 탑재한 후에 외부 기기와 땜납 접합할 때에 땜납이 오목부에 체류하기 쉬워져, 땜납 블리드를 방지할 수 있다. Ni 도금층은, 예컨대 20∼50 ㎛의 두께로 형성한다. 또, Ni 도금층을 형성하지 않고, Pd 도금층, Au 도금층의 순으로 각각 미리 정해진 두께가 되도록 Pd 도금, Au 도금을 각각 실시해도 좋다. 또한, 제2 도금층(13)에서의 외부 단자 접합면이 되는 도금층을 구성하는 금속은, Ni, Pd, Au, Sn 등에서, 외부 기재와 땜납 접합 가능한 종류를 적절하게 선택할 수 있다.
다음으로, 양면의 제2 레지스트 마스크를 박리한다(도 2의 (i) 참조).
다음으로, 금속판 상에서 내부 단자, 배선부, 외부 단자에 대응하는 각 도금층이 돌출한 측에, 외부 단자가 되는 제2 도금층(13)의 표면이 노출되도록 하여, 그 밖의 부위를 수지로 밀봉한다(도 2의 (j) 참조). 수지 밀봉시에는, 단자 패턴의 도금에 의한 단자의 높이의 불균일에 의해 외부 단자면을 수지가 감싸는 경우가 있다. 그 경우에는, 밀봉한 수지의 표면을 연마하여 외부 단자면을 노출시킨다.
다음으로, 반도체 장치용 기판의 금속판에 대하여, 금속판의 이면측의 면에서의 반도체 장치용 배선 부재의 집합체의 외주 영역의 개구부에 형성한 도금층(19)을 에칭 레지스터로서 이용하여 에칭을 실시하고, 금속판을 용해 등에 의해 제거하고, 도 2의 (k)에 도시한 바와 같이, 내부 단자가 되는 제1 도금층(11)의 표면을 수지층(15)의 한쪽 측면(15a)으로부터 단차없이 노출시키고, 반도체 장치용 배선 부재의 집합체의 외주에 금속 프레임부(16)를 형성한다. 이에 따라, 본 실시형태의 다열형 반도체 장치용 배선 부재가 완성된다.
이와 같이 하여 제조된 제1 실시형태의 반도체 장치용 배선 부재를 이용한 반도체 장치의 제조는 다음과 같이 하여 이루어진다. 도 3은 도 2에 도시하는 제조 공정을 거쳐 제조된 제1 실시형태의 다열형 반도체 장치용 배선 부재를 이용한 수지 밀봉형 반도체 장치의 제조 공정의 일례를 도시하는 설명도이다. 도 3에 도시하는 제조 공정에서의 개개의 반도체 장치용 배선 부재에 대한 반도체 소자의 플립칩 실장 양태를 도시하는 도면으로, (a)는 반도체 소자 탑재측으로부터 본 평면도, (b)는 (a)의 단면도이다.
우선, 도 3의 (a)에 도시하는 반도체 장치용 배선 부재의 내부 단자면측에 반도체 소자(20)를 탑재하고, 땜납볼(14)을 개재시켜, 반도체 소자(20)의 전극을, 수지층(15)으로부터 단차없이 노출된 내부 단자와 접속시킨다(도 3의 (b), 도 4의 (a), 도 4의 (b) 참조). 또, 제1 실시형태의 반도체 장치용 배선 부재에서는, 노출된 내부 단자의 표면이 수지층(15)과 단차가 없는 면으로 되어 있기 때문에, 반도체 소자(20)를 안정된 상태로 탑재할 수 있다.
다음으로, 땜납볼(14)을 개재시켜 접속한 반도체 소자(20)의 내부 단자측의 간극을, 소정의 밀봉재(17)로 밀봉한다(도 3의 (c) 참조).
다음으로, 반도체 소자(20)를 탑재한 면을 밀봉 수지(18)로 밀봉한다(도 3의 (d) 참조).
다음으로, 개개의 반도체 장치 영역을 절단한다(도 3의 (e)).
이에 따라, 반도체 장치가 완성된다. 또, 도 3의 (a)∼도 3의 (e)는, 반도체 장치용 배선 부재의 상하 방향을 바꾸지 않고 도시하고 있다.
완성된 반도체 장치를 외부 부재에 탑재한다. 이 경우, 외부 단자만이 수지로부터 노출되어 있음으로써, 외부 부재에 설치된 접속용 단자와 용이하게 접속할 수 있다.
제1 실시형태의 다열형 반도체 장치용 배선 부재에 의하면, 수지층(15)의 한쪽 측면(15a)에서의, 반도체 장치용 배선 부재의 집합체의 외주 영역에 금속 프레임부(16)를 형성했기 때문에, 다열형 반도체 장치용 배선 부재가 금속 프레임부(16)로 보강되어, 반송하더라도 변형되기 어려운 강도를 확보할 수 있다.
또한, 제1 실시형태의 다열형 반도체 장치용 배선 부재에 의하면, 개개의 반도체 장치용 배선 부재가, 내부 단자와 외부 단자를 배선부에서 접속한 도금층(11, 12, 13)의 적층체를 형성했기 때문에, 내부 단자와 외부 단자 각각의 실장 피치를 설계에 따라서 조정할 수 있다.
또한, 제1 실시형태의 다열형 반도체 장치용 배선 부재에 의하면, 내부 단자와 외부 단자를 배선부에서 접속한 도금층(11, 12, 13)의 적층체의 측면 형상이 대략 L자형 또는 대략 T자형이 되도록 구성했기 때문에, 수지(15)와의 밀착성이 향상되고, 단자를 형성하는 도금 피막의 수지로부터의 빠짐을 방지할 수 있다.
또한, 제1 실시형태의 다열형 반도체 장치용 배선 부재에 의하면, 배선부가 되는 도금층(12) 위에, 배선부가 되는 도금층(12)의 영역 내에서 부분적으로 외부 단자가 되는 제2 도금층(13)을 형성하는 구성으로 했기 때문에, 외부 단자가 되는 제2 도금층(13)을 작게 형성할 수 있고, 외부 단자로서 반도체 장치의 이면에 노출되는 제2 도금층(13)의 탈락이나 빠짐을 방지할 수 있다.
또한, 제1 실시형태의 다열형 반도체 장치용 배선 부재에 의하면, 도 1의 (d)에 도시한 바와 같이, 전체가 동일한 폭의 직사각형으로 형성한 경우에는, 내부 단자가 되는 면을 넓게 취할 수 있기 때문에, 전극의 피치가 상이한 보다 많은 반도체 소자의 탑재에 적응할 수 있다.
또한, 제1 실시형태의 다열형 반도체 장치용 배선 부재에 의하면, 내부 단자 및 배선부와는 두께가 상이한 외부 단자를 미리 설치하고, 내부 단자 및 배선부를 수지로 밀봉하고, 수지층의 다른쪽 측면으로부터 외부 단자만을 노출시켰기 때문에, 종래의 반도체 장치용 기판과는 달리 반도체 장치의 제조 과정에서 금속판의 에칭 제거나 외부 부재와의 접속면에 개구부를 갖는 절연층을 형성할 필요가 없어지고, 그 만큼, 반도체 장치의 제조시의 공정수가 감소하고 생산성이 향상된다.
또한, 제1 실시형태의 다열형 반도체 장치용 배선 부재에 의하면, 적층 도금 피막과 수지만으로 이루어진 구조가 되어, 플립칩 실장후에 수지 밀봉할 때에는, 반도체 장치용 배선 부재의 수지층(15) 및 노출된 도금 피막만을 밀봉 수지(18)로 밀봉하게 되고, 팽창계수가 크게 상이한 기재(금속판)의 표면을 수지 밀봉하지 않기 때문에, 밀봉 수지(18)의 경화후의 휘어짐이 경감된다. 상세하게는, 기재를 이루는 금속판에 대한 수지 밀봉에 비교해서, 수지층에 대한 수지 밀봉은, 수지층과 밀봉 수지가 물리적인 특성이 동일 계통인 재료들이기 때문에, 밀봉 수지 경화후의 열수축이나 열팽창이 작아진다. 더구나, 특허문헌 1, 2에 기재된 반도체 장치용 기판과 같이, 밀봉 수지부 형성후에 기재를 제거하는 것과 같은 일이 없다. 그 결과, 밀봉 수지의 경화후의 휘어짐이 작아진다.
또한, 제1 실시형태의 다열형 반도체 장치용 배선 부재에 의하면, 반도체 장치의 제조 공정에서 기재를 이루는 금속판의 에칭 제거나 외부 기기와의 접속면에 개구부를 형성하기 위한 가공(솔더 레지스트의 도포, 노광, 현상)이 불필요하기 때문에, 수분이나 약액이 침입하여 반도체 장치를 열화시킬 우려가 없다.
따라서, 제1 실시형태의 다열형 반도체 장치용 배선 부재 및 그 제조 방법에 의하면, 반도체 장치를 박형화, 소형화할 수 있고, 단자부를 구성하는 도금 피막과 수지의 밀착성을 향상시키고, 반도체 소자를 탑재하는 내부 단자면 및 반도체 소자와 전기적 접속을 하는 내부 단자부의 높이를 균일하게 할 수 있고, 또한 반도체 장치의 제조 공정에서 금속판의 에칭 제거나 외부 단자부만이 노출되는 개구부를 형성하는 공정을 생략할 수 있고, 밀봉 수지 경화후의 수지의 휘어짐을 경감할 수 있고, 반도체 장치 제조시의 공정수를 삭감하여, 신뢰성이 높은 수지 밀봉형 반도체 장치를 고수율로 양산할 수 있게 된다.
실시예
다음으로, 본 발명의 다열형 반도체 장치용 배선 부재 및 그 제조 방법의 실시예를 설명한다.
또, 각 공정에는, 약액 세정이나 물세정 등을 포함하는 전처리ㆍ후처리를 실시하지만 일반적인 처리이기 때문에 기재를 생략한다.
우선, 금속판(1)으로서, 리드 프레임재로서도 사용되고 있는 판두께 0.15 mm의 구리재를 준비했다(도 2의 (a) 참조).
제1 레지스트 마스크 형성 공정에서는, 금속판(1)의 양면에, 두께 25 ㎛의 드라이 필름 레지스트(R)를 라미네이트했다(도 2의 (b) 참조).
다음으로, 표면측에 미리 정해진 위치에 도금을 형성하기 위한 패턴 A가 형성된 유리 마스크를 이용하여 표면측의 드라이 필름 레지스트(R)에 노광ㆍ현상을 행하여, 도금을 형성하는 부분이 개구된 제1 레지스트 마스크를 형성했다. 이면측의 드라이 필름 레지스트(R)에 대해서는, 반도체 장치용 배선 부재의 집합체의 외주 영역에 금속 프레임부 형성용 레지스트를 형성하기 위한 패턴이 형성된 유리 마스크를 이용해 노광ㆍ현상을 행하여, 반도체 장치용 배선 부재의 집합체의 외주 영역이 개구되고, 그 이외의 영역을 덮는 제1 레지스트 마스크를 형성했다. 이 노광ㆍ현상은 종래 공법과 동일하고, 노광용의 유리 마스크를 드라이 필름 레지스트(R)에 밀착시키고, 자외선을 조사함으로써, 각각의 패턴을 드라이 필름 레지스트(R)에 노광하고, 탄산나트륨에 의해 현상을 행했다(도 2의 (c) 참조).
다음 도금 공정에서는, 양면에 형성한 제1 레지스트 마스크로부터 노출되어 있는 금속판에 일반적인 도금 전처리를 행한 후, 순서대로 Au를 0.01 ㎛, Pd를 0.03 ㎛, Ni를 4.0 ㎛, 도금을 실시했다(도 2의 (d) 참조).
다음으로, 양면의 제1 레지스트 마스크를 박리하고(도 2의 (e) 참조), 양면에 드라이 필름 레지스트(R2)를 라미네이트했다(도 2의 (f) 참조). 이 때, 형성하는 제2 금속 도금층의 두께에 따라서 레지스트의 두께를 선정할 필요가 있지만, 본 실시예에서는 제2 금속 도금층을 15∼40 ㎛이 되도록 형성하기 때문에, 최상층의 도금층의 면이 제2 레지스트 마스크의 면의 높이 이하가 되도록, 표면측만 두께가 50 ㎛인 레지스트를 이용하고, 이면측은 두께가 25 ㎛인 레지스트를 이용했다.
그리고, 앞서 형성한 도금층의 일부이자 외부 단자가 되는 부분에 중첩하여 도금을 형성하기 위한 패턴 B가 형성된 유리 마스크를 이용해 노광ㆍ현상을 행하여 제2 레지스트 마스크를 형성했다(도 2의 (g) 참조). 또, 이면측은, 전체를 덮는 제2 레지스트 마스크를 형성했다.
다음 도금 공정에서는, 형성한 제2 레지스트 마스크로부터 노출되어 있는 Ni 도금 면에 순서대로 Ni를 20.0 ㎛, Pd를 0.03 ㎛, Au를 0.01 ㎛, 도금을 실시하고(도 2의 (h) 참조), 다음으로 양면의 제2 레지스트 마스크를 제거했다(도 2의 (i) 참조).
다음으로, 금속판에서의 내부 단자, 배선부, 외부 단자에 대응하는 도금층이 돌출한 쪽에, 외부 단자가 되는 제2 도금층(13)의 표면이 노출되도록 하여, 그 밖의 부위를 수지(15)로 밀봉했다(도 2의 (j) 참조).
다음으로, 금속판(구리재)(1)의 이면측의 면에서의 반도체 장치용 배선 부재의 집합체의 외주 영역의 개구부에 형성한 도금층(19)을 에칭 레지스터로서 이용하여, 도금층에 덮여 있지 않은 노출된 금속판을 에칭 제거하고, 반도체 장치용 배선 부재의 집합체의 외주에 금속 프레임부(16)를 형성한 다열형 반도체 장치용 배선 부재를 제작했다(도 2의 (k) 참조).
완성된 다열형 반도체 장치용 배선 부재의 수지(15)로 고정된 도금층을 배선으로 하여, 금속판과 접해 있던 면측에 반도체 소자를 탑재하여 내부 단자와 도통하고(도 3의 (b) 참조), 반도체 소자 탑재부를 밀봉 수지(18)로 밀봉하고(도 3의 (d) 참조), 개개의 반도체 장치 영역을 절단함으로써 외부 단자의 표면이 수지(15)의 면으로부터 노출된 상태의 반도체 장치를 얻었다(도 3의 (e) 참조).
이상, 본 발명의 다열형 반도체 장치용 배선 부재의 실시형태 및 실시예에 관해 설명했지만, 본 발명의 다열형 반도체 장치용 배선 부재는, 상기 실시형태 및 실시예의 구성에 한정되는 것이 아니다.
예컨대, 제1 실시형태의 다열형 반도체 장치용 배선 부재에서는, 제1 도금층에 Au, Pd, 배선부가 되는 도금층에 Ni, 제2 도금층에 Ni, Pd, Au를 이용했지만, 본 발명의 다열형 반도체 장치용 배선 부재에서의 제1 도금층, 배선부가 되는 도금층, 제2 도금층의 형성에 이용하는 도금의 조합은, 이것에 한정되는 것이 아니라, 변형예로서, 다음 표 1에 도시한 바와 같은 도금을 실시한 제1 도금층, 배선부가 되는 도금층, 제2 도금층을 조합하여, 본 발명의 다열형 반도체 장치용 배선 부재를 구성해도 좋다. 또 표 1에서는, 도금이 각 변형예에서 란의 위로부터 순서대로 실시되는 것으로서 나타낸다.
Figure 112018126659743-pct00001
본 발명의 다열형 반도체 장치용 배선 부재는, 표면 실장형의 밀봉 수지형 반도체 장치를 조립하는 것이 필요한 분야에 유용하다.
1 : 금속판(기재)
10 : 반도체 장치용 배선 부재
11 : 제1 도금층
12 : 배선부가 되는 도금층
13 : 제2 도금층
14 : 땜납볼
15 : 수지층
15a : 수지층의 한쪽 측면
15b : 수지층의 다른쪽 측면
16 : 금속 프레임부
17 : 밀봉재
18 : 밀봉 수지
19 : 도금층
20 : 반도체 소자

Claims (8)

  1. 수지층의 한쪽 측면에서의 미리 정해진 부위에 내부 단자가 되는 제1 도금층이 하면을 상기 수지층의 한쪽 측면에 노출시킨 상태로 형성되고, 상기 제1 도금층의 상면과 접속하는 배선부가 되는 도금층이 형성되고, 또한 상기 배선부가 되는 도금층 위에 상기 배선부가 되는 도금층의 영역 내에서 부분적으로 외부 단자가 되는 제2 도금층이 상면을 상기 수지층의 다른쪽 측면으로부터 노출시킨 상태로 형성되고, 상기 내부 단자와 상기 배선부와 상기 외부 단자를 구성하는 도금층의 적층체의 측면 형상이, L자형 또는 T자형으로 형성되어 있는 반도체 장치용 배선 부재가, 매트릭스형으로 배열된 다열형 반도체 장치용 배선 부재에 있어서,
    상기 수지층의 한쪽 측면에서의, 개개의 상기 반도체 장치용 배선 부재가 매트릭스형으로 배열된 반도체 장치용 배선 부재의 집합체의 외주 영역에, 금속 프레임부가, 그 상면의 전역을 상기 수지층과 접촉한 상태로 형성되어 있는 것을 특징으로 하는 다열형 반도체 장치용 배선 부재.
  2. 제1항에 있어서, 상기 배선부가 되는 도금층은, 상기 제1 도금층 위에 상기 제1 도금층과 동일 형상으로 형성되어 있는 것을 특징으로 하는 다열형 반도체 장치용 배선 부재.
  3. 제1항 또는 제2항에 있어서, 상기 제1 도금층 위에 형성되어 있는 상기 배선부가 되는 도금층의 상면은, 조화면(粗化面)인 것을 특징으로 하는 다열형 반도체 장치용 배선 부재.
  4. 제1항 또는 제2항에 있어서, 상기 제1 도금층이 노출된 상기 수지층의 한쪽 측면은, 조면(粗面)인 것을 특징으로 하는 다열형 반도체 장치용 배선 부재.
  5. 반도체 장치용 배선 부재가 매트릭스형으로 배열된 다열형 반도체 장치용 배선 부재의 제조 방법에 있어서,
    금속판의 다른쪽 측면에 패턴 A의 개구부를 갖는 제1 레지스트 마스크를 형성하고, 상기 금속판의 한쪽 측면에서의 반도체 장치용 배선 부재의 집합체의 외주 영역에 개구부를 갖는 제1 레지스트 마스크를 형성하는 공정과,
    상기 금속판의 다른쪽 측면 측의 상기 패턴 A의 개구부에 내부 단자가 되는 제1 도금층과 상기 제1 도금층의 상면과 접속하는 배선부가 되는 도금층을 형성하고, 상기 금속판의 한쪽 측면 측의 상기 패턴 A의 개구부에 금속 프레임부 형성용 레지스트가 되는 도금층을 형성하는 공정과,
    상기 금속판의 양면에 형성된 상기 제1 레지스트 마스크를 박리하는 공정과,
    상기 금속판의 다른쪽 측면에 상기 배선부가 되는 도금층의 영역 내에서 일부가 노출되는 패턴 B의 개구부를 갖는 제2 레지스트 마스크를 형성하고, 상기 금속판의 한쪽 측면 전체를 덮는 제2 레지스트 마스크를 형성하는 공정과,
    상기 패턴 B의 개구부에 외부 단자가 되는 제2 도금층을 형성하는 공정과,
    상기 금속판의 양면에 형성된 상기 제2 레지스트 마스크를 박리하는 공정과,
    상기 금속판 및 상기 배선부가 되는 도금층에서의 상기 제2 도금층이 형성되어 있지 않은 부위 위에 상기 제2 도금층의 상면을 노출시키도록 수지층을 형성하는 공정과,
    상기 금속판에서의, 상기 반도체 장치용 배선 부재의 집합체의 외주 영역에 형성한 상기 금속 프레임부 형성용 레지스트가 되는 도금층으로 덮여 있지 않은 부위의 금속을 제거하는 공정
    을 포함하는 것을 특징으로 하는 다열형 반도체 장치용 배선 부재의 제조 방법.
  6. 제5항에 있어서, 상기 배선부가 되는 도금층은, 상기 제1 도금층 위에 상기 제1 도금층과 동일 형상으로 형성되는 것을 특징으로 하는 다열형 반도체 장치용 배선 부재의 제조 방법.
  7. 제5항 또는 제6항에 있어서, 상기 배선부가 되는 도금층의 형성후에, 그리고 상기 제2 레지스트 마스크의 형성전에, 상기 배선부가 되는 도금층의 상면에 조화 처리를 실시하거나, 또는 상기 배선부가 되는 도금층이 조화 도금층으로서 형성되는 것을 특징으로 하는 다열형 반도체 장치용 배선 부재의 제조 방법.
  8. 제5항에 있어서, 상기 금속판의 양면에 형성된 상기 제1 레지스트 마스크를 박리한 후, 상기 금속판에 형성된 상기 배선부가 되는 도금층을 마스크로 하여 상기 금속판 표면을 조화 처리하는 공정을 포함하는 것을 특징으로 하는 다열형 반도체 장치용 배선 부재의 제조 방법.
KR1020187036589A 2016-05-20 2017-01-27 다열형 반도체 장치용 배선 부재 및 그 제조 방법 KR102570204B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016101947A JP6512610B2 (ja) 2016-05-20 2016-05-20 多列型半導体装置用配線部材及びその製造方法
JPJP-P-2016-101947 2016-05-20
PCT/JP2017/003030 WO2017199472A1 (ja) 2016-05-20 2017-01-27 多列型半導体装置用配線部材及びその製造方法

Publications (2)

Publication Number Publication Date
KR20190013841A KR20190013841A (ko) 2019-02-11
KR102570204B1 true KR102570204B1 (ko) 2023-08-23

Family

ID=60325880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187036589A KR102570204B1 (ko) 2016-05-20 2017-01-27 다열형 반도체 장치용 배선 부재 및 그 제조 방법

Country Status (6)

Country Link
US (1) US10763202B2 (ko)
JP (1) JP6512610B2 (ko)
KR (1) KR102570204B1 (ko)
CN (1) CN109314089B (ko)
TW (1) TWI740916B (ko)
WO (1) WO2017199472A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113038731A (zh) * 2021-02-22 2021-06-25 惠州市金百泽电路科技有限公司 一种用于制作线路板焊盘的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198462A (ja) 2000-10-18 2002-07-12 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
US20070268675A1 (en) * 2006-05-22 2007-11-22 Hitachi Cable Ltd. Electronic device substrate, electronic device and methods for fabricating the same
US20080145967A1 (en) * 2006-12-14 2008-06-19 Advanpack Solutions Pte Ltd. Semiconductor package and manufacturing method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4029910B2 (ja) * 1994-03-18 2008-01-09 日立化成工業株式会社 半導体パッケ−ジの製造法及び半導体パッケ−ジ
US6278618B1 (en) * 1999-07-23 2001-08-21 National Semiconductor Corporation Substrate strips for use in integrated circuit packaging
JP3523536B2 (ja) 1999-08-06 2004-04-26 シャープ株式会社 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法
JP4400802B2 (ja) * 1999-08-23 2010-01-20 大日本印刷株式会社 リードフレーム及びその製造方法並びに半導体装置
JP3932771B2 (ja) * 2000-05-26 2007-06-20 日立電線株式会社 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法
US6861757B2 (en) 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
US20040063849A1 (en) * 2002-09-26 2004-04-01 Nippon Paint Co., Ltd. Photosolder resist composition
JP2004241526A (ja) * 2003-02-05 2004-08-26 Kyocera Corp 配線基板
JP4768994B2 (ja) * 2005-02-07 2011-09-07 ルネサスエレクトロニクス株式会社 配線基板および半導体装置
US7825514B2 (en) 2007-12-11 2010-11-02 Dai Nippon Printing Co., Ltd. Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device
KR101169686B1 (ko) * 2008-11-07 2012-08-06 에스케이하이닉스 주식회사 반도체 패키지용 기판 및 이의 제조 방법
JP2015185619A (ja) 2014-03-20 2015-10-22 日立マクセル株式会社 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法
JP2017208516A (ja) * 2016-05-20 2017-11-24 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198462A (ja) 2000-10-18 2002-07-12 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
US20070268675A1 (en) * 2006-05-22 2007-11-22 Hitachi Cable Ltd. Electronic device substrate, electronic device and methods for fabricating the same
US20080145967A1 (en) * 2006-12-14 2008-06-19 Advanpack Solutions Pte Ltd. Semiconductor package and manufacturing method thereof
JP2008153622A (ja) 2006-12-14 2008-07-03 Advanpack Solutions Pte Ltd 半導体パッケージおよびこの製造方法

Also Published As

Publication number Publication date
JP2017208515A (ja) 2017-11-24
TW201806094A (zh) 2018-02-16
CN109314089B (zh) 2022-04-05
WO2017199472A1 (ja) 2017-11-23
TWI740916B (zh) 2021-10-01
US10763202B2 (en) 2020-09-01
US20190139879A1 (en) 2019-05-09
JP6512610B2 (ja) 2019-05-15
KR20190013841A (ko) 2019-02-11
CN109314089A (zh) 2019-02-05

Similar Documents

Publication Publication Date Title
CN106169458B (zh) 半导体元件安装用引线框架与半导体装置及其制造方法
KR102570206B1 (ko) 다열형 반도체 장치용 배선 부재 및 그 제조 방법
KR102570204B1 (ko) 다열형 반도체 장치용 배선 부재 및 그 제조 방법
KR102570205B1 (ko) 다열형 반도체 장치용 배선 부재 및 그 제조 방법
JP6485777B2 (ja) 多列型半導体装置用配線部材及びその製造方法
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP6485776B2 (ja) 多列型半導体装置用配線部材及びその製造方法
JP2017216366A (ja) 多列型半導体装置用配線部材及びその製造方法
JP6901201B2 (ja) 半導体素子搭載用基板及びその製造方法
JP6489615B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP6562493B2 (ja) 半導体装置用基板及びその製造方法
CN107112289B (zh) 半导体装置用基板、半导体装置用布线构件及它们的制造方法、以及利用半导体装置用基板进行的半导体装置的制造方法
JP6460407B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP2002299387A (ja) 半導体装置用テープキャリアおよびその製造方法
JP2016122808A (ja) 半導体装置用基板及びその製造方法
JP2016122809A (ja) 半導体装置用配線部材及びその製造方法
JP2016122807A (ja) 半導体装置用基板及びその製造方法
JP2016127075A (ja) 半導体装置の製造方法
JP2016127076A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant