JP2016122808A - 半導体装置用基板及びその製造方法 - Google Patents
半導体装置用基板及びその製造方法 Download PDFInfo
- Publication number
- JP2016122808A JP2016122808A JP2014263554A JP2014263554A JP2016122808A JP 2016122808 A JP2016122808 A JP 2016122808A JP 2014263554 A JP2014263554 A JP 2014263554A JP 2014263554 A JP2014263554 A JP 2014263554A JP 2016122808 A JP2016122808 A JP 2016122808A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- metal plating
- semiconductor device
- noble metal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】半導体パッケージ製造時の工程数を削減でき生産性を向上させ、外部端子面の設けられた外部絶縁層の強度を向上させ、更には外部絶縁層の界面の剥離やクラックを抑制する、信頼性の高い樹脂封止型半導体装置を製造可能な半導体装置用基板及びその製造方法を提供する。【解決手段】金属板１上における所定部位に内部端子となる第１の貴金属めっき層１１が形成され、第１の貴金属めっき層の上に第１の貴金属めっき層と同一形状で金属めっき層１２が形成され、金属めっき層の上に部分的に外部端子となる第２の貴金属めっき層１４が形成される。更に金属板及び金属めっき層における第２の貴金属めっき層が形成されていない部位の上に第２の貴金属めっき層の上面を露出させた状態で樹脂層１５が形成されている。【選択図】図１
Description
本発明は、半導体装置用基板及びその製造方法に関する。
従来、半導体装置用基板には、例えば、ＥＬＰ（Ｅｔｃｈｅｄ Ｌｅａｄｌｅｓｓ Ｐａｃｋａｇｅ）構造の配線を有する表面実装型の封止樹脂型半導体装置等に用いられ、基板である金属板上に、内部端子、外部端子及び配線部を金属めっきで形成したタイプのものがある。
このようなタイプの半導体装置用基板として、例えば、次の特許文献１に半導体基板が記載されている。
このようなタイプの半導体装置用基板として、例えば、次の特許文献１に半導体基板が記載されている。
特許文献１に記載の半導体装置用基板は、金属板上に金属板側から外部端子部を有する外部端子面が形成され、その上に中間層が同じ形状で形成され、更にその上に内部端子部を有する内部端子面が同じ形状で形成された半導体装置用基板が開示されている。この半導体装置用基板は、半導体素子と電気的接続される内部端子部を有する内部端子面が最上面となるように形成されており、金属板から最上面までの高さは、全体がほぼ同じ高さに形成される構成となっている。
特許文献１に記載の半導体装置用基板は、半導体装置を製造する際には、外部端子面は金属板側の面に接し、内部端子面は金属板とは反対側の面を露出させた状態で用いる。詳しくは、半導体装置用基板の内部端子面側に半導体素子を搭載し、半導体素子の電極と内部端子部を接続後、樹脂で封止し、樹脂で封止後に金属板をエッチングによる溶解等により除去することで封止した樹脂の裏面には、外部端子部を有する外部接続面が露出した状態になる。その後、露出した外部接続面全体を覆う樹脂を形成し、外部端子部のみが露出する開口部を形成している。
しかし、金属板側から外部端子面を形成し、最上層に内部端子面をめっきにより形成すると実際の生産においてはめっき厚のばらつきが発生し、例えばめっきの厚さが約３０μｍの場合３〜７μｍ程度の高低差が生じることから、半導体素子を搭載して内部端子部と電気的な接続を行う際に、半導体素子が傾いた状態で搭載されたり、電気的な接続において導通不良となる可能性があり、また外部接続面全体を覆う樹脂を形成し、外部端子部のみが露出する開口部を形成する工程が必要となっている。
このように、特許文献１に記載の半導体装置用基板では、最上層に半導体素子を搭載する内部端子面および半導体素子と電気的接続をする内部端子部の高さに生産時のばらつきによる高低差が生じ、搭載された半導体素子の傾きやボンディング等の接続不良によって最終的に導通不良となることから、本発明は、半導体素子を搭載する内部端子面および半導体素子と電気的接続をする内部端子部の高さを均一にできる半導体素子用基板であり、更に外部端子部のみが露出する開口部を形成する工程が省略できる半導体素子用基板とすることで、半導体装置製造時の工程数を削減して、信頼性の高い樹脂封止型半導体装置を製造可能な半導体装置用基板及びその製造方法を提供することを目的としている。
上記の目的を達成するために、本発明による半導体装置用基板は、金属板上における所定部位に内部端子となる第１の貴金属めっき層が形成され、前記第１の貴金属めっき層の上に該第１の貴金属めっき層と同一形状で金属めっき層が形成され、更に前記金属めっき層の上に部分的に外部端子となる第２の貴金属めっき層が形成され、更に前記金属板および前記金属めっき層における前記第２の貴金属めっき層が形成されていない部位の上に前記第２の貴金属めっき層の上面を露出させた状態で樹脂層が形成されていることを特徴としている。
また、本発明の半導体装置用基板においては、前記金属めっき層と前記第２の貴金属めっき層との間に、該第２の貴金属めっき層と同一形状で第２の金属めっき層が形成されているのが好ましい。
また、本発明の半導体装置用基板においては、前記金属板側から順に、前記第１の貴金属めっき層としてのＡｕめっき層、Ｐｄめっき層、前記金属めっき層および前記第２の金属めっき層としてのＮｉめっき層、前記第２の貴金属めっき層としてのＰｄめっき層、Ａｕめっき層が形成されているのが好ましい。
また、本発明による半導体装置用基板の製造方法は、金属板上にパターンＡの開口部を有するレジストマスクを形成し、前記パターンＡの開口部に第１の貴金属めっき層を形成し、前記第１の貴金属めっき層の上に該第１の貴金属めっき層と同一形状で金属めっき層を形成し、前記レジストマスクを剥離した後、前記金属めっき層の一部が露出するパターンＢの開口部を有する第２のレジストマスクを形成し、前記パターンＢの開口部に第２の貴金属めっき層或いは第２の金属めっき層と前記第２の貴金属めっき層を形成し、前記第２のレジストマスクを剥離した後、前記金属板および前記金属めっき層における前記第２の貴金属めっき層が形成されていない部位の上に該第２の貴金属めっき層の上面を露出させるように樹脂層を形成することを特徴としている。
本発明によれば、半導体素子を搭載する内部端子面および半導体素子と電気的接続をする内部端子部の高さを均一にできる半導体素子用基板であり、半導体装置製造時の工程数を削減して生産性を向上させることができる、信頼性の高い樹脂封止型半導体装置を製造可能な半導体装置用基板及びその製造方法が得られる。
実施形態の説明に先立ち、本発明の作用効果について説明する。
本発明の半導体装置用基板は、金属板を除去した後に半導体素子を搭載する半導体装置用基板であり、金属板上における所定部位に金属板側から内部端子となる第１の貴金属めっき層が形成され、第１の貴金属めっき層の上に第１の貴金属めっき層と同一形状で金属めっき層が形成され、金属めっき層の上に部分的に外部端子となる第２の貴金属めっき層が形成され、更に金属板および金属めっき層における第２の貴金属めっき層が形成されていない部位の上に第２の貴金属めっき層の上面を露出させた状態で樹脂層が形成されている。
本発明の半導体装置用基板は、金属板を除去した後に半導体素子を搭載する半導体装置用基板であり、金属板上における所定部位に金属板側から内部端子となる第１の貴金属めっき層が形成され、第１の貴金属めっき層の上に第１の貴金属めっき層と同一形状で金属めっき層が形成され、金属めっき層の上に部分的に外部端子となる第２の貴金属めっき層が形成され、更に金属板および金属めっき層における第２の貴金属めっき層が形成されていない部位の上に第２の貴金属めっき層の上面を露出させた状態で樹脂層が形成されている。
本発明の半導体装置用基板のように、従来の半導体装置用基板において半導体装置の製造過程で設ける樹脂層の開口部に相当する部位に、内部端子及び配線部とは厚みの異なる外部端子を予め設け、内部端子及び配線部を樹脂で封止し、外部端子のみを露出させておけば、従来の半導体装置用基板とは異なり半導体装置の製造過程で外部部材との接続面に開口部を有する絶縁層を設ける必要がなくなり、その分、半導体装置の製造時の工程数が減少し生産性が向上する。
この点について、詳述する。
本件出願人は、試行錯誤の末、半導体装置を製造する際に用いる半導体装置用基板における内部端子と外部端子の電気的な接続面を、従来の半導体装置用基板とは逆にすることを着想した。
即ち、従来の半導体装置用基板では、半導体装置を製造する際には、外部端子面は金属板側の面、内部端子面は金属板とは反対側の面を露出させた状態で用いるように構成されている。
これに対し、本発明の半導体装置用基板では、半導体装置を製造する際には、外部端子面は金属板とは反対側の面、内部端子面は金属板側の面を露出させた状態で用いる着想のもとに、内部端子及び配線部を構成するめっき層よりも外部端子を構成するめっき層を金属板から高くなるように構成する。
本件出願人は、試行錯誤の末、半導体装置を製造する際に用いる半導体装置用基板における内部端子と外部端子の電気的な接続面を、従来の半導体装置用基板とは逆にすることを着想した。
即ち、従来の半導体装置用基板では、半導体装置を製造する際には、外部端子面は金属板側の面、内部端子面は金属板とは反対側の面を露出させた状態で用いるように構成されている。
これに対し、本発明の半導体装置用基板では、半導体装置を製造する際には、外部端子面は金属板とは反対側の面、内部端子面は金属板側の面を露出させた状態で用いる着想のもとに、内部端子及び配線部を構成するめっき層よりも外部端子を構成するめっき層を金属板から高くなるように構成する。
例えば、本発明の半導体装置用基板における金属板をエッチングによる溶解等により除去すると、金属板除去後には、金属板を除去した側の内部端子となる第１の貴金属めっき層の面が金属板の表面に倣って段差のない（高低差１μｍ以下の）状態で露出することになる。この金属板は、リードフレーム等に使用される一般的な圧延材である。
ここで、従来の半導体装置用基板を用いた半導体装置と同様に、第１の貴金属めっき層上に半導体素子を搭載するが、第１の貴金属めっき層の面が段差のない状態で露出しているので、接続面は全体がフラットであるため、接続が安定する。
この場合、外部端子は金属板側とは反対側の面を露出させる必要がある。そこで、本件出願人は、金属板上における、内部端子、外部端子及び配線部となる部位に貴金属めっき、金属めっきを施した後、従来の半導体装置用基板とは異なり、更に、外部端子となる部位のみに、さらに貴金属めっき（又は金属めっき及び貴金属めっき）を積み増して施すことで、内部端子、配線部とは高低差のある外部端子を形成させ、更に第２の貴金属めっき層が形成されていない部位の上に前記第２の貴金属めっき層の上面を露出させた状態で樹脂層が形成された本発明の半導体装置用基板を想到するに至った。
ここで、従来の半導体装置用基板を用いた半導体装置と同様に、第１の貴金属めっき層上に半導体素子を搭載するが、第１の貴金属めっき層の面が段差のない状態で露出しているので、接続面は全体がフラットであるため、接続が安定する。
この場合、外部端子は金属板側とは反対側の面を露出させる必要がある。そこで、本件出願人は、金属板上における、内部端子、外部端子及び配線部となる部位に貴金属めっき、金属めっきを施した後、従来の半導体装置用基板とは異なり、更に、外部端子となる部位のみに、さらに貴金属めっき（又は金属めっき及び貴金属めっき）を積み増して施すことで、内部端子、配線部とは高低差のある外部端子を形成させ、更に第２の貴金属めっき層が形成されていない部位の上に前記第２の貴金属めっき層の上面を露出させた状態で樹脂層が形成された本発明の半導体装置用基板を想到するに至った。
本発明の半導体装置用基板のように、外部端子と、内部端子及び配線部とに高低差を設け、樹脂で内部端子及び配線部のみを封止し、外部端子のみを露出させれば、従来の半導体装置用基板とは異なり、半導体装置の製造工程において外部部材との接続面に開口部を形成する加工の必要がなく、その分、工程数が減少し、生産性が向上する。
以下、本発明の実施形態について、図面を用いて説明する。
第１実施形態
図１は本発明の第１実施形態にかかる半導体装置用基板の構成を示す図で、(a)は外部端子側からみた部分平面図、(b)は(a)のＡ−Ａ断面図である。図２は図１に示す半導体装置用基板の製造工程を示す説明図である。図３は図２の製造工程における半導体装置用基板の状態の変化を示す平面図である。
第１実施形態
図１は本発明の第１実施形態にかかる半導体装置用基板の構成を示す図で、(a)は外部端子側からみた部分平面図、(b)は(a)のＡ−Ａ断面図である。図２は図１に示す半導体装置用基板の製造工程を示す説明図である。図３は図２の製造工程における半導体装置用基板の状態の変化を示す平面図である。
第１実施形態の半導体装置用基板は、図１(b)に示すように、金属板１上における所定部位に内部端子となる第１の貴金属めっき層１１が形成され、第１の貴金属めっき層１１の上に第１の貴金属めっき層１１と同一形状で金属めっき層１２が形成され、金属めっき層１２の上に部分的に第２の金属めっき層１３が形成され、第２の金属めっき層１３の上に第２の金属めっき層１２と同一形状で外部端子となる第２の貴金属めっき層１４が形成され、更に金属板１および金属めっき層１２における第２の貴金属めっき層１４が形成されていない部位の上に第２の貴金属めっき層１４の上面を露出させた状態で樹脂層１５が形成されている。
金属板１は、例えば、銅板で構成されている。
第１の貴金属めっき層１１は、例えば、金属板１側から順に形成された、Ａｕめっき層１１ａと、Ｐｄめっき層１１ｂ上とで構成されている。
金属めっき層１２、第２の金属めっき層１３は、例えば、Ｎｉめっき層で構成されている。
第２の貴金属めっき層１４は、例えば、金属板１側から順に形成された、Ｐｄめっき層１４ａと、Ａｕめっき層１４ｂとで構成されている。
そして、第２の貴金属めっき層１４の表面（即ち、Ａｕめっき層１４ｂの表面）の金属板１の面からの高さＨ２が、金属めっき層１２の表面の金属板１の面からの高さＨ１に比べて高くなっている。
金属板１は、例えば、銅板で構成されている。
第１の貴金属めっき層１１は、例えば、金属板１側から順に形成された、Ａｕめっき層１１ａと、Ｐｄめっき層１１ｂ上とで構成されている。
金属めっき層１２、第２の金属めっき層１３は、例えば、Ｎｉめっき層で構成されている。
第２の貴金属めっき層１４は、例えば、金属板１側から順に形成された、Ｐｄめっき層１４ａと、Ａｕめっき層１４ｂとで構成されている。
そして、第２の貴金属めっき層１４の表面（即ち、Ａｕめっき層１４ｂの表面）の金属板１の面からの高さＨ２が、金属めっき層１２の表面の金属板１の面からの高さＨ１に比べて高くなっている。
このように構成される第１実施形態の半導体装置用基板は、例えば、次のようにして製造できる。なお、製造の各工程において実施される、薬液洗浄や水洗浄等を含む前処理・後処理等は、便宜上説明を省略する。
まず、図２(a)に示すように、基板となる金属板の両面にレジストマスク用のドライフィルムレジストをラミネートする。このとき金属板には、図３(a)に示すように、めっき層は形成されていない。
次いで、図２(b)に示すように、表面側のドライフィルムレジストに対しては、所定位置に、内部端子、配線部及び外部端子の基部を形成するパターン（ここではパターンＡとする）が形成されたガラスマスクを用いて、表面側を露光・現像するとともに、裏面側のドライフィルムレジストに対しては、全面を照射するガラスマスクを用いて裏面側を露光・現像する。そして、図２(c)に示すように、表面にはパターンＡのレジストマスクを形成し、裏面には全面を覆うレジストマスクを形成する。なお、露光・現像は従来公知の方法により行う。例えば、ガラスマスクで覆った状態で紫外線を照射し、ガラスマスクを通過した紫外線が照射されたドライフィルムレジストの部位の現像液に対する溶解性を低下させて、それ以外の部分を除去することで、レジストマスクを形成する。なお、ここでは、レジストとしてネガ型のドライフィルムレジストを用いたが、レジストマスクの形成には、ネガ型の液状レジストを用いてもよい。さらには、ポジ型のドライフィルムレジスト又は液状レジストを用いて、ガラスマスクを通過した紫外線が照射されたレジストの部分の現像液に対する溶解性を増大させて、その部分を除去することでレジストマスクを形成するようにしてもよい。さらにまた、レジストマスクを形成するためのレジストとしては、ソルダーレジストを用いてもよい。
次いで、レジストマスクから露出している金属板の部位に、第１の貴金属めっき層１１として、例えば、Ａｕめっき層１１ａ、Ｐｄめっき層１１ｂの順で夫々所定の厚さとなるように、Ａｕめっき、Ｐｄめっきを夫々施す。
次いで、Ｐｄめっき層１１ｂの上に金属めっき層１２として、例えば、Ｎｉめっき層が貴金属めっき層と平面形状が同形状に形成されるように、Ｎｉめっきを施す。図２(d)はこのときの状態を示している。
まず、図２(a)に示すように、基板となる金属板の両面にレジストマスク用のドライフィルムレジストをラミネートする。このとき金属板には、図３(a)に示すように、めっき層は形成されていない。
次いで、図２(b)に示すように、表面側のドライフィルムレジストに対しては、所定位置に、内部端子、配線部及び外部端子の基部を形成するパターン（ここではパターンＡとする）が形成されたガラスマスクを用いて、表面側を露光・現像するとともに、裏面側のドライフィルムレジストに対しては、全面を照射するガラスマスクを用いて裏面側を露光・現像する。そして、図２(c)に示すように、表面にはパターンＡのレジストマスクを形成し、裏面には全面を覆うレジストマスクを形成する。なお、露光・現像は従来公知の方法により行う。例えば、ガラスマスクで覆った状態で紫外線を照射し、ガラスマスクを通過した紫外線が照射されたドライフィルムレジストの部位の現像液に対する溶解性を低下させて、それ以外の部分を除去することで、レジストマスクを形成する。なお、ここでは、レジストとしてネガ型のドライフィルムレジストを用いたが、レジストマスクの形成には、ネガ型の液状レジストを用いてもよい。さらには、ポジ型のドライフィルムレジスト又は液状レジストを用いて、ガラスマスクを通過した紫外線が照射されたレジストの部分の現像液に対する溶解性を増大させて、その部分を除去することでレジストマスクを形成するようにしてもよい。さらにまた、レジストマスクを形成するためのレジストとしては、ソルダーレジストを用いてもよい。
次いで、レジストマスクから露出している金属板の部位に、第１の貴金属めっき層１１として、例えば、Ａｕめっき層１１ａ、Ｐｄめっき層１１ｂの順で夫々所定の厚さとなるように、Ａｕめっき、Ｐｄめっきを夫々施す。
次いで、Ｐｄめっき層１１ｂの上に金属めっき層１２として、例えば、Ｎｉめっき層が貴金属めっき層と平面形状が同形状に形成されるように、Ｎｉめっきを施す。図２(d)はこのときの状態を示している。
次いで、両面のレジストマスクを剥離する。図３(b)は、このときの半導体装置用基板に施されたパターンＡのめっき層を示す図、図３(c)は図３(b)において矩形で囲んだ一部の領域を拡大して示す図である。そして、剥離した両面に図２(e)に示すように、ドライフィルムレジストをラミネートする。
次いで、図２(f)に示すように、先に形成したＮｉめっき層の一部であって外部端子となる部位に重ねてめっき層を形成するためのパターン（ここではパターンＢとする）が形成されたガラスマスクを用いて、表面側を露光・現像するとともに、裏面側のレジストフィルムに対しては、全面を照射するガラスマスクを用いて裏面側を露光・現像する。そして、図２(g)に示すように、表面にはパターンＢのレジストマスクを形成し、裏面には全面を覆うレジストマスクを形成する。
次いで、レジストマスクから露出している、金属めっき層１２を構成するＮｉめっきの表面に、第２の金属めっき層１３として、例えば、Ｎｉめっき層が形成されるように、Ｎｉめっきを施す。
次いで、第２の金属めっき層１３であるＮｉめっき層の表面に、第２の貴金属めっき層１４として、例えば、Ｐｄめっき層１４ａ、Ａｕめっき層１４ｂの順で夫々所定の厚さとなるように、Ｐｄめっき、Ａｕめっきを夫々施す。図２(h)は、このときの状態を示している。なお、第２の金属めっき層１３を設けずに、第２の貴金属めっき層１４として、例えば、Ｐｄめっき層１４ａ、Ａｕめっき層１４ｂの順で夫々所定の厚さとなるように、Ｐｄめっき、Ａｕめっきを夫々施してもよい。
次いで、図２(i)に示すように、両面のレジストマスクを剥離する。図３(d)は、このときの半導体装置用基板に施されたパターンＢのめっき層を示す図、図３(e)は図３(d)において矩形で囲んだ一部の領域を拡大して示す図である。
次いで、図２(j)に示すように、金属板における内部端子、配線部、外部端子に対応する各めっき層が突出した側に、外部端子となる貴金属めっき層１４の表面が露出するようにして、その他の部位を樹脂で封止する。図２(j)は、金属めっき層１２を構成するＮｉめっきの表面に、第２の金属めっき層１３を設けずに、第２の貴金属めっき層である貴金属めっき層１４を設けた金属板を用いた場合における樹脂封止の状態を示している。金属めっき層１２を構成するＮｉめっきの表面に、第２の金属めっき層１３を設け、第２の金属めっき層１３の表面に第２の貴金属めっき層である貴金属めっき層１４を設けた金属板を用いた場合は、図２(j’)に示すように、樹脂封止したときに樹脂の面から貴金属めっき層１４が突出した状態となる。なお、ここでは、便宜上、第２の金属めっき層１３を設けずに、第２の貴金属めっき層である貴金属めっき層１４を設けた金属板を用いるものとする。なお、第２の金属めっき層１３を設けずに、第２の貴金属めっき層である貴金属めっき層１４を設けた金属板を用いた場合、樹脂封止の際には、端子パターンのめっきによる端子の高さの不均一さにより外部端子面に樹脂が回りこむことがある。その場合には、封止した樹脂の表面を研磨して外部端子面を露出させる。これにより、本実施形態の半導体装置用基板が完成する。
次いで、図２(f)に示すように、先に形成したＮｉめっき層の一部であって外部端子となる部位に重ねてめっき層を形成するためのパターン（ここではパターンＢとする）が形成されたガラスマスクを用いて、表面側を露光・現像するとともに、裏面側のレジストフィルムに対しては、全面を照射するガラスマスクを用いて裏面側を露光・現像する。そして、図２(g)に示すように、表面にはパターンＢのレジストマスクを形成し、裏面には全面を覆うレジストマスクを形成する。
次いで、レジストマスクから露出している、金属めっき層１２を構成するＮｉめっきの表面に、第２の金属めっき層１３として、例えば、Ｎｉめっき層が形成されるように、Ｎｉめっきを施す。
次いで、第２の金属めっき層１３であるＮｉめっき層の表面に、第２の貴金属めっき層１４として、例えば、Ｐｄめっき層１４ａ、Ａｕめっき層１４ｂの順で夫々所定の厚さとなるように、Ｐｄめっき、Ａｕめっきを夫々施す。図２(h)は、このときの状態を示している。なお、第２の金属めっき層１３を設けずに、第２の貴金属めっき層１４として、例えば、Ｐｄめっき層１４ａ、Ａｕめっき層１４ｂの順で夫々所定の厚さとなるように、Ｐｄめっき、Ａｕめっきを夫々施してもよい。
次いで、図２(i)に示すように、両面のレジストマスクを剥離する。図３(d)は、このときの半導体装置用基板に施されたパターンＢのめっき層を示す図、図３(e)は図３(d)において矩形で囲んだ一部の領域を拡大して示す図である。
次いで、図２(j)に示すように、金属板における内部端子、配線部、外部端子に対応する各めっき層が突出した側に、外部端子となる貴金属めっき層１４の表面が露出するようにして、その他の部位を樹脂で封止する。図２(j)は、金属めっき層１２を構成するＮｉめっきの表面に、第２の金属めっき層１３を設けずに、第２の貴金属めっき層である貴金属めっき層１４を設けた金属板を用いた場合における樹脂封止の状態を示している。金属めっき層１２を構成するＮｉめっきの表面に、第２の金属めっき層１３を設け、第２の金属めっき層１３の表面に第２の貴金属めっき層である貴金属めっき層１４を設けた金属板を用いた場合は、図２(j’)に示すように、樹脂封止したときに樹脂の面から貴金属めっき層１４が突出した状態となる。なお、ここでは、便宜上、第２の金属めっき層１３を設けずに、第２の貴金属めっき層である貴金属めっき層１４を設けた金属板を用いるものとする。なお、第２の金属めっき層１３を設けずに、第２の貴金属めっき層である貴金属めっき層１４を設けた金属板を用いた場合、樹脂封止の際には、端子パターンのめっきによる端子の高さの不均一さにより外部端子面に樹脂が回りこむことがある。その場合には、封止した樹脂の表面を研磨して外部端子面を露出させる。これにより、本実施形態の半導体装置用基板が完成する。
このようにして製造された第１実施形態の半導体装置用基板を用いた半導体装置の製造は次のようにして行う。図４は図２に示す製造工程を経て製造された第１実施形態の半導体装置用基板を用いた樹脂封止型半導体装置の製造工程の一例を示す説明図である。図４(a)は、金属めっき層１２を構成するＮｉめっきの表面に、第２の金属めっき層１３を設けずに、第２の貴金属めっき層である貴金属めっき層１４を設けて所定部位を樹脂封止した半導体装置用基板を示している。金属めっき層１２を構成するＮｉめっきの表面に、第２の金属めっき層１３を設け、第２の金属めっき層１３の表面に第２の貴金属めっき層である貴金属めっき層１４を設けて所定部位を樹脂封止した半導体装置用基板を用いる場合は、図４(a’)に示すように、樹脂の面から貴金属めっき層１４が突出した状態となる。なお、以下の説明では、便宜上、第２の金属めっき層１３を設けずに、第２の貴金属めっき層である貴金属めっき層１４を設けて所定部位を樹脂封止した半導体装置用基板を用いるものとする。
まず、図４(a)に示す半導体装置用基板の金属板に対してエッチングを施し、金属板を溶解等により除去する。これにより、内部端子、配線部、外部端子の表面が樹脂面から面一に露出する。図４(b)は、このときの状態を示している。
次いで、半導体素子を金属板を除去したことで現れた内部端子面側に搭載し、半導体素子の電極を、樹脂面から面一に露出した内部端子と接続させる。この場合、フリップチップ方式では、図４(c)に示すように、半導体素子の電極と内部端子とを接続させる。また、ワイヤー方式では、図４(d)に示すように、半導体素子の電極と内部端子とをワイヤーで連結する。なお、第１実施形態の半導体装置用基板を用いて図４(a)、図４(b)に示す半導体装置の製造工程を経て露出した内部端子の表面が樹脂面と面一となるため、半導体素子を安定した状態で搭載できる。なお、ここでは、便宜上、半導体素子を固定するダイボンディングに関しては説明を省略する。
次いで、図４(e)に示すように、半導体素子を搭載した面を樹脂で封止する。これにより、半導体装置が完成する。なお、図４(a)〜図４(e)は、半導体装置用基板の上下方向を変えないで図示している。
まず、図４(a)に示す半導体装置用基板の金属板に対してエッチングを施し、金属板を溶解等により除去する。これにより、内部端子、配線部、外部端子の表面が樹脂面から面一に露出する。図４(b)は、このときの状態を示している。
次いで、半導体素子を金属板を除去したことで現れた内部端子面側に搭載し、半導体素子の電極を、樹脂面から面一に露出した内部端子と接続させる。この場合、フリップチップ方式では、図４(c)に示すように、半導体素子の電極と内部端子とを接続させる。また、ワイヤー方式では、図４(d)に示すように、半導体素子の電極と内部端子とをワイヤーで連結する。なお、第１実施形態の半導体装置用基板を用いて図４(a)、図４(b)に示す半導体装置の製造工程を経て露出した内部端子の表面が樹脂面と面一となるため、半導体素子を安定した状態で搭載できる。なお、ここでは、便宜上、半導体素子を固定するダイボンディングに関しては説明を省略する。
次いで、図４(e)に示すように、半導体素子を搭載した面を樹脂で封止する。これにより、半導体装置が完成する。なお、図４(a)〜図４(e)は、半導体装置用基板の上下方向を変えないで図示している。
完成した半導体装置を、図４(e)に示した向きとは上下方向の向きを反転させて外部部材に搭載する。この場合、外部端子のみが樹脂から露出していることで、外部部材に設けられた接続用端子と容易に接続できる。図４(f)はこのときの状態を示している。
比較例
次に、本実施形態の半導体装置用基板の比較例として、従来の半導体装置用基板の構成を説明する。図５は比較例にかかる従来の半導体装置用基板の製造工程を示す説明図である。図６は図５の製造工程における半導体装置用基板の状態の変化を示す平面図である。
次に、本実施形態の半導体装置用基板の比較例として、従来の半導体装置用基板の構成を説明する。図５は比較例にかかる従来の半導体装置用基板の製造工程を示す説明図である。図６は図５の製造工程における半導体装置用基板の状態の変化を示す平面図である。
比較例の半導体装置用基板は、図５(d)に示すように、金属板上に形成される内部端子、配線部、外部端子の表面が、金属板の面から略同じ高さに形成されている。
このように構成される比較例の半導体装置用基板は、例えば、次のようにして製造される。
図５(a)〜図５(d)に示すように、半導体装置用基板となる金属板の両面へのレジストマスク用のドライフィルムレジストのラミネート、表面側及び裏面側におけるガラスマスクを用いた露光・現像によるパターンＡ及び全面のレジストマスクの形成、レジストマスクから露出している金属板の部位へのめっきまでは、図２(a)〜図２(d)に示した第１実施形態の半導体装置用基板の製造工程と略同じである。
比較例の半導体装置用基板は、図５(d)の状態から両面のレジストマスクを剥離することによって完成し、図２(e)〜図２(j)に示した工程を経ない点で第１実施形態の半導体装置用基板の製造工程とは異なる。
図５(a)〜図５(d)に示すように、半導体装置用基板となる金属板の両面へのレジストマスク用のドライフィルムレジストのラミネート、表面側及び裏面側におけるガラスマスクを用いた露光・現像によるパターンＡ及び全面のレジストマスクの形成、レジストマスクから露出している金属板の部位へのめっきまでは、図２(a)〜図２(d)に示した第１実施形態の半導体装置用基板の製造工程と略同じである。
比較例の半導体装置用基板は、図５(d)の状態から両面のレジストマスクを剥離することによって完成し、図２(e)〜図２(j)に示した工程を経ない点で第１実施形態の半導体装置用基板の製造工程とは異なる。
このようにして製造された比較例の半導体装置用基板を用いた半導体装置の組立ては次のようにして行われる。図７は図５に示す製造工程を経て製造された比較例の半導体装置用基板を用いた樹脂封止型半導体装置の製造工程を示す説明図である。
まず、図７(a)、図７(b)に示す半導体装置用基板の金属板における内部端子、配線部、外部端子となるめっき層が突出した側に、半導体素子を搭載し半導体素子の電極を内部端子と接続させる。この場合、フリップチップ方式では、図７(a)に示すように、半導体素子の電極と内部端子とを接続させる。また、ワイヤー方式では、図７(b)に示すように、半導体素子の電極と内部端子とをワイヤーで連結する。なお、半導体素子を搭載する面は、めっき加工による形成された厚さのばらつきから高低差を有しているため安定した状態には搭載することが難しい。そこで、半導体素子を搭載する金属板と半導体素子との隙間にフィルム状やペースト状の接着材料を用いた接着層を設け、半導体素子を搭載した際に半導体素子と内部端子の一部が接触して半導体素子が傾くことが無いよう接着層を介して金属板に半導体素子を固定させる。
次いで、図７(c)に示すように、半導体素子を搭載した面を樹脂で封止する。
次いで、半導体装置用基板の金属板にエッチングを施し、金属板を溶解除去する。これにより、半導体装置の裏面側には内部端子、配線部、外部端子の表面が樹脂面から面一に露出する。図７(d)は、このときの状態を示している。
次いで、図７(e)に示すように、半導体装置の裏面側を樹脂で覆い、外部端子の一部の表面が露出するように、樹脂に開口部を加工して外部絶縁層を形成する。これにより、半導体装置が完成する。
まず、図７(a)、図７(b)に示す半導体装置用基板の金属板における内部端子、配線部、外部端子となるめっき層が突出した側に、半導体素子を搭載し半導体素子の電極を内部端子と接続させる。この場合、フリップチップ方式では、図７(a)に示すように、半導体素子の電極と内部端子とを接続させる。また、ワイヤー方式では、図７(b)に示すように、半導体素子の電極と内部端子とをワイヤーで連結する。なお、半導体素子を搭載する面は、めっき加工による形成された厚さのばらつきから高低差を有しているため安定した状態には搭載することが難しい。そこで、半導体素子を搭載する金属板と半導体素子との隙間にフィルム状やペースト状の接着材料を用いた接着層を設け、半導体素子を搭載した際に半導体素子と内部端子の一部が接触して半導体素子が傾くことが無いよう接着層を介して金属板に半導体素子を固定させる。
次いで、図７(c)に示すように、半導体素子を搭載した面を樹脂で封止する。
次いで、半導体装置用基板の金属板にエッチングを施し、金属板を溶解除去する。これにより、半導体装置の裏面側には内部端子、配線部、外部端子の表面が樹脂面から面一に露出する。図７(d)は、このときの状態を示している。
次いで、図７(e)に示すように、半導体装置の裏面側を樹脂で覆い、外部端子の一部の表面が露出するように、樹脂に開口部を加工して外部絶縁層を形成する。これにより、半導体装置が完成する。
なお、外部絶縁層の形成は、次のようにして行われる。
例えば、図７(f)に示す樹脂面から内部端子、配線部、外部端子の表面が面一に露出した側に、図７(g)に示すように、レジストマスク用の液状ソルダーレジストを塗布し、ガラス転移点を僅かに下回る温度で加熱しプレキュア（予備硬化）を行う（図７(h)）。
次いで、図７(i)に示すように、外部端子となる部位に開口部を形成するためのパターンが形成されたガラスマスクを用いて、予備硬化したソルダーレジストを露光・現像する。そして、図７(j)に示すように、外部端子となる部位に開口部を形成するためのパターンのレジストマスクを形成する。その後、レジストマスクに対し最終的な強度を得るために更に加熱するポストキュアを行う（図７(k)）。
これにより、図７(e)に示す半導体装置が完成する。
例えば、図７(f)に示す樹脂面から内部端子、配線部、外部端子の表面が面一に露出した側に、図７(g)に示すように、レジストマスク用の液状ソルダーレジストを塗布し、ガラス転移点を僅かに下回る温度で加熱しプレキュア（予備硬化）を行う（図７(h)）。
次いで、図７(i)に示すように、外部端子となる部位に開口部を形成するためのパターンが形成されたガラスマスクを用いて、予備硬化したソルダーレジストを露光・現像する。そして、図７(j)に示すように、外部端子となる部位に開口部を形成するためのパターンのレジストマスクを形成する。その後、レジストマスクに対し最終的な強度を得るために更に加熱するポストキュアを行う（図７(k)）。
これにより、図７(e)に示す半導体装置が完成する。
完成した半導体装置を外部部材に搭載する。この場合、外部端子がレジストマスクの開口面より内側で露出している。そこで、開口部に半田ボールを埋設することで外部部材の端子と電気的に接続させる。図７(l)は、このときの状態を示している。
第１実施形態と比較例の半導体装置の比較
このように、比較例の半導体装置用基板では、外部端子と内部端子及び配線部を構成するめっき層の厚みが、ほぼ同じに形成されているため、その後の半導体装置の製造工程において、めっき層を埋設するための絶縁層を形成し、その絶縁層に外部端子と接続するための開口部を加工する必要があり、半導体装置の組立てにおける工程が増える結果、製造の遅延等を招き、生産性が悪化する。
これに対し、第１実施形態の半導体装置用基板によれば、外部端子と、内部端子及び配線部とに高低差を設け、樹脂で内部端子及び配線部のみを封止し、外部端子のみを露出させたので、比較例の半導体装置用基板とは異なり、半導体装置の製造工程において外部部材との接続面に開口部を加工する必要がなく、その分、工程数が減少し、生産性が向上する。
このように、比較例の半導体装置用基板では、外部端子と内部端子及び配線部を構成するめっき層の厚みが、ほぼ同じに形成されているため、その後の半導体装置の製造工程において、めっき層を埋設するための絶縁層を形成し、その絶縁層に外部端子と接続するための開口部を加工する必要があり、半導体装置の組立てにおける工程が増える結果、製造の遅延等を招き、生産性が悪化する。
これに対し、第１実施形態の半導体装置用基板によれば、外部端子と、内部端子及び配線部とに高低差を設け、樹脂で内部端子及び配線部のみを封止し、外部端子のみを露出させたので、比較例の半導体装置用基板とは異なり、半導体装置の製造工程において外部部材との接続面に開口部を加工する必要がなく、その分、工程数が減少し、生産性が向上する。
また、比較例の半導体装置用基板では、複数の内部端子の上面の高さは数μｍの高低差を有するばらつきを持っためっき層で形成されるため、半導体素子を搭載して内部端子部と電気的な接続を行う際に、半導体素子が傾いた状態で搭載されたり、電気的な接続において導通不良となる。
これに対し、第１実施形態の半導体装置用基板によれば、その後の半導体装置の製造工程において、半導体素子を搭載する内部端子面および半導体素子と電気的接続をする内部端子部の高さが均一になるため、半導体素子と内部端子部との電気的な接続の信頼性が向上する。
これに対し、第１実施形態の半導体装置用基板によれば、その後の半導体装置の製造工程において、半導体素子を搭載する内部端子面および半導体素子と電気的接続をする内部端子部の高さが均一になるため、半導体素子と内部端子部との電気的な接続の信頼性が向上する。
実施例
次に、本発明の半導体装置用基板及びその製造方法の実施例を説明する。
なお、各工程には、薬液洗浄や水洗浄等を含む前処理・後処理を実施するが一般的な処理であるので記載を省略する。
まず、金属板として、リードフレーム材としても使用されている板厚０．１５ｍｍの銅材を用意した。
レジストマスク形成工程においては、金属板の両面に、厚さ２５μｍのドライフィルムレジスト（旭化成社製：ＡＱ−２５５８）をラミネートした（図２(a)参照）。
次に、表面側に所定の位置にめっきを形成するためのパターンＡが形成されたガラスマスクを用いて表面側のドライフィルムレジストに露光・現像を行い、めっきを形成する部分が開口されたレジストマスクを形成した（図２(b)、図２(c)参照）。裏面側のドライフィルムレジストに対しては、金属板の裏面全体を覆うレジストマスクを形成した。この露光・現像は従来工法と同様で、露光用のガラスマスクをドライフィルムレジストに密着させ、紫外線を照射することによって、パターンＡをドライフィルムレジストに露光し、炭酸ナトリウムにより現像を行なった。
次のめっき工程では、形成したレジストマスクから露出している金属板に一般的なめっき前処理を行なった後、順にＡｕを０．００３μｍ以上、Ｐｄを０．０１μｍ以上、Ｎｉを６μｍ以上となるようにめっきを施した（図２(d)参照）。
次に、両面のレジストマスクを剥離し、両面に同じドライフィルムレジストをラミネートした（図２(e)参照）。このとき、形成する第２の金属めっき層の厚さに応じてレジストの厚さを選定する必要があるが、本実施例では第２の金属めっき層を１５〜４０μｍとなるよう形成するため表面側のみ厚さが５０μｍのレジストを用い、裏面側は厚さが２５μｍのレジストを用いた。
そして、先に形成しためっき層の一部であって、外部端子となる部分に重ねてめっきを形成するためのパターンＢが形成されたガラスマスクを用いて露光・現像を行ってレジストマスクを形成した（図２(f)、図２(g)参照）。なお、裏面側は、前回のレジストマスク形成工程と同様、全体を覆うレジストマスクを形成した。
次のめっき工程では、形成したレジストマスクから露出しているＮｉめっき面に順にＮｉを４０μｍ以上、Ｐｄを０．０１μｍ以上、Ａｕを０．００３μｍ以上となるようにめっきを施し（図２(h)参照）、次いで、両面のレジストマスクを除去した（図２(i)参照）。
次いで、金属板における内部端子、配線部、外部端子に対応するめっき層が突出した側に、外部端子となる貴金属めっき層の表面が露出するようにして、その他の部位を樹脂で封止し（図２(j)参照）、半導体装置用基板を作製した。
完成した半導体装置用基板の金属板（銅材）をエッチング除去し（図４(b)参照）、樹脂で固定されためっき層を配線として、金属板と接していた面側に半導体素子を搭載して内部端子と導通をとり（図４(c)参照）、半導体素子搭載部を樹脂封止することで外部端子の表面が樹脂の面から露出した状態の半導体装置を得た（図４(e)参照）。
次に、本発明の半導体装置用基板及びその製造方法の実施例を説明する。
なお、各工程には、薬液洗浄や水洗浄等を含む前処理・後処理を実施するが一般的な処理であるので記載を省略する。
まず、金属板として、リードフレーム材としても使用されている板厚０．１５ｍｍの銅材を用意した。
レジストマスク形成工程においては、金属板の両面に、厚さ２５μｍのドライフィルムレジスト（旭化成社製：ＡＱ−２５５８）をラミネートした（図２(a)参照）。
次に、表面側に所定の位置にめっきを形成するためのパターンＡが形成されたガラスマスクを用いて表面側のドライフィルムレジストに露光・現像を行い、めっきを形成する部分が開口されたレジストマスクを形成した（図２(b)、図２(c)参照）。裏面側のドライフィルムレジストに対しては、金属板の裏面全体を覆うレジストマスクを形成した。この露光・現像は従来工法と同様で、露光用のガラスマスクをドライフィルムレジストに密着させ、紫外線を照射することによって、パターンＡをドライフィルムレジストに露光し、炭酸ナトリウムにより現像を行なった。
次のめっき工程では、形成したレジストマスクから露出している金属板に一般的なめっき前処理を行なった後、順にＡｕを０．００３μｍ以上、Ｐｄを０．０１μｍ以上、Ｎｉを６μｍ以上となるようにめっきを施した（図２(d)参照）。
次に、両面のレジストマスクを剥離し、両面に同じドライフィルムレジストをラミネートした（図２(e)参照）。このとき、形成する第２の金属めっき層の厚さに応じてレジストの厚さを選定する必要があるが、本実施例では第２の金属めっき層を１５〜４０μｍとなるよう形成するため表面側のみ厚さが５０μｍのレジストを用い、裏面側は厚さが２５μｍのレジストを用いた。
そして、先に形成しためっき層の一部であって、外部端子となる部分に重ねてめっきを形成するためのパターンＢが形成されたガラスマスクを用いて露光・現像を行ってレジストマスクを形成した（図２(f)、図２(g)参照）。なお、裏面側は、前回のレジストマスク形成工程と同様、全体を覆うレジストマスクを形成した。
次のめっき工程では、形成したレジストマスクから露出しているＮｉめっき面に順にＮｉを４０μｍ以上、Ｐｄを０．０１μｍ以上、Ａｕを０．００３μｍ以上となるようにめっきを施し（図２(h)参照）、次いで、両面のレジストマスクを除去した（図２(i)参照）。
次いで、金属板における内部端子、配線部、外部端子に対応するめっき層が突出した側に、外部端子となる貴金属めっき層の表面が露出するようにして、その他の部位を樹脂で封止し（図２(j)参照）、半導体装置用基板を作製した。
完成した半導体装置用基板の金属板（銅材）をエッチング除去し（図４(b)参照）、樹脂で固定されためっき層を配線として、金属板と接していた面側に半導体素子を搭載して内部端子と導通をとり（図４(c)参照）、半導体素子搭載部を樹脂封止することで外部端子の表面が樹脂の面から露出した状態の半導体装置を得た（図４(e)参照）。
以上、本発明の半導体装置用基板の実施形態及び実施例について説明したが、本発明の半導体装置用基板は、上記実施形態及び実施例の構成に限定されるものではない。
例えば、第１実施形態の半導体装置用基板では、第１の貴金属めっき層にＡｕ、Ｐｄ、金属めっき層にＮｉ、第２の金属めっき層にＮｉ、第２の貴金属めっき層にＰｄ、Ａｕを用いたが、本発明の半導体装置用基板における第１の貴金属めっき層、金属めっき層（又は金属めっき層と第２の金属めっき層）、第２の貴金属めっき層の形成に用いるめっきの組み合わせは、これに限定されるものではなく、変形例として、次の表１に示すようなめっきを施した第１の貴金属めっき層、金属めっき層（又は金属めっき層と第２の金属めっき層）、第２の貴金属めっき層を組み合わせて、本発明の半導体装置用基板を構成してもよい。なお表１では、めっきが各変形例において欄の上から順に施されるものとして示してある。
表１ 半導体装置用基板を構成するめっきの組合せ
例えば、第１実施形態の半導体装置用基板では、第１の貴金属めっき層にＡｕ、Ｐｄ、金属めっき層にＮｉ、第２の金属めっき層にＮｉ、第２の貴金属めっき層にＰｄ、Ａｕを用いたが、本発明の半導体装置用基板における第１の貴金属めっき層、金属めっき層（又は金属めっき層と第２の金属めっき層）、第２の貴金属めっき層の形成に用いるめっきの組み合わせは、これに限定されるものではなく、変形例として、次の表１に示すようなめっきを施した第１の貴金属めっき層、金属めっき層（又は金属めっき層と第２の金属めっき層）、第２の貴金属めっき層を組み合わせて、本発明の半導体装置用基板を構成してもよい。なお表１では、めっきが各変形例において欄の上から順に施されるものとして示してある。
表１ 半導体装置用基板を構成するめっきの組合せ
本発明の半導体装置用基板は、表面実装型の封止樹脂型半導体装置を組み立てることが必要とされる分野に有用である。
１ 金属板
１１ 第１の貴金属めっき層
１１ａ Ａｕめっき層（第１の貴金属めっき層）
１１ｂ Ｐｄめっき層（第１の貴金属めっき層）
１２ Ｎｉめっき層（金属めっき層）
１３ Ｎｉめっき層（第２の金属めっき層）
１４ 第２の貴金属めっき層
１４ａ Ｐｄめっき層（第２の貴金属めっき層）
１４ｂ Ａｕめっき層（第２の貴金属めっき層）
１５ 樹脂層
１１ 第１の貴金属めっき層
１１ａ Ａｕめっき層（第１の貴金属めっき層）
１１ｂ Ｐｄめっき層（第１の貴金属めっき層）
１２ Ｎｉめっき層（金属めっき層）
１３ Ｎｉめっき層（第２の金属めっき層）
１４ 第２の貴金属めっき層
１４ａ Ｐｄめっき層（第２の貴金属めっき層）
１４ｂ Ａｕめっき層（第２の貴金属めっき層）
１５ 樹脂層
Claims (4)
- 金属板上における所定部位に内部端子となる第１の貴金属めっき層が形成され、前記第１の貴金属めっき層の上に該第１の貴金属めっき層と同一形状で金属めっき層が形成され、前記金属めっき層の上に部分的に外部端子となる第２の貴金属めっき層が形成され、更に前記金属板および前記金属めっき層における前記第２の貴金属めっき層が形成されていない部位の上に前記第２の貴金属めっき層の上面を露出させた状態で樹脂層が形成されていることを特徴とする半導体装置用基板。
- 前記金属めっき層と前記第２の貴金属めっき層との間に、第２の貴金属めっき層と同一形状で第２の金属めっき層が形成されていることを特徴とする請求項１に記載の半導体装置用基板。
- 前記金属板側から順に、前記第１の貴金属めっき層としてのＡｕめっき層、Ｐｄめっき層、前記金属めっき層および前記第２の金属めっき層としてのＮｉめっき層、前記第２の貴金属めっき層としてのＰｄめっき層、Ａｕめっき層が形成されていることを特徴とする請求項１または２に記載の半導体装置用基板。
- 金属板上にパターンＡの開口部を有するレジストマスクを形成し、前記パターンＡの開口部に第１の貴金属めっき層を形成し、前記第１の貴金属めっき層の上に該第１の貴金属めっき層と同一形状で金属めっき層を形成し、前記レジストマスクを剥離した後、前記金属めっき層の一部が露出するパターンＢの開口部を有する第２のレジストマスクを形成し、前記パターンＢの開口部に第２の貴金属めっき層或いは第２の金属めっき層と前記第２の貴金属めっき層を形成し、前記第２のレジストマスクを剥離した後、前記金属板および前記金属めっき層における前記第２の貴金属めっき層が形成されていない部位の上に該第２の貴金属めっき層の上面を露出させるように樹脂層を形成することを特徴とする半導体装置用基板の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014263554A JP2016122808A (ja) | 2014-12-25 | 2014-12-25 | 半導体装置用基板及びその製造方法 |
| TW104143751A TWI677944B (zh) | 2014-12-25 | 2015-12-25 | 半導體裝置用基板、半導體裝置用配線構件及其等之製造方法、以及使用半導體裝置用基板之半導體裝置之製造方法 |
| PCT/JP2015/086254 WO2016104713A1 (ja) | 2014-12-25 | 2015-12-25 | 半導体装置用基板、半導体装置用配線部材及びそれらの製造方法、並びに、半導体装置用基板を用いた半導体装置の製造方法 |
| US15/539,481 US10276422B2 (en) | 2014-12-25 | 2015-12-25 | Semiconductor device substrate, semiconductor device wiring member and method for manufacturing them, and method for manufacturing semiconductor device using semiconductor device substrate |
| KR1020177017444A KR102403960B1 (ko) | 2014-12-25 | 2015-12-25 | 반도체 장치용 기판, 반도체 장치용 배선부재 및 그 제조 방법 및 반도체 장치용 기판을 이용한 반도체 장치의 제조 방법 |
| CN201580071178.8A CN107112289B (zh) | 2014-12-25 | 2015-12-25 | 半导体装置用基板、半导体装置用布线构件及它们的制造方法、以及利用半导体装置用基板进行的半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014263554A JP2016122808A (ja) | 2014-12-25 | 2014-12-25 | 半導体装置用基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016122808A true JP2016122808A (ja) | 2016-07-07 |
Family
ID=56327528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014263554A Pending JP2016122808A (ja) | 2014-12-25 | 2014-12-25 | 半導体装置用基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016122808A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11312749A (ja) * | 1998-02-25 | 1999-11-09 | Fujitsu Ltd | 半導体装置及びその製造方法及びリードフレームの製造方法 |
| JP2002261190A (ja) * | 2001-02-28 | 2002-09-13 | Sony Corp | 半導体装置、その製造方法及び電子機器 |
| JP2005244033A (ja) * | 2004-02-27 | 2005-09-08 | Torex Semiconductor Ltd | 電極パッケージ及び半導体装置 |
| JP2009164594A (ja) * | 2007-12-11 | 2009-07-23 | Dainippon Printing Co Ltd | 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法 |
| JP2011238964A (ja) * | 2006-12-14 | 2011-11-24 | Advanpack Solutions Pte Ltd | 半導体パッケージおよびこの製造方法 |
-
2014
- 2014-12-25 JP JP2014263554A patent/JP2016122808A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11312749A (ja) * | 1998-02-25 | 1999-11-09 | Fujitsu Ltd | 半導体装置及びその製造方法及びリードフレームの製造方法 |
| JP2002261190A (ja) * | 2001-02-28 | 2002-09-13 | Sony Corp | 半導体装置、その製造方法及び電子機器 |
| JP2005244033A (ja) * | 2004-02-27 | 2005-09-08 | Torex Semiconductor Ltd | 電極パッケージ及び半導体装置 |
| JP2011238964A (ja) * | 2006-12-14 | 2011-11-24 | Advanpack Solutions Pte Ltd | 半導体パッケージおよびこの製造方法 |
| JP2009164594A (ja) * | 2007-12-11 | 2009-07-23 | Dainippon Printing Co Ltd | 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106169458B (zh) | 半导体元件安装用引线框架与半导体装置及其制造方法 | |
| JP2017212290A (ja) | 光半導体装置用リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法 | |
| JP6676854B2 (ja) | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 | |
| KR102570206B1 (ko) | 다열형 반도체 장치용 배선 부재 및 그 제조 방법 | |
| JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
| JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
| JP6562493B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JP6485777B2 (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
| CN109314089B (zh) | 多列型半导体装置用布线构件及其制造方法 | |
| CN108155170B (zh) | 引线框 | |
| JP2016122808A (ja) | 半導体装置用基板及びその製造方法 | |
| JP2016122807A (ja) | 半導体装置用基板及びその製造方法 | |
| JP2016122809A (ja) | 半導体装置用配線部材及びその製造方法 | |
| JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
| CN107112289B (zh) | 半导体装置用基板、半导体装置用布线构件及它们的制造方法、以及利用半导体装置用基板进行的半导体装置的制造方法 | |
| JP2018088512A (ja) | 半導体装置用配線部材 | |
| JP6562494B2 (ja) | 半導体装置の製造方法 | |
| JP6485776B2 (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
| JP6460407B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
| KR102570205B1 (ko) | 다열형 반도체 장치용 배선 부재 및 그 제조 방법 | |
| JP6562495B2 (ja) | 半導体装置の製造方法 | |
| JP2016225430A (ja) | 半導体装置用基板及びその製造方法、半導体装置及びその製造方法 | |
| JP2017216366A (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
| JP2017045945A (ja) | リードフレーム及び半導体装置、並びにそれらの製造方法 | |
| JP2018093157A (ja) | 半導体装置用配線部材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180111 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180315 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180525 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180910 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180919 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20181122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200124 |