CN106449465B - 一种存储器芯片上测试单个比特的方法 - Google Patents

一种存储器芯片上测试单个比特的方法 Download PDF

Info

Publication number
CN106449465B
CN106449465B CN201611085661.4A CN201611085661A CN106449465B CN 106449465 B CN106449465 B CN 106449465B CN 201611085661 A CN201611085661 A CN 201611085661A CN 106449465 B CN106449465 B CN 106449465B
Authority
CN
China
Prior art keywords
memory chip
word line
conductive layer
testing
single bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611085661.4A
Other languages
English (en)
Other versions
CN106449465A (zh
Inventor
汤光敏
张顺勇
高慧敏
卢勤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201611085661.4A priority Critical patent/CN106449465B/zh
Publication of CN106449465A publication Critical patent/CN106449465A/zh
Application granted granted Critical
Publication of CN106449465B publication Critical patent/CN106449465B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors

Abstract

本发明提供了一种存储器芯片上测试单个比特的方法，包括步骤：提供存储器芯片，将所述存储器芯片减薄到目标比特的字线层；在所述字线层的栅极上形成导电层；提供测试信号给所述导电层，通过探针测试单个比特的电气特性。在本发明提供的存储器芯片上测试单个比特的方法中，首先将存储器芯片减薄到字线层，暴露出字线层的栅极，在栅极上形成导电层，然后通过给所述导电层提供测试信号，可实现将所有连接导电层的栅极打开，再通过探针测试单个比特的电气特性，完成存储器芯片上单个比特的失效测试。

Description

一种存储器芯片上测试单个比特的方法
技术领域
本发明涉及半导体制造领域，特别涉及一种存储器芯片上测试单个比特的方法。
背景技术
在半导体制造中，半导体芯片制造对工艺要求非常高，整个工艺过程需要经过很多道测试，从而发现质量问题，最终才能保证产品的质量。从半导体集成电路中一种存储器芯片(3D NAND)的失效分析来说，单个比特(bit)失效(fail)是很常见的失效模式，FA(Failure Analysis)工程师在对单个失效比特进行分析时，需要将电性与物性的数据相结合来判断最终的失效模式。
随着半导体技术的进步，近年来存储器芯片(3D NAND)技术蓬勃发展，不断进步，并有逐渐成为主流技术的趋势，因而对于这种具有三维(3D)结构的存储器芯片的失效模式分析就显得尤为重要。现有技术中，对于具有三维结构的存储器芯片的电性数据收集，最常见的方式是使用测试机来测试目标器件，从而收集所需要的电性数据。然而，测试机测试时是将测试机的探针卡与芯片的铝触点(Al Pad)相连接进行测试的，一旦存储器芯片触点不完整，或者需要分析的存储器芯片的触点已经被处理掉时，测试机就无法进行测试了。
因此，如何方便地对存储器芯片上单个比特进行失效测试是本领域技术人员需要解决的问题。
发明内容
本发明的目的在于提供一种存储器芯片上测试单个比特的方法，解决存储器芯片上对单个比特进行失效测试不方便的问题。
为解决上述技术问题，本发明提供一种存储器芯片上测试单个比特的方法，包括如下步骤：
提供存储器芯片，将所述存储器芯片减薄到目标比特的字线层；
在所述字线层的栅极上形成导电层；
提供测试信号给所述导电层，通过探针测试单个比特的电气特性。
可选的，在所述存储器芯片上测试单个比特的方法中，通过研磨的方式将所述存储器芯片减薄到目标比特的字线层。
可选的，在所述存储器芯片上测试单个比特的方法中，将所述存储器芯片减薄到目标比特的字线层之后，在所述字线层的栅极上形成导电层之前，还包括清洁减薄后的存储器芯片。
可选的，在所述存储器芯片上测试单个比特的方法中，所述导电层的材料包括铂、铝、铜或金中一种及其组合。
可选的，在所述存储器芯片上测试单个比特的方法中，通过聚焦离子束电镀的方式在所述字线层的栅极上形成导电层。
可选的，在所述存储器芯片上测试单个比特的方法中，所述导电层的厚度为200nm～500nm。
可选的，在所述存储器芯片上测试单个比特的方法中，通过探针测试单个比特的栅极、源极或漏极中一个或多个。
可选的，在所述存储器芯片上测试单个比特的方法中，所述探针为纳米点针台上的探针。
可选的，在所述存储器芯片上测试单个比特的方法中，所述探针的数量为多个。
可选的，在所述存储器芯片上测试单个比特的方法中，所述存储器芯片为钨栓塞层结构的存储器芯片。
综上所述，在本发明提供的存储器芯片上测试单个比特的方法中，首先将存储器芯片减薄到字线层，暴露出字线层的栅极，在栅极上形成导电层，然后通过给所述导电层提供测试信号，可实现将所有连接导电层的栅极打开，再通过探针测试单个比特的电气特性，完成存储器芯片上单个比特的失效测试。
附图说明
图1是本发明实施例的存储器芯片上测试单个比特的形成方法的流程图。
具体实施方式
为了使本发明的目的、特征和优点能够更加明显易懂，请参阅附图。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容所能涵盖的范围内。
如图1所示，本发明提供一种存储器芯片上测试单个比特的方法，包括如下步骤，
S10：提供存储器芯片，将所述存储器芯片减薄到目标比特的字线层；
S20：在所述字线层的栅极上形成导电层；
S30：提供测试信号给所述导电层，通过探针测试单个比特的电气特性。
下面根据图1所示的流程图更详细的介绍每个步骤中本发明的内容。
首先，根据步骤S10，提供需要进行分析的存储器芯片，将所述存储器芯片减薄到目标比特的字线层，到达测试所需要的层结构区域，即到达需要进行失效测试的目标比特。由于现有的存储器芯片设计通常是采用三维结构，即具有多层器件连接起来形成的立体结构，因此，技术人员可以根据不同的存储器芯片的不同设计，从特定的角度和/或方向来对存储器芯片进行减薄，暴露目标层结构区域，到达目标比特的字线层，从而为后续的测试提供基础。
可选的，通过研磨的方式将所述存储器芯片减薄到目标比特的字线层，通过研磨方式来减薄存储器芯片直到到达所需要测试的目标层，例如，可通过化学机械研磨(CMP)的方式，在其它的实施方式中，本领域技术人员也可以采用激光切割或化学刻蚀等其它物理和/或化学方式达到减薄的目的，同样也能达到暴露目标层的目的。可选的，将所述存储器芯片减薄到目标比特的字线层之后，在所述字线层的栅极上形成导电层之前，还包括清洁减薄后的存储器芯片的步骤，从而保证存储器芯片的待测试的表面的清洁度，防止残留物等其它因素影响测试结果，具体的实施方式中，可采用去离子水等溶液来清洗待测试的表面。
接着，根据步骤S20，在所述字线层的栅极上形成导电层，通过导电层来提供测试信号给目标比特，要开启一比特,需要将该比特对应字线的栅极打开，即给栅极加测试信号，由于单个比特都是独立分开的，可通过导电层可以将所有栅极连接在一起，以便只要一个测试信号便可以将所有栅极打开，输入测试信号后可对选定的目标比特进行失效测试。可选的，所述导电层的材料包括铂、铝、铜或金中一种及其组合，可以理解的，导电层既可选用导电性能较佳的金属材料及其组合物，同样也可以选用非金属材料。可选的，通过聚焦离子束(FIB，Focused Ion Beam)电镀的方式在所述字线层的栅极上形成导电层，利用电透镜将离子束聚来完成电镀。可选的，所述导电层的厚度为200nm～500nm，上述厚度范围以确保探针与导电层接触的时候，探针不会将导电层扎穿，影响导电性能。
然后，根据步骤S30，提供测试信号给所述导电层，通过探针测试单个比特的电气特性，技术人员根据存储器芯片的不同型号来确定测试信号，例如提供不同的电压，从而测试得到单个比特的电气特性的测试数据。可选的，通过探针测试单个比特的栅极(Gate)、源极(Source)或漏极(Drain)中一个或多个，以及还可以包括测试目标比特上的阱区(Bulk)，通过设定相应的测试条件，例如提供不同的测试信号以及不同的接触位置等，从而得到所需要的测试数据。可选的，所述探针为纳米点针台上的探针，字线的器件结构的尺寸可达到纳米级别，可使用到探针为纳米级别的测试设备纳米点针台来进行测试。可选的，所述探针的数量为多个，可通多个探针同时进行测试或组合起来进行测试，即可实现分别测试不相关联的不同的测试目标或测试同一目标不同的选定区域。可选的，所述存储器芯片为钨栓塞层结构的存储器芯片，本发明的方法可用于测试钨栓塞层结构的存储器芯片。
综上所述，在本发明提供的存储器芯片上测试单个比特的方法中，首先将存储器芯片减薄到字线层，暴露出字线层的栅极，在栅极上形成导电层，然后通过给所述导电层提供测试信号，可实现将所有连接导电层的栅极打开，再通过探针测试单个比特的电气特性，完成存储器芯片上单个比特的失效测试。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (9)

1.一种存储器芯片上测试单个比特的方法，其特征在于，包括如下步骤：
提供存储器芯片，将所述存储器芯片减薄到目标比特的字线层；
在所述字线层的栅极上形成导电层，所述导电层将所有的所述栅极连接在一起，且所述导电层的厚度为200nm～500nm；
提供测试信号给所述导电层以打开所有所述栅极，通过探针测试单个比特的电气特性。
2.根据权利要求1所述的存储器芯片上测试单个比特的方法，其特征在于，通过研磨的方式将所述存储器芯片减薄到目标比特的字线层。
3.根据权利要求1所述的存储器芯片上测试单个比特的方法，其特征在于，将所述存储器芯片减薄到目标比特的字线层之后，在所述字线层的栅极上形成导电层之前，所述存储器芯片上测试单个比特的方法还包括：清洁减薄后的存储器芯片。
4.根据权利要求1所述的存储器芯片上测试单个比特的方法，其特征在于，所述导电层的材料包括铂、铝、铜或金中一种及其组合。
5.根据权利要求4所述的存储器芯片上测试单个比特的方法，其特征在于，通过聚焦离子束电镀的方式在所述字线层的栅极上形成导电层。
6.根据权利要求1至5中任意一项所述的存储器芯片上测试单个比特的方法，其特征在于，通过探针测试单个比特的栅极、源极或漏极中一个或多个。
7.根据权利要求1至5中任意一项所述的存储器芯片上测试单个比特的方法，其特征在于，所述探针为纳米点针台上的探针。
8.根据权利要求1至5中任意一项所述的存储器芯片上测试单个比特的方法，其特征在于，所述探针的数量为多个。
9.根据权利要求1至5中任意一项所述的存储器芯片上测试单个比特的方法，其特征在于，所述存储器芯片为钨栓塞层结构的存储器芯片。
CN201611085661.4A 2016-11-30 2016-11-30 一种存储器芯片上测试单个比特的方法 Active CN106449465B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611085661.4A CN106449465B (zh) 2016-11-30 2016-11-30 一种存储器芯片上测试单个比特的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611085661.4A CN106449465B (zh) 2016-11-30 2016-11-30 一种存储器芯片上测试单个比特的方法

Publications (2)

Publication Number Publication Date
CN106449465A CN106449465A (zh) 2017-02-22
CN106449465B true CN106449465B (zh) 2020-07-14

Family

ID=58223621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611085661.4A Active CN106449465B (zh) 2016-11-30 2016-11-30 一种存储器芯片上测试单个比特的方法

Country Status (1)

Country Link
CN (1) CN106449465B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920797B (zh) * 2017-03-08 2018-10-12 长江存储科技有限责任公司 存储器结构及其制备方法、存储器的测试方法
CN108037431B (zh) * 2017-11-16 2020-02-14 长江存储科技有限责任公司 一种用于标定3d nand产品位线短接缺陷的方法
CN107991598B (zh) * 2017-11-16 2020-09-11 长江存储科技有限责任公司 一种用于三维存储器沟道导通性的测量方法
CN108010556A (zh) * 2017-11-23 2018-05-08 长江存储科技有限责任公司 一种用于精确定位大尺寸器件的小缺陷失效地址的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174474A (zh) * 2006-11-03 2008-05-07 力晶半导体股份有限公司 分离栅极闪存的故障检测方法
CN104319243A (zh) * 2014-08-11 2015-01-28 上海华虹宏力半导体制造有限公司 量测芯片内单管曲线的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064061A (ja) * 2003-08-18 2005-03-10 Fujitsu Ltd 半導体試料の検査方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174474A (zh) * 2006-11-03 2008-05-07 力晶半导体股份有限公司 分离栅极闪存的故障检测方法
CN104319243A (zh) * 2014-08-11 2015-01-28 上海华虹宏力半导体制造有限公司 量测芯片内单管曲线的方法

Also Published As

Publication number Publication date
CN106449465A (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
CN106449465B (zh) 一种存储器芯片上测试单个比特的方法
TWI275815B (en) Structure and method for failure analysis in a semiconductor device
CN110783214B (zh) 晶片级测试方法及其测试结构
CN103839771A (zh) 半导体器件失效分析样品制作方法以及分析方法
US11728227B1 (en) Test structure and test method thereof
US10768222B1 (en) Method and apparatus for direct testing and characterization of a three dimensional semiconductor memory structure
JP2020536382A (ja) チップ中間体、その製造システム、半導体チップを作成する方法、およびそのテスト方法
TW201719672A (zh) 缺陷隔絕系統與偵測電路缺陷的方法
CN106653732A (zh) 测试线结构以及用于执行晶圆验收测试的方法
CN106298565B (zh) 半导体测试结构的制备方法以及测试方法
CN104376878A (zh) 一种半导体器件失效分析的方法
JP5868064B2 (ja) 未知の半導体装置の機能の非破壊的な決定
US8312407B2 (en) Integration of open space/dummy metal at CAD for physical debug of new silicon
KR100850274B1 (ko) 반도체 칩 테스트를 위한 프로브 카드 및 이를 이용한반도체 칩 테스트 방법
JP2007053249A (ja) 検査方法、検査装置および半導体装置の製造方法
CN110261753A (zh) 半导体器件失效分析方法
EP2385551A1 (en) Silicon substrate wafer and test method
US20070111340A1 (en) Method for in-line testing of semiconductor wafers
CN106646179A (zh) 一种半导体阵列器件测试方法
CN107991598B (zh) 一种用于三维存储器沟道导通性的测量方法
US7888143B1 (en) Apparatus and method for characterizing structures within an integrated circuit
US6518783B1 (en) Circuit construction in back side of die and over a buried insulator
CN104637922B (zh) 用于栅介质完整性的测试结构及其测试方法
CN113345509B (zh) 地址线的测试样品及其测试方法
US20230402330A1 (en) Mid-manufacturing semiconductor wafer layer testing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant