CN106653732A - 测试线结构以及用于执行晶圆验收测试的方法 - Google Patents

测试线结构以及用于执行晶圆验收测试的方法 Download PDF

Info

Publication number
CN106653732A
CN106653732A CN201610784060.6A CN201610784060A CN106653732A CN 106653732 A CN106653732 A CN 106653732A CN 201610784060 A CN201610784060 A CN 201610784060A CN 106653732 A CN106653732 A CN 106653732A
Authority
CN
China
Prior art keywords
weld pad
testing weld
test
voltage
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610784060.6A
Other languages
English (en)
Inventor
李岳川
陈嘉展
金秉颉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106653732A publication Critical patent/CN106653732A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了晶圆上的测试线结构。第一测试焊盘形成在晶圆的划线。第二测试焊盘形成在划线中。待测晶体管形成在划线中并且连接在第一测试焊盘与第二测试焊盘之间。器件形成在划线中并且连接在第一测试焊盘与待测晶体管之间。第三测试焊盘形成在划线中并且连接在器件与待测晶体管之间。当向第一测试焊盘施加第一电压时，经由第二测试焊盘或第一测试焊盘测量流经待测晶体管的电流，其中根据来自第三测试焊盘的第二电压来确定第一电压。本发明还提供了一种用于执行晶圆验收测试的方法。

Description

测试线结构以及用于执行晶圆验收测试的方法
技术领域
本发明总体涉及半导体领域，更具体地，涉及晶圆上的测试结构以及用于执行晶圆验收测试的方法。
背景技术
在标准的半导体工艺中，为了评估每道工序的效率以及确定在各道工序之后器件的性能，对晶圆执行验收测试(WAT)。晶圆验收测试的主要目的是确定半导体工艺的稳定性以及提高器件的产量。通过晶圆验收测试，在某种程度上确保了晶圆的质量和稳定性。
发明内容
根据本发明的一个方面，提供了一种晶圆上的测试线结构，包括：第一测试焊盘，形成在所述晶圆的划线中；第二测试焊盘，形成在所述划线中；待测晶体管，形成在所述划线中并且连接在所述第一测试焊盘与所述第二测试焊盘之间；器件，形成在所述划线中并且连接在所述第一测试焊盘与所述待测晶体管之间；以及第三测试焊盘，形成在所述划线中并且连接在所述器件与所述待测晶体管之间，其中，当向所述第一测试焊盘施加第一电压时，经由所述第二测试焊盘或所述第一测试焊盘测量流经所述待测晶体管的电流，其中，根据来自所述第三测试焊盘的第二电压来确定所述第一电压。
根据本发明的另一方面，提供了一种用于执行晶圆验收测试的方法，包括：提供形成在晶圆的划线中的测试线结构，其中，所述测试线结构包括：第一测试焊盘；第二测试焊盘；待测晶体管，连接在所述第一测试焊盘与所述第二测试焊盘之间；器件，连接在所述第一测试焊盘与所述待测晶体管之间；和第三测试焊盘，连接在所述器件与所述待测晶体管之间；当向所述第一测试焊盘施加第一电压时，经由所述第二测试焊盘或所述第一测试焊盘获得流经所述待测晶体管的电流，其中，根据来自所述第三测试焊盘的第二电压来确定所述第一电压；以及根据获得的所述电流和来自所述第三测试焊盘的所述第二电压来确定所述测试线结构是否正常。
根据本发明的又一方面，提供了一种晶圆上的矩阵测试线结构，包括：第一测试焊盘，在所述晶圆的划线中形成；第二测试焊盘，在所述划线中形成；以及多个测试线结构，形成在所述划线中，其中，所述多个测试线结构的每一个均包括：待测晶体管，连接在所述第一测试焊盘与所述第二测试焊盘之间；第一开关，连接在所述第一测试焊盘与所述待测晶体管之间；和第三测试焊盘，连接在所述第一开关与所述待测晶体管之间，其中，所述第一开关中的一个导通并且所述第一开关中的其他开关断开，并且在对应于导通的所述第一开关的测试线结构中，当向所述第一测试焊盘施加第一电压时，经由所述第二测试焊盘或所述第二测试焊盘测量流经所述待测晶体管的电流，其中，根据来自对应于导通的所述第一开关的所述测试线结构的所述第三测试焊盘的第二电压来确定所述第一电压。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚地讨论，各个部件的尺寸可以任意地增加或减少。
图1示出了根据本发明的一些实施例在半导体晶圆上形成的测试线结构的平面图。
图2例示了根据本发明的一些实施例用于图1的半导体晶圆的晶圆验收测试的实例。
图3示出了根据本发明的一些实施例的测试线结构。
图4示出了根据本发明的一些实施例的矩阵测试线结构。
图5示出了根据本发明的一些实施例的用于实施晶圆验收测试的方法。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。以下描述组件和布置的具体实例以简化本发明。当然，这些仅仅是实例而不旨在限制。在一些实施例中，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括其中第一部件和第二部件以直接接触形成的实施例，并且也可以包括其中可以在第一部件和第二部件之间形成额外的部件，使得第一和第二部件可以不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。该重复是出于简明和清楚的目的，而其本身并未指示所讨论的各个实施例和/或配置之间的关系。
描述了实施例的一些变化例。贯穿各个视图和示例性实施例，相同的参考标号用于指代相同的元件。应该理解，可以在公开的方法之前、期间和/或之后提供额外的操作，并且对于方法的其它实施例，可以代替或消除所描述的一些操作。
集成电路的制造流程可主要分成三个阶段，如下：(1)半导体晶圆的制造，(2)半导体晶圆上的集成电路的制造，以及(3)集成电路的切割、电测试、分类以及封装。当在半导体晶圆上制造集成电路时，整个衬底被不均匀地分割成许多单独的管芯，并且相邻的管芯由划线分隔开。
在半导体制造工艺中，介电膜的性能应当在制造工艺之后通过晶圆验收测试(WAT)来评估，以便确定半导体器件的使用寿命。
在半导体晶圆上的集成电路的制造工艺完成之后但是在将晶圆切割成管芯之前，进行晶圆验收测试以得到产率。在晶圆验收测试之前，一些电连接至其上的测试线结构(即，测试键和测试焊盘)已经形成在围绕管芯的划线内。在晶圆验收测试中，该测试线结构经由测试焊盘电连接至外部电路或探针卡的探针以检查集成电路工艺的质量。与形成在管芯中的器件类似的器件也作为测试线结构的一部分在划线中形成。
本发明针对用于晶圆验收测试的测试线结构。本发明的实施例包括测试线结构以及使用该测试线结构的测试方法。这还有益于其他活动，诸如产率分析、试验设计(DOE)、统计分裂(statistical split)、以及自定义用户测试键输入等。
图1示出了根据本发明的一些实施例在半导体晶圆100上形成的测试线结构110的平面图。该半导体晶圆100包括在相邻各晶圆管芯130之间的多个划线120。在划线120中形成测试线结构110，并且测试线结构110可用于测试或其他功能，如下文讨论。每个测试线结构110均包括一个或多个测试焊盘，诸如晶圆验收测试阵列焊盘和光学临界尺寸(OCD)焊盘。在本实施例中，每个管芯130均包括管芯密封环140，使得当提供该半导体晶圆100以进行组装时，每个管芯相应地受到保护。
划线120形成在管芯130和管芯密封环140的外侧并且围绕整个管芯密封环140。管芯密封环140在管芯130与划线120之间形成，使得在划割半导体晶圆时管芯密封环140能够用作保护管芯130免受外部应力的阻挡壁。通过使用刀具实施切割操作以将半导体晶圆沿划线切割成单独的管芯。
为了评估每道工序的效率以及在各工序之后确认器件的性能，对晶圆执行验收测试(WAT)。晶圆验收测试包括对形成在器件的外围区域(例如，图1的划线120)周围的焊盘进行电测试。晶圆验收测试的主要目的是确定半导体工艺的稳定性以及提高器件的产率。通过晶圆验收测试，在某种程度上确保了晶圆的质量和稳定性。
图2示出了根据本发明的一些实施例的对图1的半导体晶圆100进行晶圆验收测试的实例。在图2中，使用探针卡210来执行晶圆验收测试。探针卡210包括多个探针220。应当理解，存在多种类型的探针220，诸如电气探针引脚、光学探针和/或磁性探针。探针卡210的探针220被制造成与测试线结构110接触，因此首先需要识别测试线结构110的测试焊盘的位置。在探针卡210的探针220接触测试线结构110的测试焊盘之后，探针卡210顺序地且反复地通过探针220向测试线结构110施加测试信号，然后通过探针220从测试线结构110接收响应。探针卡210通常连接至测试装置(测试器)230，并且测试装置230能够实施各种测试程序以及记录半导体晶圆200的测试结果。在后段制程(BEOL)测试中，测试线结构110能够提供基于不同参数的工艺稳定性。在完成测试之后，不合格的管芯被涂上油墨和/或经由测试装置230识别有缺陷的工艺结果。然后沿划线切割半导体晶圆100。因此，产生集成电路器件(芯片)。
在一些实施例中，半导体晶圆100使用铜金属结构以互连各种晶圆管芯16上的电路。铜金属结构包括多个金属层，例如，由一个或多个层间电介质层分隔开的五层。对于每一层，介电层蚀刻有图案，在图案化的介电层上方沉积铜，并且通过化学机械平坦化(CMP)工艺去除沉积的铜的顶部部分。全部工艺不仅能够用来制造金属互连件，并且双镶嵌工艺能够用来制造通孔和其他层间连接件。应当理解，不同层能够具有其他材料，诸如铜合金和/或铝。
在一些实施例中，期望铜互连件的厚度和宽度具有合适的尺寸以确保如可靠性和合适的薄层电阻等。因此，测试线结构110能够提供结构，通过该结构，这些测量能够在管芯外部进行。
图3示出了根据本发明的一些实施例的测试线结构300。在半导体晶圆的划线中实现该测试线结构300，并且该测试线结构300包括测试焊盘310、测试焊盘320、测试焊盘330、测试焊盘340、器件350、以及待测晶体管360。
测试焊盘310连接至器件350，并且器件350连接在测试焊盘310与测试焊盘330之间。待测晶体管360连接在测试焊盘330与测试焊盘320之间。
在本实施例中，待测晶体管360为NMOS晶体管。测试焊盘330连接至待测晶体管360的漏极。测试焊盘320连接至待测晶体管360的源极。测试焊盘340连接至待测晶体管360的栅极。此外，测试焊盘320还连接至待测晶体管360的基极(bulk)。
在一些实施例中，待测晶体管360可为PMOS晶体管。测试装置将向用于PMOS晶体管的测试焊盘310、测试焊盘320以及测试焊盘340提供相应电压。
在一些实施例中，待测晶体管360可为其他有源器件，这些器件的小信号模型不是无源的(例如，晶体管和隧道二极管)。
在晶圆验收测试中，测试装置(例如，图2的230)使用探针卡(例如，图2的210)来测试测试线结构300。在本实施例中，使用探针卡的第一探针以接触测试线结构300的测试焊盘310。使用探针卡的第二探针以接触测试线结构300的测试焊盘320。使用探针卡的第三探针以接触测试线结构300的测试焊盘330。使用探针卡的第四探针以接触测试线结构300的测试焊盘340。
测试装置经由探针卡的第一探针向测试焊盘310提供电压VD。此外，测试装置经由探针卡的第四探针向测试焊盘340提供电压VG。此外，测试装置经由探针卡的第二探针将测试焊盘320接地(GND)。
应当注意，当向测试焊盘310施加电压VD，向测试焊盘340施加电压VG，并且测试焊盘320接地时，该测试装置经由探针卡的第三探针从测试焊盘330测得电压VF。
在测得测试焊盘330的电压VF之后，测试装置根据测得的测试焊盘330的电压VF来调节电压VD。在该实施例中，根据测得的测试焊盘330的电压VF，测试装置能够获得施加至测试焊盘310的电压VD与从测试焊盘330测得的电压VF之间的电压差。
根据施加至测试焊盘310的电压VD与从测试焊盘330测得的电压VF之间的电压差，该测试装置能够确定该电压差由器件350的电压降引起。
因此，该测试装置能够根据电压差调节电压VD。在一些实施例中，测试装置将电压差增大至电压VD，因此增大的电压VD高于初始电压VD。在向测试焊盘310施加增大的电压VD之后，测试装置再次经由探针卡的第三探针从测试盘330测量电压VF。
如果再次测量的电压VF未达到预定值，则测试装置将根据施加至测试焊盘310的增大的电压VD与从测试焊盘330测得的再次测量的VF之间的电压差来再次调节电压VD，直至接收的电压VF达到预定值。
在一些实施例中，器件350是划线中的迹线，并且该迹线具有寄生电阻。在一些实施例中，器件350是开关，并且导通的开关具有寄生电阻。
通过补偿由寄生电阻引起的电压降，产生合适的漏极电压并且将该漏极电压施加至待测晶体管360。因此，实现晶圆验收测试测量的高准确性，并且去除了由寄生电阻造成的偏差值。
当接收的电压VF达到预定值时，测试装置能够测量待测晶体管360的不同功能，诸如启动电压(阈值电压，Vt)和饱和电流(饱和电流，Isat)等。在本实施例中，测试装置能够经由测试焊盘310和测试焊盘320获得流经待测晶体管360的电流。根据流经待测晶体管360的电流以及与该流经待测晶体管360的电流对应的接收电压VF，测试装置能够获得待测晶体管360的信息，例如，阈值电压(Vt)和/或饱和电流(Isat)。
晶圆验收测试的准确性将影响半导体器件的质量。在一些实施例中，如果晶圆验收测试的误差条大，则不能准确地预测半导体器件的使用寿命。
通过测量测试焊盘330的VF，根据测量的电压VF调节施加至测试焊盘310的电压VD，从而补偿由器件350造成的电压降。因此，提高了晶圆验收测试的准确性。
图4示出了根据本发明的一些实施例的矩阵测试线结构400。在半导体晶圆的划线中实现该矩阵测试线结构400，并且该矩阵测试线结构400包括多个测试线结构470A、470B...470N、测试焊盘410、测试焊盘420以及测试焊盘440。
在本实施例中，测试线结构470A包括开关SW1_A、测试焊盘430A、待测晶体管460A、开关SW2_A和开关SW3_A。开关SW1_A连接在测试焊盘410与测试焊盘430A之间。待测晶体管460A连接在测试焊盘430A与测试焊盘420之间。
在本实施例中，待测晶体管460A为NMOS晶体管。测试焊盘430A连接至待测晶体管460A的漏极。测试焊盘420连接至待测晶体管460A的源极。此外，测试焊盘420还连接至待测晶体管460A的基极。开关SW2_A连接在待测晶体管460A的栅极与测试焊盘440之间。开关SW3_A连接在待测晶体管460A的栅极与测试焊盘420之间。
在本实施例中，测试线结构470B包括开关SW1_B、测试焊盘430B、待测晶体管460B、开关SW2_B和开关SW3_B。开关SW1_B连接在测试焊盘410与测试焊盘430B之间。待测晶体管460B连接在测试焊盘430B与测试焊盘420之间。
在本实施例中，待测晶体管460B为NMOS晶体管。测试焊盘430B连接至待测晶体管460B的漏极。测试焊盘420连接至待测晶体管460B的源极。此外，测试焊盘420还连接至待测晶体管460B的基极。开关SW2_B连接在待测晶体管460B的栅极与测试焊盘440之间。开关SW3_B连接在待测晶体管460B的栅极与测试焊盘420之间。
在本实施例中，测试线结构470N包括开关SW1_N、测试焊盘430N、待测晶体管460N、开关SW2_N和开关SW3_N。开关SW1_N连接在测试焊盘410与测试焊盘430N之间。待测晶体管460N连接在测试焊盘430N与测试焊盘420之间。
在本实施例中，待测晶体管460N为NMOS晶体管。测试焊盘430N连接至待测晶体管460N的漏极。测试焊盘420连接至待测晶体管460N的源极。此外，测试焊盘420还连接至待测晶体管460N的基极。开关SW2_N连接在待测晶体管460N的栅极与测试焊盘440之间。开关SW3_N连接在待测晶体管460N的栅极与测试焊盘420之间。
在本实施例中，待测晶体管460A至460N的尺寸是不同的。在一些实施例中，待测晶体管460A的尺寸是W1/L1，待测晶体管460B的尺寸是W2/L2，并且待测晶体管460N的尺寸是Wn/Ln。
在一些实施例中，待测晶体管460A至460N可为PMOS晶体管。测试装置将向用于PMOS晶体管的测试焊盘410、测试焊盘420以及测试焊盘440提供相应电压。
相似地，PMOS待测晶体管的尺寸是不同的。
在一些实施例中，待测晶体管460A至460N可为其他有源器件，这些器件的小信号模型不是无源的(例如，晶体管和隧道二极管)。
在晶圆验收测试中，测试装置(例如，图2的230)使用探针卡(例如，图2的210)来测试矩阵测试线结构400。在本实施例中，使用探针卡的第一探针以接触矩阵测试线结构400的测试焊盘410。使用探针卡的第二探针以接触矩阵测试线结构400的测试焊盘420。使用探针卡的第四探针以接触矩阵测试线结构400的测试焊盘440。
首先，测试装置确定矩阵测试线结构400中的哪个测试线结构将被测试。假设测试装置确定测试测试线结构470A，则测试装置使用探针卡的第五探针以提供控制信号。控制信号能够控制形成在划线中的一些简单电路，以导通开关SW1_A、开关SW2_A以及断开开关SW3_A。
同时，控制信号断开测试线结构470B的开关SW1_B和开关SW2_B、测试线结构470N的开关SW1_N和开关SW2_N。控制信号导通测试线结构470B的开关SW3_B、测试线结构470N的开关SW3_N。因此，控制信号断开待测晶体管460B至460N。
在矩阵测试线结构400中，测试装置经由探针卡的第一探针向测试焊盘410提供电压VD。此外，测试装置经由探针卡的第四探针向测试焊盘440提供电压VG。此外，测试装置经由探针卡的第二探针将测试焊盘420接地(GND)。
在测试线结构470A中，开关SW1_A和开关SW2_A导通，并且电压VD能够经由开关SW1_A施加至待测晶体管460A的漏极，并且电压VG能够经由开关SW2_A施加至待测晶体管460A的栅极。
在本实施例中，使用探针卡的第三探针以接触测试线结构470A的测试焊盘430A。测试装置经由探针卡的第三探针从测试焊盘430A测量电压VF_A。
在测得测试焊盘430A的电压VF_A之后，测试装置根据测得的测试焊盘430A的电压VF_A调节电压VD。在该实施例中，根据测得的测试焊盘430A的电压VF_A，测试装置能够获得施加至测试焊盘410的电压VD与从测试线结构470A的测试焊盘430A测得的电压VF_A之间的电压差。
根据施加至测试焊盘410的电压VD与从测试线结构470A的测试焊盘430A获得的电压VF_A之间的电压差，该测试装置能够确定该电压差由开关SW1_A的电压降引起。
因此，该测试装置能够根据电压差调节电压VD。在一些实施例中，测试装置将电压差增大至电压VD，并且增大的电压VD高于初始电压VD。在向测试焊盘410施加增大的电压VD之后，测试装置经由探针卡的第三探针再次从测试线结构470A的测试盘430A测量电压VF_A。
如果该再次测量的电压VF_A未达到预定值，则测试装置将再次根据施加至测试焊盘410的增大的电压VD与从测试线结构470A的测试焊盘430A测得的再次测量电压VF_A之间的电压差来调节电压VD，直到接收的电压VF_A达到对应于待测晶体管460A的预定值。
通过补偿由开关SW1_A的寄生电阻引起的电压降，产生合适的漏极电压并且将该漏极电压施加至待测晶体管460A。因此，实现晶圆验收测试测量的高准确性，并且去除了由寄生电阻造成的偏差值。
当接收的电压VF_A达到预定值时，测试装置能够测量待测晶体管460A的不同功能，诸如启动电压(阈值电压，Vt)和饱和电流(饱和电流，Isat)等。在本实施例中，测试装置能够经由测试焊盘410和测试焊盘420获得流经待测晶体管460A的电流。根据流经待测晶体管460A的电流和对应于该流经待测晶体管460A的电流的接收的电压VF_A，测试装置能够获得待测晶体管460A的信息，例如，阈值电压(Vt)和/或饱和电流(Isat)。
相似地，如果测试装置确定测量另一测试线结构(例如，470N)，则测试装置使用探针卡的第五探针来提供控制信号，以便导通开关SW1_N和开关SW2_N，并且断开开关SW3_N。
同时，控制信号断开测试线结构470A的开关SW1_A和开关SW2_A、测试线结构470B的开关SW1_B和开关SW2_B。控制信号导通测试线结构470A的开关SW3_A、测试线结构470B的开关SW3_B。因此，控制信号断开待测晶体管460A至460(N-1)。
如前所述，使用探针卡的第三探针以接触测试线结构470N的测试焊盘430N。测试装置经由探针卡的第三探针从测试焊盘430N测量电压VF_N。
在测得测试焊盘430N的电压VF_N之后，测试装置根据测得的测试焊盘430N的电压VF_N来调节电压VD。测试装置能够根据施加至测试焊盘410的增大的电压VD与从测试线结构470N的测试焊盘430N获得的电压VF_N之间的电压差来调节电压VD，直至接收的电压VF_N达到对应于待测晶体管460N的预定值。
晶圆验收测试的准确性将影响半导体器件的质量。在一些实施例中，如果晶圆验收测试的误差条大，则不能准确地预测半导体器件的使用寿命。
通过分别测量测试焊盘430A的电压VF_A、测试焊盘430B的电压VF_B以及测试焊盘430N的电压VF_N，通过对应的测量电压(例如，VF_A、VF_B...或VF_N)调节施加至测试焊盘410的电压VD，从而补偿由相应的开关(例如，SW1_A、SW2_B...或SW1_N)引起的电压降。因此，提高了晶圆验收测试的准确性。
图5示出了根据本发明的一些实施例的实施晶圆验收测试的方法。首先，在操作S510中，提供在晶圆的划线中形成的测试线结构。该测试线结构包括第一测试焊盘(例如，图3的310或图4的410)、第二测试焊盘(例如，图3的320或图4的420)、连接在第一测试焊盘与第二测试焊盘之间的待测晶体管(例如，图3的360或图4的460A至460N)、连接在第一测试焊盘与待测晶体管之间的器件(例如，图3的350或图4的开关SW1_A至SW1_N)、连接在器件与待测晶体管之间的第三测试焊盘(例如，图3的330或图4的430A至430N)以及连接至待测晶体管的栅极的第四测试焊盘(例如，图3的340或图4的440)。
在操作S520中，通过测试装置经由探针卡的探针，向第一测试焊盘施加电压VD，向第四测试焊盘施加电压VG，以及向第二测试焊盘施加接地信号。
在操作S530中，通过测试装置经由探针卡的探针从第三测试焊盘测量电压VF。
在操作S540中，测试装置根据接收的电压VF调节电压VD的电压电平，直至接收的电压VF达到预定值。根据待测晶体管的类型、尺寸以及工艺来确定预定值。
在操作S550中，当接收电压VF达到预定值时，测试装置获得流经待测晶体管的电流。
在操作S560中，根据流经待测晶体管的电流和接收的电压VF，测试装置可获得测试线结构中的待测晶体管的信息，例如，阈值电压(Vt)和/或饱和电流(Isat)。
因此，根据待测晶体管的信息，测试装置能够确定测试线结构是否正常。
在一些实施例中，测试装置能够根据流经待测晶体管的电流以及接收的电压VF来确定测试线结构是否正常。
在一些实施例中，分析待测晶体管的信息，以便分析半导体晶圆的制造工艺。
提供用于提高晶圆验收测试的准确性的实施例。使用附加测试焊盘以测量待测晶体管的漏极电压。根据测量的电压，测试装置能够调节电压VD，以便去除由寄生电阻造成的电压降。寄生电阻可由连接至划线中的待测晶体管的开关或迹线提供。通过补偿由寄生电阻引起的电压降，产生合适的漏极电压并且将该漏极电压施加至待测晶体管。因此，获得晶圆验收测试测量的高准确性，并且去除了由寄生电阻造成的偏差值。
在一些实施例中，提供一种晶圆上的测试线结构。该测试线结构包括在晶圆的划线中形成的第一测试焊盘、在划线中形成的第二测试焊盘、在划线中形成并且连接在第一测试焊盘与第二测试焊盘之间的待测晶体管、在划线中形成并且连接在第一测试焊盘与待测晶体管之间的器件、以及在划线中形成并且连接在器件与待测晶体管之间的第三测试焊盘。当向第一测试焊盘施加第一电压时，经由第二测试焊盘测量流经待测晶体管的电流，其中根据来自第三测试焊盘的第二电压确定第一电压。
优选地，所述器件是在所述划线中的迹线，并且所述迹线具有寄生电阻。
优选地，所述器件是第一开关，并且当所述第一开关导通时，测量流经所述待测晶体管的电流。
优选地，该测试线结构还包括：第四测试焊盘，形成在所述划线中，向所述第四测试焊盘施加第三电压；第二开关，形成在所述划线中并且连接在所述第四测试焊盘与所述待测晶体管的栅极之间；以及第三开关，形成在所述划线中并且连接在所述第二测试焊盘与所述待测晶体管的栅极之间。
优选地，当所述第一开关和所述第二开关导通而所述第三开关断开时，测量流经所述晶体管的电流。
优选地，通过测试装置提供所述第一电压，并且所述测试装置从所述第三测试焊盘接收所述第二电压并且根据接收的所述第二电压来调节所述第一电压的电压电平，直至接收的所述第二电压达到预定值。
优选地，所述测试装置根据所述第一电压与接收的所述第二电压之间的电压差来调节所述第一电压的电压电平。
在一些实施例中，提供一种用于实施晶圆验收测试的方法。提供在晶圆的划线中形成的测试线结构。该测试线结构包括第一测试焊盘、第二测试焊盘、连接在第一测试焊盘与第二测试焊盘之间的待测晶体管、连接在第一测试焊盘与待测晶体管之间的器件、以及连接在器件与待测晶体管之间的第三测试焊盘。当向第一测试焊盘施加第一电压时，经由第二测试焊盘获得流经待测晶体管的电流，其中根据来自第三测试焊盘的第二电压确定第一电压。根据获得的电流和来自第三测试焊盘的第二电压确定测试线结构是否正常。
优选地，所述器件是在所述划线中的迹线，并且所述迹线具有寄生电阻。
优选地，所述器件是第一开关，并且当向所述第一测试焊盘施加所述第一电压时经由所述第二测试焊盘获得流经所述待测晶体管的所述电流还包括：导通所述第一开关。
优选地，所述测试线结构还包括：第四测试焊盘，在所述划线中形成，向所述第四测试焊盘供应第三电压；第二开关，形成在所述划线中并且连接在所述第四测试焊盘与所述待测晶体管的栅极之间；以及第三开关，形成在所述划线中并且连接在所述第二测试焊盘与所述待测晶体管的栅极之间。
优选地，当向所述第一测试焊盘施加所述第一电压时经由所述第二测试焊盘获得流经所述待测晶体管的所述电流还包括：导通所述第一开关和所述第二开关；以及断开所述第三开关。
优选地，当向所述第一测试焊盘施加所述第一电压时经由所述第二测试焊盘获得流经所述待测晶体管的所述电流还包括：通过测试装置提供所述第一电压；从所述第三测试焊盘接收所述第二电压；根据接收的所述第二电压来调节所述第一电压的电压电平，直至接收的所述第二电压达到预定值；以及当接收的所述第二电压达到所述预定值时获得流经所述待测晶体管的所述电流。
优选地，根据接收的所述第二电压来调节所述第一电压的电压电平直至接收的所述第二电压达到预定值还包括：根据所述第一电压与接收的所述第二电压之间的电压差来调节所述第一电压的电压电平。
在一些实施例中，提供一种晶圆上的矩阵测试线结构。该矩阵测试线结构包括形成在晶圆的划线中的第一测试焊盘、形成在划线中的第二测试焊盘、形成在划线中的多个测试线结构。每个测试线结构包括连接在第一测试焊盘与第二测试焊盘之间的待测晶体管、连接在第一测试焊盘与待测晶体管之间形成的第一开关、以及连接在第一开关与待测晶体管之间的第三测试焊盘。第一开关中的其中一个导通并且第一开关中的其他开关断开，并且在对应于导通的第一开关的测试线结构中，当向第一测试焊盘施加第一电压时，经由第二测试焊盘测量流经待测晶体管的电流，其中根据来自对应于导通的第一开关的测试线结构的第三测试焊盘的第二电压确定第一电压。
优选地，该矩阵测试线结构还包括：第四测试焊盘，形成在所述划线中，向所述第四测试焊盘施加第三电压；其中，所述多个测试线结构中的每一个均还包括：第二开关，连接在所述第四测试焊盘与所述待测晶体管的栅极之间；和第三开关，连接在所述第二测试焊盘与所述待测晶体管的栅极之间。
优选地，在对应于导通的所述第一开关的所述测试线结构中，当所述第一开关和所述第二开关导通并且所述第三开关断开时测量流经所述待测晶体管的所述电流。
优选地，在对应于断开的所述第一开关的所述测试线结构中，所述第一开关和所述第二开关断开并且所述第三开关导通。
优选地，通过测试装置提供所述第一电压，并且所述测试装置从对应于导通的所述第一开关的所述测试线结构中的所述第三测试焊盘接收所述第二电压，并且所述测试装置根据接收的所述第二电压来调节所述第一电压的电压电平直至接收的所述第二电压达到预定值。
优选地，所述测试装置根据所述第一电压与接收的所述第二电压之间的电压差来调节所述第一电压的电压电平。
以上论述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍的实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替代以及改变。

Claims (10)

1.一种晶圆上的测试线结构，包括：
第一测试焊盘，形成在所述晶圆的划线中；
第二测试焊盘，形成在所述划线中；
待测晶体管，形成在所述划线中并且连接在所述第一测试焊盘与所述第二测试焊盘之间；
器件，形成在所述划线中并且连接在所述第一测试焊盘与所述待测晶体管之间；以及
第三测试焊盘，形成在所述划线中并且连接在所述器件与所述待测晶体管之间，
其中，当向所述第一测试焊盘施加第一电压时，经由所述第二测试焊盘或所述第一测试焊盘测量流经所述待测晶体管的电流，其中，根据来自所述第三测试焊盘的第二电压来确定所述第一电压。
2.根据权利要求1所述的测试线结构，其中，所述器件是在所述划线中的迹线，并且所述迹线具有寄生电阻。
3.根据权利要求1所述的测试线结构，其中，所述器件是第一开关，并且当所述第一开关导通时，测量流经所述待测晶体管的电流。
4.根据权利要求3所述的测试线结构，还包括：
第四测试焊盘，形成在所述划线中，向所述第四测试焊盘施加第三电压；
第二开关，形成在所述划线中并且连接在所述第四测试焊盘与所述待测晶体管的栅极之间；以及
第三开关，形成在所述划线中并且连接在所述第二测试焊盘与所述待测晶体管的栅极之间。
5.根据权利要求4所述的测试线结构，其中，当所述第一开关和所述第二开关导通而所述第三开关断开时，测量流经所述晶体管的电流。
6.一种用于执行晶圆验收测试的方法，包括：
提供形成在晶圆的划线中的测试线结构，其中，所述测试线结构包括：
第一测试焊盘；
第二测试焊盘；
待测晶体管，连接在所述第一测试焊盘与所述第二测试焊盘之间；
器件，连接在所述第一测试焊盘与所述待测晶体管之间；和
第三测试焊盘，连接在所述器件与所述待测晶体管之间；
当向所述第一测试焊盘施加第一电压时，经由所述第二测试焊盘或所述第一测试焊盘获得流经所述待测晶体管的电流，其中，根据来自所述第三测试焊盘的第二电压来确定所述第一电压；以及
根据获得的所述电流和来自所述第三测试焊盘的所述第二电压来确定所述测试线结构是否正常。
7.根据权利要求6所述的方法，其中，所述器件是在所述划线中的迹线，并且所述迹线具有寄生电阻。
8.根据权利要求6所述的方法，其中，所述器件是第一开关，并且当向所述第一测试焊盘施加所述第一电压时经由所述第二测试焊盘获得流经所述待测晶体管的所述电流还包括：
导通所述第一开关。
9.一种晶圆上的矩阵测试线结构，包括：
第一测试焊盘，在所述晶圆的划线中形成；
第二测试焊盘，在所述划线中形成；以及
多个测试线结构，形成在所述划线中，其中，所述多个测试线结构的每一个均包括：
待测晶体管，连接在所述第一测试焊盘与所述第二测试焊盘之间；
第一开关，连接在所述第一测试焊盘与所述待测晶体管之间；和
第三测试焊盘，连接在所述第一开关与所述待测晶体管之间，
其中，所述第一开关中的一个导通并且所述第一开关中的其他开关断开，并且在对应于导通的所述第一开关的测试线结构中，当向所述第一测试焊盘施加第一电压时，经由所述第二测试焊盘或所述第二测试焊盘测量流经所述待测晶体管的电流，其中，根据来自对应于导通的所述第一开关的所述测试线结构的所述第三测试焊盘的第二电压来确定所述第一电压。
10.根据权利要求9所述的矩阵测试线结构，还包括：
第四测试焊盘，形成在所述划线中，向所述第四测试焊盘施加第三电压；
其中，所述多个测试线结构中的每一个均还包括：
第二开关，连接在所述第四测试焊盘与所述待测晶体管的栅极之间；和
第三开关，连接在所述第二测试焊盘与所述待测晶体管的栅极之间。
CN201610784060.6A 2015-10-30 2016-08-31 测试线结构以及用于执行晶圆验收测试的方法 Pending CN106653732A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/927,816 US9748150B2 (en) 2015-10-30 2015-10-30 Test line structure and method for performing wafer acceptance test
US14/927,816 2015-10-30

Publications (1)

Publication Number Publication Date
CN106653732A true CN106653732A (zh) 2017-05-10

Family

ID=58635865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610784060.6A Pending CN106653732A (zh) 2015-10-30 2016-08-31 测试线结构以及用于执行晶圆验收测试的方法

Country Status (3)

Country Link
US (1) US9748150B2 (zh)
CN (1) CN106653732A (zh)
TW (1) TWI694529B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109166507A (zh) * 2018-11-01 2019-01-08 京东方科技集团股份有限公司 测试元件组、电学性能测试方法、阵列基板、显示装置
CN110416096A (zh) * 2018-06-07 2019-11-05 李湛明 GaN功率器件的缺陷可容布局和封装

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102543184B1 (ko) * 2018-03-29 2023-06-14 삼성전자주식회사 테스트 소자 그룹 및 이를 포함하는 반도체 웨이퍼
US12007431B2 (en) * 2021-08-27 2024-06-11 Taiwan Semiconductor Manufacturing Company Ltd. Test circuit and method for operating the same
TWI817572B (zh) * 2022-06-20 2023-10-01 南亞科技股份有限公司 半導體元件的監測方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519512B2 (en) * 2006-09-22 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Test line placement to improve die sawing quality
WO2008052940A2 (en) * 2006-10-30 2008-05-08 Koninklijke Philips Electronics N.V. Test structure for detection of defect devices with lowered resistance
JP2008234780A (ja) * 2007-03-22 2008-10-02 Toshiba Microelectronics Corp 半導体記憶装置
US8476629B2 (en) * 2011-09-27 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced wafer test line structure
TWI483361B (zh) * 2012-03-23 2015-05-01 Chipmos Technologies Inc 半導體封裝基板以及半導體封裝結構
US9817058B2 (en) * 2012-11-28 2017-11-14 Semitronix Corporation Addressable test circuit and test method for key parameters of transistors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416096A (zh) * 2018-06-07 2019-11-05 李湛明 GaN功率器件的缺陷可容布局和封装
CN110416096B (zh) * 2018-06-07 2023-04-18 苏州量芯微半导体有限公司 GaN功率器件的缺陷可容布局和封装
CN109166507A (zh) * 2018-11-01 2019-01-08 京东方科技集团股份有限公司 测试元件组、电学性能测试方法、阵列基板、显示装置

Also Published As

Publication number Publication date
US20170125309A1 (en) 2017-05-04
US9748150B2 (en) 2017-08-29
TW201715626A (zh) 2017-05-01
TWI694529B (zh) 2020-05-21

Similar Documents

Publication Publication Date Title
US10746788B2 (en) Sensing structure of alignment of a probe for testing integrated circuits
US10746787B2 (en) Testing architecture of circuits integrated on a wafer
CN106653732A (zh) 测试线结构以及用于执行晶圆验收测试的方法
US7307441B2 (en) Integrated circuit chips and wafers including on-chip test element group circuits, and methods of fabricating and testing same
US8853693B2 (en) Test structure for determination of TSV depth
US7782073B2 (en) High accuracy and universal on-chip switch matrix testline
JP4898139B2 (ja) プローブパッド、半導体素子の搭載された基板及び半導体素子検査方法
US7612573B2 (en) Probe sensing pads and methods of detecting positions of probe needles relative to probe sensing pads
JP5490425B2 (ja) 半導体チップの電気特性測定方法
CN109427603A (zh) 并行测试结构
US20090322360A1 (en) Test system for identifying defects and method of operating the same
US11996338B2 (en) Test structure and test method thereof
US9146273B2 (en) Process for controlling the correct positioning of test probes on terminations of electronic devices integrated on a semiconductor and corresponding electronic device
KR20130055504A (ko) 퓨즈 소자를 이용한 집적회로장치의 테스트 방법
US20150115993A1 (en) Structure and method for testing stacked cmos structure
CN106449465B (zh) 一种存储器芯片上测试单个比特的方法
US7344899B2 (en) Die assembly and method for forming a die on a wafer
US20130265068A1 (en) Built-in self-test method and structure
US6836106B1 (en) Apparatus and method for testing semiconductors
KR101575959B1 (ko) 프로브 테스터 및 프로브 테스트 방법
Hess et al. Passive permutation multiplexer to detect hard and soft open fails on short flow characterization vehicle test chips
JPH0251246A (ja) 半導体集積回路の欠陥検出方法及び欠陥検出用回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170510

WD01 Invention patent application deemed withdrawn after publication