CN109427603A - 并行测试结构 - Google Patents

并行测试结构 Download PDF

Info

Publication number
CN109427603A
CN109427603A CN201810494223.6A CN201810494223A CN109427603A CN 109427603 A CN109427603 A CN 109427603A CN 201810494223 A CN201810494223 A CN 201810494223A CN 109427603 A CN109427603 A CN 109427603A
Authority
CN
China
Prior art keywords
test
circuit
decoder
tested
electrical fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810494223.6A
Other languages
English (en)
Other versions
CN109427603B (zh
Inventor
沈添
A·库马尔
宋云成
K·B·耶普
R·G·小菲利皮
曹琳珺
S·乔伊
C·J·克里斯琴森
P·R·朱斯蒂孙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN109427603A publication Critical patent/CN109427603A/zh
Application granted granted Critical
Publication of CN109427603B publication Critical patent/CN109427603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/1272—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of cable, line or wire insulation, e.g. using partial discharge measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/129—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G01R31/2858—Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及并行测试结构，其中，示例装置包括与包含被测装置的集成电路连接并向其提供测试电压的测试模块。该测试模块在该被测装置上执行时间相关介电击穿(TDDB)测试。解码器与该被测装置及该测试模块连接。该解码器选择性连接各被测装置至该测试模块。电子熔丝与该被测装置中不同的一个连接。当相应被测装置失效时，该电子熔丝将各该被测装置与该测试电压单独电性断开。保护电路连接于该电子熔丝与接地电压之间，当该被测装置失效时，各保护电路在该解码器周围提供分流。

Description

并行测试结构
技术领域
本揭露涉及集成电路的设计，尤其涉及用于并行测试大量装置的结构及方法。
背景技术
集成电路(integrated circuit；IC)是包含许多小的互连组件例如二极管、晶体管、电阻器及电容器的半导体装置。这些组件一起作用以使该集成电路能够执行任务，例如控制电子装置，或执行逻辑操作。集成电路存在于电脑、计算器、蜂窝电话，以及许多其它电子装置中。
在小方块(也被称为“芯片”)上制造集成电路及其它半导体装置，在制程期间，用多层组件例如晶体管、电阻器及电容器填充该些方块。一般来说，目前实施多种制程技术，其中，对于许多类型的复杂电路，包括场效应晶体管，目前，MOS以及金属绝缘体半导体(metal insulator semiconductor；MIS)技术因其在操作速度及/或功耗及/或成本效益方面的优越特性而跻身最有前景的方法之列。在利用例如MOS技术制造复杂集成电路期间，在包括结晶半导体层的衬底上形成数百万个晶体管，例如N沟道晶体管及/或P沟道晶体管。
在制造集成电路产品过程中，在半导体衬底上执行各种制程。其中一个组件的制造错误可使集成电路或半导体装置无法正常工作。例如，考虑包含数个集成电路的存储器装置。如果其中一个集成电路内的晶体管无法正常工作，则该存储器装置可能产生存储器错误。因此，当形成集成电路时，执行测试以确定该电路操作过程中的正确性。
制造商通常执行各种测试以确定各种制程对电路的性能及可靠性的影响。在确定集成电路是否符合质量标准方面可使用各种质量或性能标准。尤其，传统的时间相关介电击穿(time dependent dielectric breakdown；TDDB)测试同时自相同测试宏指令通常仅可并行测试最多24个装置。此外，受源测量单元(source measurement unit；SMU)的数目限制，实际测试仅限于并行八个装置。在先进技术节点，不同芯片之间的变化成为最大的TDDB性能限制因素。因此，在各芯片内需要收集更多的数据点，以将本征TDDB性能与全局变化分开。没有符合成本效益的测试实施(结构及测试系统)可用于单个芯片级的大规模并行TDDB测试。
发明内容
本文中揭露用于半导体结构的测试结构，尤其用于半导体结构的金属至金属或金属至硅衬底泄漏及击穿测试结构以及使用该测试结构的方法。具体地说，本文中所揭露的测试结构是时间相关介电击穿(time-dependent dielectric breakdown；TDDB)测试结构，其将解码器、静电放电(electro-static discharge；ESD)二极管以及电子熔丝(efuse)组合为一个整体以执行所需的TDDB可靠性测试。该ESD二极管及电子熔丝的使用隔离该测试结构与内部电路，因此可承载高电压可靠性应力而无需该解码器经受高电压可靠性应力。本文中的结构及方法支持该测试方法用于海量TDDB数据生成(也就是，对于10位解码器，每个芯片1024个装置)，伴随更准确的过程可靠性外推。
一种示例装置包括与包含被测装置的集成电路连接并向其提供测试电压的测试模块。该测试模块在该被测装置上执行时间相关介电击穿(TDDB)测试。解码器与该被测装置及该测试模块连接。该解码器选择性连接各被测装置至该测试模块。电子熔丝与该被测装置中不同的一个连接，当相应被测装置失效时，该电子熔丝将各该被测装置与该测试电压单独电性断开。保护电路连接于该电子熔丝与接地电压之间。当该被测装置失效时，各保护电路在该解码器周围提供分流。
一种示例电路包括一个或多个电压源、电流测量装置，以及在第一侧与该电压源连接且在第二侧与该电流测量装置连接的被测装置。通道晶体管连接于各被测装置与该电流测量装置之间。解码器向各通道晶体管选择性提供通过信号。该解码器选择该装置以供测试。电子熔丝在被测装置与相应通道晶体管之间与该被测装置中的不同一个的该第二侧连接。当该相应被测装置失效时，该电子熔丝将该被测装置的电路与该电压源断开。分流电路连接于该电子熔丝与接地电压之间。当该被测装置失效时，各分流电路电性保护该解码器。
依据本文中的一种示例方法，提供具有供测试的装置的电路。提供测试电压并依据在该装置上的时间相关介电击穿(TDDB)测试向该装置施加该测试电压。提供解码器。该解码器产生顺序选择执行该TDDB测试的该装置中的一个的选择信号。自经选择以供测试的该装置中的该一个测量漏电流。设置电子熔丝以保护各装置。响应该装置的TDDB失效，利用设置于该电路中的电子熔丝保护该装置。响应该装置的TDDB失效，利用设置于该电路中的保护电路将该解码器与各装置电性隔离。
附图说明
通过参照附图自下面的详细说明将更好地理解该些装置及方法，该些附图并非一定按比例绘制，且其中：
图1显示依据本文中的装置及方法的示例测试电路的示意图；
图2显示本文中的方法的流程图；以及
图3显示依据本文中的装置及方法的硬件系统的示意图。
具体实施方式
制造商通常执行测试以帮助确定介电失效预期，从而确定电路的可靠性。一般来说，被执行以确定介电失效预期的主要测试是TDDB测试。
TDDB测试涉及确定电路部分例如晶体管的栅极何时击穿。这可由介电质部分薄弱引起。可确定在某些特定电流水平、电压水平以及/或者温度水平，电路部分的介电部分何时击穿。在晶体管的例子中，击穿将使该晶体管的栅极无法作为可控制电流流过该晶体管的源极及漏极的开关正常操作。
通常通过使用基本的测试结构(通常为两端子电容器)在约125℃的温度在1.5至20V的DC偏置条件下执行TDDB测试。针对每个装置记录漏电流来进行击穿检测。通常，需要多种不同的电压应力，以提取电压加速因子。这里所述的电路支持针对中间工艺(middleof line；MOL)及后端工艺(back end of line；BEOL)TDDB在高电压下的测试，不只限于栅极氧化物TDDB。
TDDB的准确寿命预测要求在加速电压/温度应力条件下测试大量样本。现有技术测试系统的问题之一是在给定时间周期的被测装置(device under test；DUT)的数目受限制。例如，DUT的数目可能受测试电路上可用的测试引脚的数目限制。这导致一些问题，例如对可用于确定特定加速测试的击穿统计的数据的限制。而且，由于击穿过程慢(在几小时至几天的量级)，因此并行测试是优选，以节省测试时间。此外，现有技术测试方案包括确定所谓的贝塔(beta)参数。当在晶圆上使用测试来确定贝塔时，现有技术贝塔参数提供全局变化的标示，但无法有效撷取芯片级的局部变化。因此，现有技术测试方案不能有效提供本征可靠性。这使确定一个制程是否比另一个制程生产本征更优的介电质的任务变得更加困难。
现在请参照附图，图1显示示例测试电路101的示意图。测试电路101可用以测试多个被测装置(DUT)104a、104b、…、104n。各被测装置可包括与测试电压连接的两端子装置。例如，该些DUT可包括两个金属元件，在该些金属元件之间设有介电材料，例如低k介电材料。该些DUT可具有不同的模式，在该些金属元件之间具有不同的隔离。尽管仅显示有限数目的DUT，即104a、104b、…、104n，但本领域的技术人员应当理解，本揭露考虑两个或更多DUT。另外，本领域的技术人员应当理解，可向DUT 104a、104b、…、104n的不同子集施加不同的测试电压(例如通过V1及V2标示)来进行测试。
测试电路101还包括电流测量装置107。DUT 104a、104b、…、104n在第一侧与电压源连接并在第二侧与电流测量装置107连接。在DUT104a、104b、…、104n与电流测量装置107之间连接通道晶体管110a、110b、…、110n。测试电路101还包括解码器113。解码器113向各通道晶体管110a、110b、…、110n选择性提供通过信号。在解码器113的控制下，该通过信号以每次一个的方式开启各通道晶体管110a、110b、…、110n，以将DUT 104a、104b、…、104n的第二侧与电流测量装置107连接。电流测量装置107测量经过DUT 104a、104b、…、104n的介电漏电流。解码器113能够自各DUT 104a、104b、…、104n选择性读取漏电流，以确切地知道哪些临时失效。解码器113可与DUT104a、104b、…、104n位于相同芯片上且可单独测量各装置的电流。
测试电路101还包括在被测装置与相应通道晶体管110a、110b、…、110n之间与DUT104a、104b、…、104n中不同的一个的第二侧连接的电子熔丝116a、116b、…、116n。当击穿发生时，电压源的高电压将通过相应的电子熔丝116a、116b、…、116n以及相关的ESD二极管128a、128b、…、128n短接至地119。当相应被测装置失效时，通过将失效DUT 104a、104b、…、104n的电路与电压源断开，电子熔丝116a、116b、…、116n中断测试电路。电子熔丝116a、116b、…、116n可为金属熔丝且可与DUT 104a、104b、…、104n位于相同芯片上。
通常，通道晶体管110a、110b、…、110n的最大操作电压显著小于电压源所提供的高应力电压。例如，通道晶体管110a、110b、…、110n的最大操作电压可为约1.8V或更小，而应力电压可能高得多。当DUT 104a、104b、…、104n失效时，其基本通过该装置提供短路，这意味着在相关通道晶体管110a、110b、…、110n上可能有很大的电位。最终，相应电子熔丝116a、116b、…、116n会熔断以将失效的DUT 104a、104b、…、104n与电压源断开。在电子熔丝116a、116b、…、116n即将熔断之前，可能有瞬时电流尖峰。为保护通道晶体管110a、110b、…、110n及解码器113，将保护电路125a、125b、…、125n连接于电子熔丝116a、116b、…、116n与地119之间。当相应DUT 104a、104b、…、104n失效时，保护电路125a、125b、…、125n在通道晶体管110a、110b、…、110n周围提供分流。保护电路125a、125b、…、125n包括一个或多个静电放电(electrostatic discharge；ESD)二极管128a、128b、…、128n。
测试电路101还包括在该电子熔丝与地之间与电子熔丝116a、116b、…、116n中不同的一个的第二侧连接的电阻器122a、122b、…、122n，以在漏电流极小的常规应力条件下形成低电阻路径。电阻器122a、122b、…、122n的电阻远大于通道晶体管110a、110b、…、110n在被开启时的电阻，以迫使大部分电流流经电流测量装置107，但不会过大而在常规应力条件下引起显著的电压降。在击穿后，电子熔丝116a、116b、…、116n需要高电流路径来熔断，这需要在该电流路径中具有低电阻，并由于ESD二极管128a、128b、…、128n的独特的I-V特性，ESD二极管128a、128b、…、128n用于在击穿时排放高电流，而在应力条件下提供大电阻。ESD二极管128a、128b、…、128n及电子熔丝116a、116b、…、116n支持较宽的应力电压范围，电阻器122a、122b、…、122n的较宽电阻范围，以及各测试结构上的击穿事件期间的最小中断。
尽管上面的例子仅讨论几个测试结构，但本领域的普通技术人员将理解，测试结构的数目不受限制，且本文中的任意装置及方法可包括大量测试结构，但只是出于便于说明并简化理解的目的未显示这样的大数目。
在操作过程中，在测试期间，该测试结构指示电路自各地址位置向单个输出引脚顺序路由测量信号。通过应用一系列地址，可扫描电路例如整组结构用于失效签名。接着，可使用该地址信息识别各失效点的确切位置，也就是确定失效电路元件的位置。失效电路可通过熔断的电子熔丝以及电流测量装置所测量的电流确定。
可使用上述结构节省时间并减少测试时的破坏效应，同时允许使用大于解码器的最大操作电压的电压。图2显示依据本文中的装置及方法用于测试集成电路装置的方法的逻辑流程图。更具体地说，在项目212，提供具有供测试的装置的电路。在215，提供测试电压并依据在该装置上的时间相关介电击穿(TDDB)测试向该装置施加该测试电压。针对不同的被测装置，该测试电压可为相同或不同。在一些情况下，该测试电压可针对单个被测装置而变化。在218，解码器选择经历该TDDB测试的该装置中的一个。也就是说，该解码器产生顺序选择执行该TDDB测试的该装置中的一个的信号。换句话说，尽管所有的装置都处于TDDB测试中，但该解码器选择该装置中的一个来读取漏电流。该解码器略过先前已知的失效装置。在221，自该解码器所选择的该装置中的该一个测量漏电流。在224，依据该装置的状态，特定的动作可能发生。例如，如果该装置健康，则在227，测出低的漏电流。当该装置开始失效时，设置于电路中的电子熔丝保护该装置，如230中所示。在233，响应该装置的TDDB失效，利用设置于电路中的保护电路将该解码器与各装置电性隔离。在236，测出高的漏电流标示该装置失效。如果该装置已失效，则其电路为开路且在239仅测出噪声级电流。在一个时间周期内执行TDDB测试。在242，如果已达到时限或者所有该装置已失效，则在245，测试结束。否则，在218，该流程继续并选择下一装置。
总之，依据本文中的装置，示例装置包括与包含被测装置的集成电路连接并向其提供测试电压的测试模块。该测试模块在该被测装置上执行时间相关介电击穿(TDDB)测试。解码器与该被测装置及该测试模块连接。该解码器选择性连接各被测装置至该测试模块。电子熔丝与该被测装置中不同的一个连接。当相应被测装置失效时，该电子熔丝将各该被测装置与该测试电压单独电性断开。保护电路连接于该电子熔丝与接地电压之间。当该被测装置失效时，各保护电路在该解码器周围提供分流。
图3中显示实施本文中的系统及方法的代表性硬件环境。此示意附图显示依据本文中的系统及方法的信息处理/电脑系统的硬件配置。该系统包括至少一个处理器或中央处理单元(central processing unit；CPU)310。CPU 310通过系统总线312与各种装置例如随机访问存储器(random access memory；RAM)314、只读存储器(read only memory；ROM)316以及输入/输出(I/O)适配器318互连。I/O适配器318可与周边装置例如磁盘单元311及磁带驱动器313或者该系统可读取的其它程序储存装置连接。该系统可读取该程序储存装置上的发明指令并按照这些指令来执行本文中的系统及方法的方法。
在图3中，CPU 310基于只读存储器(ROM)316中所储存的程序或自周边装置例如磁盘单元311及磁带驱动器313加载至随机访问存储器(RAM)314的程序执行各种处理。必要时，在RAM 314中还储存CPU 310执行所述各种处理或类似处理时的所需数据。CPU 310、ROM316及RAM 314通过总线312彼此连接。必要时，输入/输出适配器318也与总线312连接，以提供输入/输出接口。必要时，在该周边装置上安装可移动媒体，例如磁盘、光盘、磁光盘、半导体存储器或类似物，从而在必要时可将自其读取的电脑程序安装于RAM 314中。
该系统还包括用户界面适配器319，该用户界面适配器将键盘315、鼠标317、扬声器324、麦克风322及/或其它用户界面装置例如触屏装置(未显示)与总线312连接，以收集用户输入。此外，通信适配器320(包括网络接口卡例如LAN卡、调制解调器或类似物)将总线312与数据处理网络325连接。通信适配器320通过网络例如因特网执行通信处理。显示适配器321将总线312与显示装置323连接，可将该显示装置实施为输出装置例如监控器(例如阴极射线管(cathode ray tube；CRT)、液晶显示器(liquid crystal display；LCD)或类似物)、打印机，或发送器。
本领域的技术人员将了解，该储存媒体不限于如图3中所示的其中储存有程序的周边装置，其独立于向用户提供程序的装置分布。可移动媒体的例子包括磁盘(包括软盘)、光盘(包括光盘只读存储器(CD-ROM)以及数字多功能光盘(DVD))、磁光盘(包括迷你盘(MD)(注册商标))，以及半导体存储器。或者，该储存媒体可为ROM 316、包含于储存部分311中的硬盘，或类似物，其具有储存于其中的程序并与包含它们的装置一起被分配给用户。
依据本揭露的态样，图3中所示的硬件系统可用于实施测试装置101。CPU 310可与解码器113连接，以提供指令供解码器113输出关于特定通道晶体管110a、110b、…、110n的选择。也就是说，解码器113使用该指令以选择性且单独开启各通道晶体管110a、110b、…、110n，从而测量相应DUT 104a、104b、…、104n的泄漏。CPU 310可顺序地向解码器113发送信号，从而于开启各相应通道晶体管110a、110b、…、110n时可逐一测量所有DUT 104a、104b、…、104n的漏电流。可通过电流测量装置107测量相应DUT 104a、104b、…、104n的漏电流并进行记录。CPU 310使用来自电子熔丝116a、116b、…、116n的数据识别失效装置并确定解码器113所使用的序列，也就是不重复先前的读取。而且，CPU 310可执行泄漏数据的后处理，例如，确定漏电流数据等。计算系统可保存并显示泄漏数据。例如，当任意DUT 104a、104b、…、104n的泄漏增加时，可测量并记录相应的漏电流，从而可显示随着时间推移，各DUT 104a、104b、…、104n的漏电流性能。
如上所述的方法用于集成电路芯片的制造中。制造者可以原始晶圆形式(也就是，作为具有多个未封装芯片的单个晶圆)、作为裸芯片，或者以封装形式分配所得的集成电路芯片。在后一种情况中，该芯片设于单芯片封装中(例如塑料承载件，其具有附着至母板或其它更高层次承载件的引脚)或者多芯片封装中(例如陶瓷承载件，其具有单面或双面互连或嵌埋互连)。在任何情况下，接着将该芯片与其它芯片、分立电路元件和/或其它信号处理装置集成，作为(a)中间产品例如母板的部分，或者作为(b)最终产品的部分。该最终产品可为包括集成电路芯片的任意产品，涉及范围从玩具及其它低端应用直至具有显示器、键盘或其它输入装置以及中央处理器的先进电脑产品。
对于电子应用，可使用半导体衬底例如硅晶圆。该衬底支持通过许多制造步骤的微装置的易加工。常常，许多单独装置可被一起制造于一个衬底上并接着在制造结束时分成独立装置。为制造微装置，执行许多制程，一个接一个，重复许多次。这些制程通常包括沉积膜、以所需微特征图案化该膜，以及移除(或蚀刻)该膜的部分。例如，在存储器芯片制造中，可具有数个光刻步骤、氧化步骤、蚀刻步骤、掺杂步骤，以及执行许多其它步骤。微制造制程的复杂性可由其掩膜数说明。
本文中参照依据各种系统及方法的方法、装置(系统)及电脑程序产品的流程图和/或方块图来说明本揭露的态样。应当理解，该流程图和/或二维方块图的各方块以及该流程图和/或方块图中的方块的组合可通过电脑程序指令实施。可向通用电脑、专用电脑或其它可编程数据处理装置的处理器提供这些电脑程序指令以产生机器，从而使该些指令(通过该电脑或其它可编程数据处理装置的处理器执行)创建用以实施该流程图和/或方块图中一个或多个方块所指定的功能/动作的方式。
附图中的流程图及方块图显示依据本文中各种装置及方法的系统、方法及电脑程序产品的可能实施的架构、功能及操作。在此方面，该流程图或方块图中的各方块可表示模块、片断或代码部分，其包括一个或多个可执行指令以实施指定的逻辑功能。还应当注意，在一些替代实施中，方块中所示的功能可在附图中所示的顺序之外发生。例如，连续显示的两个方块实际上可基本同时执行，或者有时可以相反顺序执行该些方块，取决于所涉及的功能。还应当注意，该方块图和/或流程图的各方块以及该方块图和/或流程图中的方块的组合可通过执行指定功能或动作的基于专用硬件的系统实施，或者通过专用硬件与电脑指令的组合实施。
依据本文中另外的系统及方法，提供一种制品，其包括有形电脑可读媒体，其中实施有电脑可读指令，以执行该电脑实施方法(包括但不限于图2中所示的方法)的步骤。可使用一个或多个电脑可读非暂时性媒体的任何组合。该电脑可读媒体可为电脑可读信号媒体或电脑可读储存媒体。该非暂时性电脑储存媒体储存指令，且处理器执行该指令以执行本文中所述的方法。电脑可读储存媒体可为例如但不限于电子的、磁的、光的、电磁的、红外的，或半导体的系统、装置或设备，或上述任意合适的组合。任意这些装置可具有电脑可读指令，以执行上面参照图2所述的方法的步骤。
该些电脑程序指令可储存于电脑可读媒体中，其可引导电脑、其它可编程数据处理装置或其它装置以特定方式作用，以使储存于该电脑可读媒体中的该些指令产生包括实施该流程图和/或方块图中一个或多个方块所指定的功能/动作的指令的制品。
而且，该些电脑程序指令也可被加载至电脑、其它可编程数据处理装置或其它装置上，以在该电脑、其它可编程装置或其它装置上执行一系列操作步骤，从而产生电脑实施过程，以使执行于该电脑或其它可编程装置上的该些指令提供用以实施该流程图和/或方块图中一个或多个方块所指定的功能/动作的过程。
若通过软件及/或固件实施本文中的系统及方法，可将构成该软件的程序自储存媒体或网络安装于具有专用硬件的电脑中，且该电脑能够在其中安装有各种程序的情况下执行各种功能。
本领域的技术人员将了解，本文中的系统及方法的态样可被实施为系统、方法或电脑程序产品。因此，本揭露的态样可采取完全硬件系统、完全软件系统(包括固件、驻留软件、微代码等)或结合软件与硬件态样的系统的形式，本文中通常可将其全部称为“电路”、“模块”或“系统”。而且，本发明的态样可采取电脑程序产品的形式，该电脑程序产品被实施于一个或多个电脑可读媒体中，该电脑可读媒体上实施有电脑可读程序代码。
可使用一个或多个电脑可读非暂时性媒体的任意组合。该电脑可读媒体可为电脑可读信号媒体或电脑可读储存媒体。该非暂时性电脑储存媒体储存指令，且处理器执行该指令以执行本文中所述的方法。电脑可读储存媒体可为例如但不限于电子的、磁的、光的、电磁的、红外的或半导体的系统、装置或设备，或上述任意合适的组合。该电脑可读储存媒体的更具体的例子(非详尽无遗的列表)包括以下：具有一条或多条导线的电性连接、便携式电脑软盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(erasable programmable read-only memory；EPROM或闪速存储器)、光纤、磁储存装置、便携式光盘只读存储器(CD-ROM)、光储存装置、“即插即用”存储器装置，如USB闪速驱动器，或上述任意合适的组合。在此文档的背景下，电脑可读储存媒体可为任意有形媒体，其可包含或储存由指令执行系统、装置或设备使用或与其结合使用的程序。
实施于电脑可读储存媒体上的程序代码可通过使用任意合适的媒体传输，包括但不限于无线、有线、光纤电缆、RF等，或上述任意合适的组合。
针对本揭露的态样执行操作的电脑程序代码可用一种或多种编程语言的任意组合编写，包括面向对象的编程语言，例如Java、Smalltalk、C++等，以及传统的过程编程语言，例如“C”编程语言或类似编程语言。该程序代码可完全执行于用户的电脑上，部分执行于用户的电脑上，作为独立软件包，部分执行于用户的电脑上并部分执行于远程电脑上或者完全执行于远程电脑或服务器上。在后一种情况下，该远程电脑可通过任意类型的网络与该用户的电脑连接，包括局域网(local area network；LAN)或广域网(wide areanetwork；WAN)，或者可与外部电脑建立连接(例如通过使用Internet Service Provider(因特网服务提供商)的Internet(因特网))。
本文中所使用的术语是出于说明特定装置及方法的目的，并非意图限制该装置及方法。除非上下文中另外明确指出，否则本文中所使用的单数形式“一个”以及“该”也意图包括复数形式。还应当理解，术语“包括”以及“包含”使用在本说明书中时，表明所述特征、整体、步骤、操作、元件和/或组件的存在，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件，和/或其群组。
另外，本文中所使用的术语例如“右”、“左”、“垂直”、“水平”、“顶部”、“底部”、“上方”、“下方”、“平行”、“垂直”等意图说明当它们以附图中取向并显示时的相对位置(除非另外指出)。术语如“接触”、“直接接触”、“毗邻”、“直接相邻”等意味着至少一个元件物理接触另一个元件(没有其它元件隔开所述元件)。
权利要求中的所有方式或步骤加功能元素的相应结构、材料、动作及等同意图包括执行该功能的任意结构、材料或动作结合具体请求保护的其它请求保护的元素。对本发明的各种装置及方法所作的说明是出于示例目的，而非意图详尽无遗或限于所揭露的装置及方法。许多修改及变更将对于本领域的普通技术人员显而易见，而不背离所述装置及方法的范围及精神。本文中所使用的术语经选择以最佳解释该装置及方法的原理、实际应用或在市场已知技术上的技术改进，或者使本领域的普通技术人员能够理解具有各种适合所考虑的特定使用的各种修改的本文中所揭露的装置及方法。

Claims (20)

1.一种装置，包括：
测试模块，与包含被测装置的集成电路连接并向其提供测试电压，该测试模块在该被测装置上执行时间相关介电击穿(TDDB)测试；
解码器，与该被测装置及该测试模块连接，该解码器选择性连接各被测装置至该测试模块；
电子熔丝，各该电子熔丝与该被测装置中不同的一个连接，当相应被测装置失效时，该电子熔丝将各该被测装置与该测试模块单独电性断开；
电阻器，各该电阻器与该电子熔丝中不同的一个连接，在该TDDB测试的常规应力条件下，该电阻器提供至地的低电阻路径；以及
保护电路，连接于该电子熔丝与接地电压之间，当该被测装置失效时，各保护电路在该解码器周围提供至地的电性路径，其中，该电性路径引导电流离开该测试模块以保护该测试模块。
2.如权利要求1所述的装置，其中，该解码器与该被测装置位于相同芯片上。
3.如权利要求1所述的装置，其中，该解码器顺序选择装置以测量漏电流并单独测量各被测装置的漏电流。
4.如权利要求1所述的装置，其中，该电子熔丝及该电阻器的至少其中之一与该被测装置位于相同芯片上。
5.如权利要求1所述的装置，该测试模块还包括测量该被测装置的漏电流的电流测量装置。
6.如权利要求5所述的装置，还包括：
通道晶体管，连接于该电子熔丝与该电流测量装置之间，其中，该解码器通过开启各通道晶体管顺序选择装置以测量漏电流，以及其中，当开启该通道晶体管时，该电阻器经设置以迫使电流流经该电流测量装置。
7.如权利要求1所述的装置，该保护电路还包括静电放电(ESD)二极管。
8.一种电路，包括：
电压源；
电流测量装置；
被测装置，在第一侧与该电压源连接且在第二侧与该电流测量装置连接；
通道晶体管，连接于各被测装置与该电流测量装置之间；
解码器，向各通道晶体管选择性提供通过信号，该解码器选择该装置以供测试；
电子熔丝，各该电子熔丝在被测装置与相应通道晶体管之间与该被测装置中的不同一个的该第二侧连接，当该相应被测装置失效时，该电子熔丝将该被测装置的电路与该电压源断开；
电阻器，各该电阻器与该电子熔丝中不同的一个连接，该电阻器在常规应力条件下提供至地的低电阻路径并在开启该通道晶体管时迫使电流流经该电流测量装置；以及
保护电路，连接于该电子熔丝与接地电压之间，当该被测装置失效时，各保护电路电性隔离该解码器。
9.如权利要求8所述的电路，其中，该解码器与该被测装置位于相同芯片上。
10.如权利要求8所述的电路，其中，该解码器产生信号以单独选择各被测装置。
11.如权利要求10所述的电路，其中，该解码器顺序选择装置以测量漏电流并略过已知的失效装置。
12.如权利要求8所述的电路，其中，该电子熔丝及该电阻器的至少其中之一与该被测装置位于相同芯片上。
13.如权利要求8所述的电路，该电流测量装置测量该被测装置的漏电流。
14.如权利要求8所述的电路，该保护电路还包括静电放电(ESD)二极管。
15.一种方法，包括：
提供具有供测试的装置的电路；
提供测试电压并依据在该装置上的时间相关介电击穿(TDDB)测试向该装置施加该测试电压；
提供具有选择执行该TDDB测试的该装置中的一个的信号的解码器；
提供电流测量装置并测量所选择的该装置中的该一个的漏电流；
响应该装置中的该一个的TDDB失效，利用设置于该电路中的电子熔丝保护该装置中的该一个；以及
响应该装置中的该一个的TDDB失效，利用设置于该电路中的保护电路将该解码器与该装置中的该一个电性隔离。
16.如权利要求15所述的方法，其中，用于该TDDB测试的该测试电压可大于该解码器的最大操作电压。
17.如权利要求15所述的方法，其中，该测试电压是针对不同装置的相同电压以及针对不同装置的不同电压的其中之一。
18.如权利要求15所述的方法，其中，该解码器产生顺序选择执行该TDDB测试的该装置中的该一个的信号。
19.如权利要求15所述的方法，其中，该解码器与该装置位于相同芯片上并单独测量各装置的漏电流。
20.如权利要求15所述的方法，还包括：
提供连接于该电子熔丝与该电流测量装置之间的通道晶体管；以及
在该电路中提供电阻器，各该电阻器与该电子熔丝中不同的一个连接，其中，该解码器通过开启各通道晶体管顺序选择装置以测量漏电流，以及其中，该电阻器经设置以在该TDDB测试的常规应力条件下提供至地的低电阻路径并在开启该通道晶体管时迫使电流流经该电流测量装置，
该电子熔丝与该电阻器的至少其中之一与该装置位于相同芯片上。
CN201810494223.6A 2017-08-22 2018-05-22 并行测试结构 Active CN109427603B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/682,704 2017-08-22
US15/682,704 US10475677B2 (en) 2017-08-22 2017-08-22 Parallel test structure

Publications (2)

Publication Number Publication Date
CN109427603A true CN109427603A (zh) 2019-03-05
CN109427603B CN109427603B (zh) 2023-05-09

Family

ID=65437970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810494223.6A Active CN109427603B (zh) 2017-08-22 2018-05-22 并行测试结构

Country Status (3)

Country Link
US (1) US10475677B2 (zh)
CN (1) CN109427603B (zh)
TW (1) TWI672511B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113253088A (zh) * 2021-06-25 2021-08-13 上海瞻芯电子科技有限公司 晶体管栅氧测试装置及系统
WO2021196990A1 (zh) * 2020-04-03 2021-10-07 长鑫存储技术有限公司 测试电路及半导体测试方法
CN114942395A (zh) * 2022-07-25 2022-08-26 南京宏泰半导体科技有限公司 一种晶圆多die漏电快速测试系统及方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113396396A (zh) 2019-01-31 2021-09-14 特克特朗尼克公司 高速输入/输出裕度测试的系统、方法和设备
US11940483B2 (en) 2019-01-31 2024-03-26 Tektronix, Inc. Systems, methods and devices for high-speed input/output margin testing
TWI689732B (zh) * 2019-07-29 2020-04-01 致茂電子股份有限公司 電容測試裝置
US11705894B2 (en) * 2019-08-27 2023-07-18 Keithley Instruments, Llc Pulsed high current technique for characterization of device under test
US11105843B2 (en) * 2019-10-10 2021-08-31 Analog Devices International Unlimited Company Robust architecture for mode switching of a force and measure apparatus
CN116802510A (zh) * 2020-11-24 2023-09-22 特克特朗尼克公司 用于高速输入/输出裕量测试的系统、方法和设备
CN112986772B (zh) * 2021-04-20 2021-08-13 晶芯成(北京)科技有限公司 一种电介质击穿测试电路及其测试方法
US11621261B2 (en) * 2021-07-05 2023-04-04 Changxin Memory Technologies, Inc. Detection circuit and detection method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202352661U (zh) * 2011-11-17 2012-07-25 立锜科技股份有限公司 用于集成电路芯片最终测试微调的熔线电路
US20120245879A1 (en) * 2011-03-21 2012-09-27 Ridgetop Group, Inc. Programmable test chip, system and method for characterization of integrated circuit fabrication processes
US20130314119A1 (en) * 2012-05-23 2013-11-28 International Business Machines Corporation Testing structure and method of using the testing structure
US20160061880A1 (en) * 2014-08-29 2016-03-03 Globalfoundries Inc. Methods, apparatus and system for tddb testing
US20160069950A1 (en) * 2014-09-08 2016-03-10 Texas Instruments Incorporated Devices under test
CN105825889A (zh) * 2015-01-22 2016-08-03 力晶科技股份有限公司 晶体管测试电路及方法、半导体记忆装置以及半导体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100282432B1 (ko) 1998-08-31 2001-02-15 김영환 티디디비(ｔｄｄｂ) 테스트 패턴 및 그를 이용한 모스캐패시터유전체막의 ｔｄｄｂ테스트방법
CN101702005B (zh) 2009-10-28 2012-12-12 上海宏力半导体制造有限公司 与时间相关电介质击穿的并行测试电路
TWI453583B (zh) * 2011-07-25 2014-09-21 Quanta Comp Inc 電腦系統及其診斷方法
TWM497876U (zh) * 2014-07-03 2015-03-21 T Conn Prec Corp 插座連接器之偵測結構
US9372226B2 (en) * 2014-07-22 2016-06-21 Globalfoundries Inc. Wafer test structures and methods of providing wafer test structures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120245879A1 (en) * 2011-03-21 2012-09-27 Ridgetop Group, Inc. Programmable test chip, system and method for characterization of integrated circuit fabrication processes
CN202352661U (zh) * 2011-11-17 2012-07-25 立锜科技股份有限公司 用于集成电路芯片最终测试微调的熔线电路
US20130314119A1 (en) * 2012-05-23 2013-11-28 International Business Machines Corporation Testing structure and method of using the testing structure
US20160061880A1 (en) * 2014-08-29 2016-03-03 Globalfoundries Inc. Methods, apparatus and system for tddb testing
US20160069950A1 (en) * 2014-09-08 2016-03-10 Texas Instruments Incorporated Devices under test
CN105825889A (zh) * 2015-01-22 2016-08-03 力晶科技股份有限公司 晶体管测试电路及方法、半导体记忆装置以及半导体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021196990A1 (zh) * 2020-04-03 2021-10-07 长鑫存储技术有限公司 测试电路及半导体测试方法
CN113253088A (zh) * 2021-06-25 2021-08-13 上海瞻芯电子科技有限公司 晶体管栅氧测试装置及系统
CN114942395A (zh) * 2022-07-25 2022-08-26 南京宏泰半导体科技有限公司 一种晶圆多die漏电快速测试系统及方法

Also Published As

Publication number Publication date
US10475677B2 (en) 2019-11-12
TWI672511B (zh) 2019-09-21
US20190067056A1 (en) 2019-02-28
CN109427603B (zh) 2023-05-09
TW201913127A (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
CN109427603A (zh) 并行测试结构
US7307441B2 (en) Integrated circuit chips and wafers including on-chip test element group circuits, and methods of fabricating and testing same
US5459737A (en) Test access port controlled built in current monitor for IC devices
US7782073B2 (en) High accuracy and universal on-chip switch matrix testline
KR100991408B1 (ko) 테스트용 회로, 웨이퍼, 측정장치, 디바이스 제조방법 및표시장치
KR100998324B1 (ko) 디바이스 식별 방법, 디바이스 제조 방법, 및 전자 디바이스
EP1830195A1 (en) Probeless DC testing of CMOS I/O circuits
CN209231464U (zh) 集成电路
KR20070037696A (ko) 반도체 웨이퍼 테스트에 이용되는 ｄｕｔ 어레이용레이아웃
CN104076194B (zh) 测试集成电路封装件的输出短路电流
CN104237577A (zh) 晶圆测试的方法和装置
CN104062534A (zh) 针对短路测试集成电路封装
CN103267940B (zh) 多模块平行测试系统
US8971099B1 (en) Method of measuring threshold voltage of MOS transistor in SRAM array
CN106653732A (zh) 测试线结构以及用于执行晶圆验收测试的方法
US9013202B2 (en) Testing structure and method of using the testing structure
US8917104B2 (en) Analyzing EM performance during IC manufacturing
CN103837809B (zh) 测试mosfet匹配性的ic布局及测试方法
CN106960802B (zh) 一种半导体静态电流的测试器件及测试方法
US8890557B2 (en) Built-in self-test method and structure
CN115565900A (zh) 测试电路及其操作方法
JP4813440B2 (ja) 電子デバイス及び解析方法
US20090219773A1 (en) Integrated Circuit, Method for Acquiring Data and Measurement System
US7786724B1 (en) Methods and apparatus for collecting process characterization data after first failure in a group of tested devices
US20190081004A1 (en) Die identification by optically reading selectively blowable fuse elements

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210309

Address after: California, USA

Applicant after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Applicant before: GLOBALFOUNDRIES INC.

GR01 Patent grant
GR01 Patent grant