CN101702005B - 与时间相关电介质击穿的并行测试电路 - Google Patents
与时间相关电介质击穿的并行测试电路 Download PDFInfo
- Publication number
- CN101702005B CN101702005B CN 200910197809 CN200910197809A CN101702005B CN 101702005 B CN101702005 B CN 101702005B CN 200910197809 CN200910197809 CN 200910197809 CN 200910197809 A CN200910197809 A CN 200910197809A CN 101702005 B CN101702005 B CN 101702005B
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- testing circuit
- dielectric breakdown
- transistor device
- power module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明揭露了一种与时间相关电介质击穿(TDDB)的并行测试电路，包括：电源模块、多个MOS晶体管器件和多个电熔丝；其中所述多个晶体管器件的栅极端分别通过所述电熔丝连接于所述电源模块，且所述多个晶体管器件的源极、漏极及背栅极三端均接地。利用本发明提供的TDDB并行测试电路可以大大缩短晶体管器件的TDDB的检测时间，大大提高晶体管器件的检测效率，有效降低了生产成本。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种与时间相关电介质击穿的并行测试电路。
背景技术
MOS晶体管中的栅氧化层是由硅衬底在高温下氧化形成的，这层SiO2膜是一种具有1015Ω·cm左右的高电阻率的绝缘膜，当外加电场大于6mV/cm时，会产生F-N(Flowler-Nordheim)型隧道电流。
随着超大规模集成电路的集成度不断提高，MOS集成电路随之向微细化的方向发展，其栅氧化层也日益薄膜化，但较高的电场强度对栅氧化层的性能的影响就成为一个突出的问题。栅氧抗电性能不好将导致MOS器件电参数不稳定，如：阑值电压漂移、跨导下降和漏电流增加等，甚至可引起栅氧化膜的击穿。
当前0.25μm工艺的栅氧化层厚度为4～5nm，而如果到了0.13μm工艺时，栅氧化层的厚度将仅为2～3nm。当电源电压为2.2V时，二氧化硅膜上的电场就有可能大于6mV/cm而产生击穿，从而必须考虑绝缘击穿对MOS氧化层质量的影响。
因此，栅氧化膜的击穿，包括与时间相关电介质击穿(TDDB Time-DependentDielectric Breakdown)和瞬时击穿(TZDB Time-Zero Dielectric Breakdown)，一直是超大规模集成电路可靠性研究领域关注的热点问题，也是限制集成度提高的重要因素。
相比较而言，TDDB作为一种主要的薄栅氧化层(厚度小于20nm)质量评测方法在企业与实验室中得到了更为广泛的应用。
TDDB测试属于一种加速测试，它通过实测击穿电量QBD、击穿时间tBD等大量数据的统计分布来表征氧化膜的质量，并可通过它来预测栅氧化层的寿命。通常可采取在大于7mV/cm的高电场下进行。根据实验时MOS上外加电场的方式，常用的TDDB寿命评价方法可分为恒定电压法、恒定电流法、斜坡电压法和斜坡电流法。
由于TDDB参数及其失效分布很好地反映了栅氧化层的质量，这种方法被广泛应用于集成电路制造业中。利用它可以区分不同的击穿类型和过程，从而找到引起击穿的因素，也可以用来比较氧化物和氮化物等多种介质的质量以及评估器件工艺中各步骤对薄栅氧化层质量的影响，还可以用来预测器件的寿命和EEPROM的可擦写次数。
然而现有技术中，评价栅氧化膜TDDB可靠性的方法是，通常在直流电压或直流电流下对多个样品时进行加速测试，所用的测试时间是每个测试样品发生击穿的失效时间的总和，请参见图2，所用的测试时间T＝T1+T2+T3+T4+T5+T6，因此在对产品进行TDDB测试所用的时间将会很长，进而影响了产品的测试效率，增加了相应的生产成本。
发明内容
本发明旨在解决现有技术中，在对MOS晶体管器件进行TDDB测试所用的时间过长所导致的生产效率，生产成本提高等技术问题。
有鉴于此，本发明提供一种与时间相关电介质击穿的并行测试电路，包括：电源模块、多个晶体管器件和多个电熔丝；其中所述多个MOS晶体管器件的栅极端分别通过所述电熔丝连接于所述电源模块，且所述多个MOS晶体管器件的源极、漏极及背栅极均接地。
进一步的，所述电熔丝为电可编程电熔丝。
进一步的，所述电源模块为恒定电压模块。
利用本发明提供的TDDB并行测试电路可以大大缩短MOS晶体管器件的TDDB的检测时间，大大提高MOS晶体管器件的检测效率，有效降低了生产成本。
附图说明
图1所示为本发明一实施例提供的与时间相关电介质击穿的并行测试电路的示意图；
图2所示为在进行时间相关电介质击穿的测试中各待测MOS晶体管器件失效的时间。
具体实施方式
为使本发明的技术特征更明显易懂，下面结合附图，给出具体实施例，对本发明做进一步的描述。
请参见图1，其所示为本发明一实施例所提供的与时间相关电介质击穿(TDDB Time-Dependent Dielectric Breakdown)的测试电路，该电路包括：
电源模块110、多个待测MOS晶体管器件120和多个电熔丝130，所述多个待测MOS晶体管器件120的栅极121分别通过所述电熔丝130连接于所述电源模块110；且所述多个待测MOS晶体管器件120的其余三端源极122、漏极123及背栅极124均接地。
在本实施例中，所述电源模块为恒定电压模块，在待测MOS晶体管器件120栅极121上加恒定的电压，使器件处于积累状态或反型状态，经过一段时间后，氧化膜就会击穿，这期间经历的时间就是在该条件下的寿命。
在本实施例中，所述电熔丝130为电可编程电熔丝(eFUSE electricallyprogrammable fuse device)。当待测MOS晶体管器件120的栅极氧化层未被击穿时，其产生的漏电流非常小，只有几个到几十nA的电流量，此时，在本实施例中，电可编程电熔丝的阻值也很小，持续给待测MOS晶体管器件120施加恒定测试电压。
当待测MOS晶体管器件120的栅极氧化层被击穿时，其产生的漏电流变大，电流脉冲达到几mA甚至更大的数值，此时，电可编程电熔丝将熔断而阻值变大，在本实施例中，电可编程电熔丝的阻值达到10e9Ω，将此栅极氧化层被击穿的待测MOS晶体管器件与测试电路隔离，停止对该击穿失效的MOS晶体管器件的测试。通过仪器可以观测到一个电流突然增加然后又突然减少的脉冲信号，并且记录下此脉冲的时间，即为此器件的失效时间，参见图2，如T1，T2，T3，T4，T5，T6等为各电流脉冲对应的时间。同时继续对其他的MOS晶体管器件进行测试，当最后一个待测MOS晶体管器件的栅极氧化层被击穿失效时，则停止TDDB测试。
本发明提供的实施例所提供的与时间相关电介质击穿(TDDB)的并行测试电路可以同时对多个待测MOS晶体管器件进行测试，且其所用的测试时间仅为待测MOS晶体管器件中所需击穿失效所用最长的时间，请参见图2，其测试时间T’＝T6。而现有技术中，进行TDDB测试所用的时间为所有待测MOS晶体管器件都失效所用的时间的总和T＝T1+T2+T3+T4+T5+T6。
由此可见，利用本发明实施例提供的TDDB的并行检测电路可以大大缩短MOS晶体管器件的TDDB的检测时间，大大提高MOS晶体管器件的检测效率，有效降低了生产成本。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
Claims (3)
1.一种与时间相关电介质击穿的并行测试电路，其特征在于，包括：
电源模块、多个MOS晶体管器件和多个电熔丝；
其中每一所述MOS晶体管器件的栅极端分别通过一所述电熔丝连接于所述电源模块，且所述多个MOS晶体管器件的源极、漏极及背栅极均接地；
所述电源模块用于在所述多个待测MOS晶体管器件的栅极上加恒定的电压，使所述待测MOS晶体管器件处于积累状态或反型状态直至击穿；
每一所述电熔丝用于在与其连接的待测MOS晶体管器件击穿时熔断，停止对该击穿失效的MOS晶体管器件的测试，从而输出一电流突然增加然后又突然减少的脉冲信号。
2.根据权利要求1所述的与时间相关电介质击穿的并行测试电路，其特征在于，所述电熔丝为电可编程熔丝。
3.根据权利要求1所述的与时间相关电介质击穿的并行测试电路，其特征在于，所述电源模块为恒定电压模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910197809 CN101702005B (zh) | 2009-10-28 | 2009-10-28 | 与时间相关电介质击穿的并行测试电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910197809 CN101702005B (zh) | 2009-10-28 | 2009-10-28 | 与时间相关电介质击穿的并行测试电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101702005A CN101702005A (zh) | 2010-05-05 |
| CN101702005B true CN101702005B (zh) | 2012-12-12 |
Family
ID=42156925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910197809 Active CN101702005B (zh) | 2009-10-28 | 2009-10-28 | 与时间相关电介质击穿的并行测试电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101702005B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427737A (zh) * | 2017-08-24 | 2019-03-05 | 格芯公司 | Tddb渗透电流诱导电熔丝结构及其编程方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102445644B (zh) * | 2010-10-15 | 2014-02-12 | 中芯国际集成电路制造(北京)有限公司 | Mos器件的spice测试结构 |
| CN102176443A (zh) * | 2011-02-23 | 2011-09-07 | 北京大学 | 用于测试氧化层击穿可靠性的结构及方法 |
| CN103033728B (zh) * | 2011-10-08 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | 经时击穿矩阵测试电路及测试方法 |
| CN103941171B (zh) * | 2013-01-22 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体测试结构及测试方法 |
| CN104142459B (zh) * | 2013-05-09 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体检测电路及检测方法 |
| CN105448756B (zh) * | 2014-08-01 | 2018-03-16 | 中芯国际集成电路制造(上海)有限公司 | 用于并行测试系统的栅氧化层完整性的测试结构 |
| CN106291276A (zh) * | 2016-07-28 | 2017-01-04 | 上海华力微电子有限公司 | 一种用于并行测试系统的介质经时击穿测试装置 |
| CN106354692B (zh) * | 2016-08-30 | 2019-05-03 | 工业和信息化部电子第五研究所 | 面向SoC的片上TDDB退化监测及失效预警电路 |
| CN106409817A (zh) * | 2016-10-26 | 2017-02-15 | 上海华力微电子有限公司 | Tddb测试结构以及tddb测试方法 |
| US10475677B2 (en) * | 2017-08-22 | 2019-11-12 | Globalfoundries Inc. | Parallel test structure |
| CN111812472B (zh) * | 2018-11-06 | 2021-07-30 | 长江存储科技有限责任公司 | 时间相关电介质击穿测试结构及其测试方法 |
| CN111562476A (zh) * | 2019-01-28 | 2020-08-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的测试结构及测试方法 |
| CN113049921B (zh) * | 2019-12-10 | 2024-04-19 | 中芯国际集成电路制造(上海)有限公司 | Tddb测试结构、tddb测试系统及其测试方法 |
| CN113495203B (zh) * | 2020-04-03 | 2022-05-03 | 长鑫存储技术有限公司 | 测试电路及半导体测试方法 |
| CN112649699B (zh) * | 2020-12-10 | 2021-08-10 | 北京智芯微电子科技有限公司 | 确定器件故障点的测试方法及装置、存储介质 |
| CN113097085A (zh) * | 2021-03-19 | 2021-07-09 | 长江存储科技有限责任公司 | 一种测试结构和测试方法 |
| CN112986772B (zh) * | 2021-04-20 | 2021-08-13 | 晶芯成(北京)科技有限公司 | 一种电介质击穿测试电路及其测试方法 |
| CN113253088B (zh) * | 2021-06-25 | 2021-09-28 | 上海瞻芯电子科技有限公司 | 晶体管栅氧测试装置及系统 |
| CN117471267B (zh) * | 2023-12-22 | 2024-03-12 | 南京第三代半导体技术创新中心有限公司 | 一种用于评估栅介质经时击穿的测试方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100282432B1 (ko) * | 1998-08-31 | 2001-02-15 | 김영환 | 티디디비(ｔｄｄｂ) 테스트 패턴 및 그를 이용한 모스캐패시터유전체막의 ｔｄｄｂ테스트방법 |
| CN1588102A (zh) * | 2004-08-19 | 2005-03-02 | 信息产业部电子第五研究所 | 在高温恒定电场中与时间有关的介质击穿试验方法 |
| JP2008047589A (ja) * | 2006-08-11 | 2008-02-28 | Nec Electronics Corp | 電気特性評価パターン、電気特性評価方法、半導体装置の製造方法および信頼性保証方法 |
| CN101197348B (zh) * | 2006-12-05 | 2010-04-21 | 中芯国际集成电路制造(上海)有限公司 | 多用途多晶硅边缘测试结构 |
| CN101281897B (zh) * | 2007-04-06 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 用于测试栅氧化层完整性的矩阵型测试结构 |
-
2009
- 2009-10-28 CN CN 200910197809 patent/CN101702005B/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427737A (zh) * | 2017-08-24 | 2019-03-05 | 格芯公司 | Tddb渗透电流诱导电熔丝结构及其编程方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101702005A (zh) | 2010-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101702005B (zh) | 与时间相关电介质击穿的并行测试电路 | |
| Loke et al. | Kinetics of copper drift in low-/spl kappa/polymer interlevel dielectrics | |
| Wu | Facts and myths of dielectric breakdown processes—Part I: Statistics, experimental, and physical acceleration models | |
| CN101728293B (zh) | Mos晶体管器件栅氧化层完整性测试的方法 | |
| US20110031981A1 (en) | Valuation method of dielectric breakdown lifetime of gate insulating film, valuation device of dielectric breakdown lifetime of gate insulating film and program for evaluating dielectric breakdown lifetime of gate insulating film | |
| CN108112263A (zh) | 气体传感器以及燃料电池汽车 | |
| US6806720B2 (en) | Method of reliability testing | |
| CN102262206A (zh) | pMOSFET器件负偏置温度不稳定性寿命预测方法 | |
| US10768222B1 (en) | Method and apparatus for direct testing and characterization of a three dimensional semiconductor memory structure | |
| Van Beek et al. | Impact of self-heating on reliability predictions in STT-MRAM | |
| US8000935B2 (en) | Diagnostic method for root-cause analysis of FET performance variation | |
| CN103941171A (zh) | 半导体测试结构及测试方法 | |
| CN112420671B (zh) | 一种正交形栅测试结构及测试装置及方法及系统 | |
| Wu et al. | Insights into metal drift induced failure in MOL and BEOL | |
| TW201715626A (zh) | 測試線結構 | |
| US7804317B1 (en) | Test device for determining charge damage to a transistor | |
| JP4844101B2 (ja) | 半導体装置の評価方法および半導体装置の製造方法 | |
| WO2022142294A1 (zh) | 热载流子效应退化性能的评估方法 | |
| Tierno et al. | Reliability of Mo as Word Line Metal in 3D NAND | |
| US6593590B1 (en) | Test structure apparatus for measuring standby current in flash memory devices | |
| CN107991598B (zh) | 一种用于三维存储器沟道导通性的测量方法 | |
| US6538937B2 (en) | Nonvolatile semiconductor memory test circuit and method, nonvolatile semiconductor memory and method for fabricating nonvolatile semiconductor memory | |
| JP2007258488A (ja) | 絶縁膜の絶縁破壊寿命推定方法 | |
| Ong et al. | Percolation defect nucleation and growth as a description of the statistics of electrical breakdown for gate, MOL and BEOL dielectrics | |
| CN110782936B (zh) | 一种对相变存储器单元相变能力的快速检测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140514 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20140514 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818 Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |