CN1588102A - 在高温恒定电场中与时间有关的介质击穿试验方法 - Google Patents

在高温恒定电场中与时间有关的介质击穿试验方法 Download PDF

Info

Publication number
CN1588102A
CN1588102A CN 200410051151 CN200410051151A CN1588102A CN 1588102 A CN1588102 A CN 1588102A CN 200410051151 CN200410051151 CN 200410051151 CN 200410051151 A CN200410051151 A CN 200410051151A CN 1588102 A CN1588102 A CN 1588102A
Authority
CN
China
Prior art keywords
test
testing
test structure
time
high temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200410051151
Other languages
English (en)
Inventor
罗宏伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
No5 Inst Ministry Of Information Industry
Original Assignee
No5 Inst Ministry Of Information Industry
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by No5 Inst Ministry Of Information Industry filed Critical No5 Inst Ministry Of Information Industry
Priority to CN 200410051151 priority Critical patent/CN1588102A/zh
Publication of CN1588102A publication Critical patent/CN1588102A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种与时间有关的介质击穿可靠性的测试方法,所述测试方法采用高温恒定电压应力对集成电路栅氧化层及介质层测试结构进行TDDB可靠性测试,测试方法按如下步骤进行:搭建测试系统,首先将测试结构并联,然后将试验样品置于高温箱中,接着再与外接电阻串联,最后将外接电阻与测试台相连;给测试结构施加高温和恒定电压应力;测量外接电阻上的电压,以判断是否有测试结构失效;当有测试结构失效时,将试验样品从高温箱中取出,放置于测试台上逐个测量测试结构失效与否;按照此失效判据记录每个样品的失效时间,直到达到总的试验时间为止。

Description

在高温恒定电场中与时间有关的介质击穿试验方法
【技术领域】
本发明涉及一种测试方法,尤其是指一种用于测试集成电路栅氧化层及介质层的与时间有关的介质击穿可靠性的测试方法。
【背景技术】
集成电路栅氧化层及介质层的与时间有关的介质击穿(Time DependentDielectric Breakdown,下称TDDB)可靠性的测试方法通常有两种:一种是芯片级的测试方法,另一种是封装级的测试方法。
芯片级的测试方法,是对芯片级的测试结构采用斜坡电压/电流或者恒定电压/电流的方法,快速评价其TDDB可靠性寿命。这种方法速度快,要求时间短,设备简单,适合于工艺线现场快速评价,但其不足之处是所加的应力过大,外推到正常使用条件的误差不好控制,测试结果通常只能作为参考而不能定量。
而封装级的测试方法,则是将测试结构封装好后利用专用测试设备来测试其TDDB可靠性。这种测试方法精度较高,测试结果比较准确,但所述专用测试设备一般比较昂贵,使得成本比较高。
【发明内容】
本发明的主要目的在于提供一种耗用成本比较低、测试结果比较准确的与时间有关的介质击穿可靠性的测试方法。
本发明的目的是通过以下技术方案实现的:一种与时间有关的介质击穿可靠性的测试方法,采用高温恒定电压应力对集成电路栅氧化层及介质层测试结构进行TDDB可靠性测试,测试方法按如下步骤进行:
步骤A:搭建测试系统,首先将测试结构并联,然后将试验样品置于高温箱中,接着再与外接电阻串联,最后将外接电阻与测试台相连;
步骤B:给测试结构施加高温和恒定电压应力,通过高温箱设置测试所需高温,通过电脑程控施加测试所需恒定电压应力;
步骤C:测量外接电阻上的电压,以判断是否有测试结构失效,如果外接电阻上的电压小于失效判据电压值,则无测试结构失效,如果外接电阻上的电压大于或等于失效判据电压值,则表示串联的测试结构中有一个或者多个击穿,也就是失效;
步骤D:当外接电阻上的电压大于或等于失效判据电压值,也就是串联的测试结构中有一个或者多个失效时,将试验样品从高温箱中取出,放置于测试台上逐个测量测试结构失效与否;
步骤E:按照此失效判据记录每个样品的失效时间,直到达到总的试验时间为止。
与现有技术相比,本发明与时间有关的介质击穿可靠性的测试方法所使用的设备简单,所以耗用成本比较低。另外,本发明与时间有关的介质击穿可靠性的测试方法采用高温恒定电压两种应力去测试栅氧化层及介质层TDDB可靠性,而不是单纯的加电场应力,强化了氧化层及介质层老化击穿的热动力学过程,所以测试精度高。
【附图说明】
下面结合附图和实施例对本发明进一步说明。
图1为本发明与时间有关的介质击穿可靠性的测试方法具体实施方式中所使用试验样品的封装图。
图2为本发明与时间有关的介质击穿可靠性的测试方法具体实施方式的电路原理图。
图3为本发明与时间有关的介质击穿可靠性的测试方法所使用的测试系统结构图。
【具体实施方式】
本发明与时间有关的介质击穿可靠性的测试方法也属于封装级的测试方法,采用高温恒定电压应力对集成电路栅氧化层及介质层测试结构进行TDDB可靠性测试。本实施方式中,测试结构以薄栅氧化层MOS电容为试验样品,该测试结构的封装图请参见图1所示。测试方法按如下步骤进行:
步骤A:搭建测试系统,首先将测试结构并联,然后将试验样品置于高温箱中,接着再与外接电阻串联,最后将外接电阻与测试台相连,请参见图2至图3所示,首先将电容并联,并联电路上电容两侧串联有电阻以进行限流,然后将试验样品置于高温箱中,接着再与外接电阻串联,外接电阻上的电压降可直接测量,最后将外接电阻与测试台相连;
步骤B:给测试结构施加高温和恒定电压应力,通过高温箱设置测试所需高温,在本实施方式中高温为135℃,通过电脑程控施加测试所需恒定电压应力;
步骤C:测量外接电阻上的电压,以判断是否有测试结构失效,如果外接电阻上的电压小于失效判据电压值,则无测试结构失效,如果外接电阻上的电压大于或等于失效判据电压值,则表示串联的测试结构中有一个或者多个击穿,也就是失效;
步骤D:当外接电阻上的电压大于或等于失效判据电压值,也就是串联的测试结构中有一个或者多个失效时,将试验样品从高温箱中取出,放置于测试台上逐个测量测试结构失效与否,在本实施方式中,将试验样品从高温箱中取出,放置于测试台上逐个测量电容C1到Cn上极板端到地之间的电压值,根据电压值的大小判断电容的失效与否,被击穿的电容上极板到地的电压值较其它电容测得值要小,这是因为漏电流的出现使得电容上面的串联电阻分掉一部分电压;
步骤E:按照此失效判据记录每个样品的失效时间,直到达到总的试验时间为止。
下面是使用本发明与时间有关的介质击穿可靠性的测试方法对N阱MOS栅氧化层TDDB可靠性进行评估情况。在135℃高温下选择了3种应力电场E1、E2、E3进行试验,试验样品分三组;以MOS电容栅电流Ig>0.2mA为失效判据,测得各个电容在应力条件下的寿命值,对同种应力条件下的样品失效时间进行分布类型拟合,发现该组样品寿命服从威布尔分布,如表1所示,然后根据不同应力条件下的寿命特征值提取E模型参数(其中激活能Ea=0.5由厂家提供),推出了该工艺MOS电容在正常使用条件下的寿命值。表2为预计的正常使用条件下TDDB寿命结果。
Figure A20041005115100061
                 表1 N阱MOS电容寿命的威布尔分布图
栅氧化层电场    威布尔形状       威布尔尺度      累积失效率      试验寿命      市场寿命
(MV/cm)           参数             参数(h)         (%)            (h)           (年)
E1                2.98             496             0.1             48.9          617
E2                3.03             306             0.1             31.3          880
E3                3.04             95.4            0.1             9.83          617
                 表2 TDDB试验寿命预计
与现有技术相比,本发明与时间有关的介质击穿可靠性的测试方法所使用的设备简单,所以耗用成本比较低。另外,本发明与时间有关的介质击穿可靠性的测试方法采用高温恒定电压两种应力去测试栅氧化层及介质层TDDB可靠性,而不是单纯的加电场应力,强化了氧化层及介质层老化击穿的热动力学过程,所以测试精度高。

Claims (5)

1、一种与时间有关的介质击穿可靠性的测试方法,其特征在于:所述测试方法采用高温恒定电压应力对集成电路栅氧化层及介质层测试结构进行TDDB可靠性测试,测试方法按如下步骤进行:
A、搭建测试系统,首先将测试结构并联,然后将试验样品置于高温箱中,接着再与外接电阻串联,最后将外接电阻与测试台相连;
B、给测试结构施加高温和恒定电压应力;
C、测量外接电阻上的电压,以判断是否有测试结构失效;
D、当有测试结构失效时,将试验样品从高温箱中取出,放置于测试台上逐个测量测试结构失效与否;
E、按照此失效判据记录每个样品的失效时间,直到达到总的试验时间为止。
2、如权利要求1所述的与时间有关的介质击穿可靠性的测试方法,其特征在于:在将各测试结构并联之前,先将测试结构两侧串联电阻以进行限流。
3、如权利要求1所述的与时间有关的介质击穿可靠性的测试方法,其特征在于:高温通过高温箱进行设置,为135℃。
4、如权利要求1所述的与时间有关的介质击穿可靠性的测试方法,其特征在于:恒定电压应力通过电脑程控进行施加。
5、如权利要求1所述的与时间有关的介质击穿可靠性的测试方法,其特征在于:在判断是否有测试结构失效时,如果外接电阻上的电压小于失效判据电压值,则无测试结构失效,如果外接电阻上的电压大于或等于失效判据电压值,则表示串联的测试结构中有一个或者多个击穿,也就是失效。
CN 200410051151 2004-08-19 2004-08-19 在高温恒定电场中与时间有关的介质击穿试验方法 Pending CN1588102A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200410051151 CN1588102A (zh) 2004-08-19 2004-08-19 在高温恒定电场中与时间有关的介质击穿试验方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200410051151 CN1588102A (zh) 2004-08-19 2004-08-19 在高温恒定电场中与时间有关的介质击穿试验方法

Publications (1)

Publication Number Publication Date
CN1588102A true CN1588102A (zh) 2005-03-02

Family

ID=34602386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200410051151 Pending CN1588102A (zh) 2004-08-19 2004-08-19 在高温恒定电场中与时间有关的介质击穿试验方法

Country Status (1)

Country Link
CN (1) CN1588102A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100405073C (zh) * 2004-12-22 2008-07-23 中芯国际集成电路制造(上海)有限公司 防止半导体器件中大电流损伤的电容器击穿测试结构
CN100460870C (zh) * 2005-11-02 2009-02-11 中芯国际集成电路制造(上海)有限公司 利用熔丝测试栅极氧化物的方法与装置
CN101702005A (zh) * 2009-10-28 2010-05-05 上海宏力半导体制造有限公司 与时间相关电介质击穿的并行测试电路
CN101295006B (zh) * 2007-04-26 2010-06-09 中芯国际集成电路制造(上海)有限公司 用于电容结构的测试装置及其保护装置
CN102375100A (zh) * 2010-08-17 2012-03-14 奇景光电股份有限公司 测试装置与其相关测试方法
CN102721905A (zh) * 2012-05-28 2012-10-10 上海华力微电子有限公司 提高绝缘体击穿电压失效分析效率的测试结构及使用方法
CN102109569B (zh) * 2009-12-29 2013-02-27 中芯国际集成电路制造(上海)有限公司 探针卡及栅氧化层介质击穿测试方法
CN104345253A (zh) * 2013-08-02 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种tddb的测试结构及测试方法
CN106409817A (zh) * 2016-10-26 2017-02-15 上海华力微电子有限公司 Tddb测试结构以及tddb测试方法
CN110140200A (zh) * 2018-11-06 2019-08-16 长江存储科技有限责任公司 时间相关电介质击穿测试结构及其测试方法
CN112782558A (zh) * 2020-12-29 2021-05-11 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 集成电路失效率获取方法
CN117471267A (zh) * 2023-12-22 2024-01-30 南京第三代半导体技术创新中心有限公司 一种用于评估栅介质经时击穿的测试方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100405073C (zh) * 2004-12-22 2008-07-23 中芯国际集成电路制造(上海)有限公司 防止半导体器件中大电流损伤的电容器击穿测试结构
CN100460870C (zh) * 2005-11-02 2009-02-11 中芯国际集成电路制造(上海)有限公司 利用熔丝测试栅极氧化物的方法与装置
CN101295006B (zh) * 2007-04-26 2010-06-09 中芯国际集成电路制造(上海)有限公司 用于电容结构的测试装置及其保护装置
CN101702005A (zh) * 2009-10-28 2010-05-05 上海宏力半导体制造有限公司 与时间相关电介质击穿的并行测试电路
CN102109569B (zh) * 2009-12-29 2013-02-27 中芯国际集成电路制造(上海)有限公司 探针卡及栅氧化层介质击穿测试方法
CN102375100A (zh) * 2010-08-17 2012-03-14 奇景光电股份有限公司 测试装置与其相关测试方法
CN102375100B (zh) * 2010-08-17 2014-06-11 奇景光电股份有限公司 测试装置与其相关测试方法
CN102721905A (zh) * 2012-05-28 2012-10-10 上海华力微电子有限公司 提高绝缘体击穿电压失效分析效率的测试结构及使用方法
CN104345253A (zh) * 2013-08-02 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种tddb的测试结构及测试方法
CN106409817A (zh) * 2016-10-26 2017-02-15 上海华力微电子有限公司 Tddb测试结构以及tddb测试方法
CN110140200A (zh) * 2018-11-06 2019-08-16 长江存储科技有限责任公司 时间相关电介质击穿测试结构及其测试方法
CN110140200B (zh) * 2018-11-06 2020-08-25 长江存储科技有限责任公司 时间相关电介质击穿测试结构及其测试方法
US11187740B2 (en) 2018-11-06 2021-11-30 Yangtze Memory Technologies Co., Ltd. Time dependent dielectric breakdown test structure and test method thereof
CN112782558A (zh) * 2020-12-29 2021-05-11 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 集成电路失效率获取方法
CN117471267A (zh) * 2023-12-22 2024-01-30 南京第三代半导体技术创新中心有限公司 一种用于评估栅介质经时击穿的测试方法
CN117471267B (zh) * 2023-12-22 2024-03-12 南京第三代半导体技术创新中心有限公司 一种用于评估栅介质经时击穿的测试方法

Similar Documents

Publication Publication Date Title
CN1588102A (zh) 在高温恒定电场中与时间有关的介质击穿试验方法
CN104965187B (zh) 一种基于关键器件的智能电能表加速退化试验方法
CN109752663A (zh) 一种电池内阻的测量方法
CN1991395A (zh) 一种监测避雷器泄漏电流中阻性电流的方法
CN1938599A (zh) 测试电化学装置的方法
CN101226218B (zh) 一种电力电容器元件的寿命试验方法
CN102033182A (zh) 一种固体钽电解电容器寿命预测方法
CN111766489B (zh) 一种功率半导体器件的可靠性测试方法及系统
WO2019237704A1 (zh) 一种电容漏电异常检测方法及系统、计算机设备
CN106291437A (zh) 一种智能电能表的可靠性评价方法
CN202631575U (zh) 锂离子电芯电子绝缘性能检测装置及其测试夹具
CN108549047A (zh) 一种基于加速退化试验的电能表寿命评估方法
CN108333446A (zh) 基于风电变桨控制系统的超级电容检测方法
CN108693408A (zh) 超级电容器内阻检测方法、装置和计算机可读存储介质
CN111707910B (zh) 瓷绝缘子内绝缘检测方法以及瓷绝缘子检测电路
CN101957436B (zh) 一种it服务器类设备的电源质量测试仪和测试方法
CN109375143A (zh) 一种确定智能电能表剩余寿命的方法
CN1489237A (zh) 一种二次电池的分选方法
CN116520098A (zh) 一种差异频率信号注入原理的绝缘检测方法及电路仿真方法
CN107992317B (zh) 一种电芯的电量管理和电流监控ic的烧录校验的方法
CN109188215A (zh) 一种乙丙橡胶电缆终端绝缘层不同劣化故障模拟方法
CN1588107A (zh) Cmos电路的闩锁效应测试方法
CN104950200A (zh) 一种节能电容元件寿命试验方法
CN108132395A (zh) 一种电连接器加速退化试验方案优化方法
CN204696651U (zh) 一种氮氧传感器电控单元自恢复高侧过压保护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication