CN104345253A - 一种tddb的测试结构及测试方法 - Google Patents
一种tddb的测试结构及测试方法 Download PDFInfo
- Publication number
- CN104345253A CN104345253A CN201310335567.XA CN201310335567A CN104345253A CN 104345253 A CN104345253 A CN 104345253A CN 201310335567 A CN201310335567 A CN 201310335567A CN 104345253 A CN104345253 A CN 104345253A
- Authority
- CN
- China
- Prior art keywords
- test
- link
- array unit
- electric resistance
- resistance array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明涉及一种TDDB的测试结构及测试方法,所述测试结构包括:测试单元、电阻阵列单元以及控制单元;其中,所述测试单元位于所述电阻阵列单元的上方,且两者之间设置有金属介质层,所述电阻阵列单元和所述控制单元串联后与所述测试单元并联设置于第一连接端和第二连接端之间;通过在所述第一连接端和第二连接端之间施加不同的电压,所述控制单元控制所述电阻阵列单元处于工作的应力状态或不工作的测量状态,通过所述两种状态来评价由所述电阻阵列单元的焦耳热对所述金属介质层电击穿性能的影响,真实模拟了真实集成电路中工作时电阻焦耳热对金属介质层可靠性的影响。本发明解决了现有技术中不能评价焦耳热效应引起的TDDB性能的弊端,提高了器件提高器件的性能和良率的检测能力。
Description
技术领域
本发明涉及半导体领域,具体地,本发明涉及一种TDDB的测试结构及测试方法。
背景技术
随着集成电路技术的持续发展,芯片上将集成更多器件,芯片也将采用更快的速度。在这些要求的推进下,器件的几何尺寸将不断缩小,在芯片的制造工艺中不断采用新材料、新技术和新的制造工艺。这些改进对于单个器件的寿命影响非常大,可能造成局部区域的脆弱性增加、功率密度的提高、器件的复杂性增加以及引入新的失效机制,同时较小的容错空间意味着寿命问题必须在设计的一开始就必须考虑,并且在器件的开发和制造过程中一直进行监控和测试,一直到最终产品的完成。
伴随超大规模集成电路(Ultra Large Scale Integrated circuit,ULSI)尺寸的不断缩小,半导体器件MOS中的栅极介电层尺寸也不断的缩小,以获得更高的性能,当在器件上加恒定的电压,使器件处于积累状态经过一段时间后,器件中的介电层就会击穿,特别是金属介质层(inter-metal-dielectrics,IMD)会被击穿,这期间经历的时间就是在该条件下的寿命,也就是一般所说的与时间相关电介质击穿(time dependent dielectric breakdown,TDDB),在后段制程(The back end of line,BEOL)中,所述TDDB是衡量所述金属介质层(inter-metal-dielectrics,IMD)以及所述半导体器件稳定性的关键因素之一。
其中,所述IMD的TDDB性能温度越高时越差,所述IMD越容易被击穿,因此随着半导体器件尺寸的不断缩小,高电阻(High-R)焦耳热效应(Jouleheating effect)成为影响IMD的TDDB性能以及器件性能的关键因素。
现有技术中有器件中TDDB性能的测试结构,如图1所示,在所述结构中包括至少两个测试件,其中至少一第一测试件101呈梳状结构;至少一第二测试件102呈梳状结构或者蛇形弯曲结构,并且所述两个测试件相对交错设置,并与所述有源区相连接;优选方式为包含两梳状结构的测试件,每个测试件具有多个导电梳齿。其测试方法为:在应力状态下,所述第一测试件101施加应力电压,所述第二测试件102接地,在测量状态下,所述第一测试件101施加电压Vop,所述第二测试件102接地,通过所述两中状态来评价器件的TDDB性能,但是该测试结构不能评价由于高电阻(High-R)焦耳热效应(Joule heating effect)引起的TDDB性能的衰退。
因此,随着半导体器件缩小,高电阻(High-R)焦耳热效应(Joule heatingeffect)对TDDB性能影响越来越大,但是现有技术中的测试结构并不能很好的评价高电阻(High-R)焦耳热效应(Joule heating effect)对TDDB性能的影响,所以需要对现有技术中的测试结构进行改进,以解决上述问题,提高器件的性能和良率的检测能力。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题,提供了一种TDDB的测试结构,包括:测试单元、电阻阵列单元以及控制单元;其中,所述测试单元位于所述电阻阵列单元的上方,且两者之间设置有金属介质层,所述电阻阵列单元和所述控制单元串联后与所述测试单元并联设置于第一连接端和第二连接端之间;
通过在所述第一连接端和第二连接端之间施加不同的电压,所述控制单元控制所述电阻阵列单元处于工作的应力状态或不工作的测量状态,通过所述两种状态来评价由所述电阻阵列单元的焦耳热对所述金属介质层电击穿性能的影响,真实模拟了真实集成电路中工作时电阻焦耳热对金属介质层可靠性的影响。作为优选,所述控制单元为二极管或者MOS。
作为优选,所述电阻阵列单元与所述控制单元串联后与所述第二连接端相连,所述电阻阵列单元的另一端与所述第一连接端相连。
作为优选,所述电阻阵列单元与所述二极管的正极相连,所述二极管的负极与所述第二连接端相连。
作为优选,所述电阻阵列单元与所述MOS的源极和栅极相连,所述MOS的漏极与所述第二连接端相连。
作为优选,所述测试单元包含设置于同一平面的两梳状结构的测试件,每个测试件具有多个导电梳齿,所述导电梳齿相互交错,形成梳状对梳状的测试组件。
作为优选,所述测试单元包含设置于同一平面的一个梳状结构的测试件和一个蛇形弯曲结构的测试件,两测试件相对设置,所述梳状结构测试件具有多个导电梳齿,所述蛇形弯曲的测试件弯曲环绕所述导电梳齿,所述导电梳齿嵌于所述蛇形弯曲的测试件中。
作为优选,所述测试单元包含位于上下两平面中的两个测试件,所述两个测试件结构相同且上下对准重叠设置,所述两个测试件为梳状结构或蛇形弯曲。
作为优选,所述测试件的一端分别设置有金属端子,用于连接所述第一连接端和所述第二连接端。
作为优选,所述电阻阵列单元包括平行设置于同一平面的第一连接线和第二连接线,以及竖直设置于第一连接线和第二连接线之间的多条彼此相互隔离的电阻线。
作为优选,所述电阻线的尺寸与所述测试单元中的梳齿或者蛇形弯曲的测试件的尺寸相同。
作为优选,所述电阻阵列单元选用的材料为多晶硅、TiN或TaN。
作为优选,通过改变所述电阻阵列单元中所述电阻线的长宽比,来对所述长宽比的依赖性进行评价。
作为优选,在所述第一连接端和第二连接端之间施加不同的电压时的连接方式为:
所述第一连接端连接应力电压,所述第二连接端接地,或者所述第一连接端接地,所述第二连接端连接应力电压。
本发明还提供了一种上述的测试结构的测试方法,包括:
步骤a:在所述测试单元、所述电阻阵列单元以及控制单元上施加正向电压,所述测试结构处于应力状态,此时所述电阻阵列单元正常工作;
步骤b:在所述测试单元、所述电阻阵列单元以及控制单元上施加反向电压,所述测试结构处于测量状态,此时所述电阻阵列单元无法工作;
步骤c:通过上述两个状态来评价由焦耳热效应引起的与时间相关电介质击穿性能。
作为优选,所述步骤a中,所述第一连接端连接应力电压,所述第二连接端接地。
作为优选,所述步骤b中,所述第一连接端接地,所述第二连接端连接应力电压接地。
在本发明中所述测试结构包括平行并且间隔设置的金属测试单元和电阻阵列单,其中,所述电阻阵列单和所述控制单元串联后与所述金属测试单元并联设置;通过控制单元控制所述电阻阵列单分别处于工作的应力状态和和不工作的测量状态,通过所述两种状态来评价由焦耳热效应引起的与时间相关电介质击穿性能,不再需要额外的焊盘或者测试结构,使整个测试结构更加简单,而且解决了现有技术中不能评价焦耳热效应引起的TDDB性能的弊端,提高了器件提高器件的性能和良率的检测能力。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的装置及原理。在附图中,
图1为现有技术中评价TDDB的测试结构的结构示意图;
图2a-2b为本发明一具体实施方式中评价TDDB的测试结构的示意图;
图3a-3b为本发明一具体实施方式中评价测试单元和电阻阵列单的结构示意图;
图4a-4d为本发明一具体实施方式中所述测试结构的等效电路图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明,将在下列的描述中提出详细的描述,以说明本发明所述TDDB的测试结构。半导体器件测试结构以及测试方法。显然,本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
应予以注意的是,这里所使用的术语仅是为了描述具体实施例,而非意图限制根据本发明的示例性实施例。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式。此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在,将参照附图更详细地描述根据本发明的示例性实施例。然而,这些示例性实施例可以多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施例。应当理解的是,提供这些实施例是为了使得本发明的公开彻底且完整,并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中,为了清楚起见,夸大了层和区域的厚度,并且使用相同的附图标记表示相同的元件,因而将省略对它们的描述。
本发明提供了一种TDDB的测试结构,包括:
测试单元、电阻阵列单元以及控制单元;其中,所述测试单元位于所述电阻阵列单元的上方,且两者之间设置有金属介质层,所述电阻阵列单元和所述控制单元串联后与所述测试单元并联设置于第一连接端和第二连接端之间;
通过在所述第一连接端和第二连接端之间施加不同的电压,所述控制单元控制所述电阻阵列单元处于工作的应力状态或不工作的测量状态,通过所述两种状态来评价由所述电阻阵列单元的焦耳热效应引起的所述金属介质层的与时间相关电介质击穿性能。
其中,所述电阻阵列单元在所述测试结构中作为加热线,用来模拟器件中所述半导体器件中真实工作的加热环境,在该加热环境下对器件金属介质层的TDDB性能造成影响,通过所述两种状态来评价由所述电阻阵列单元的焦耳热对所述金属介质层电击穿性能的影响,真实模拟了真实集成电路中工作时电阻焦耳热对金属介质层可靠性的影响。
作为优选,所述控制单元为二极管或者MOS。
因此,所述测试单元和所述电阻阵列单元上下设置,并且所述测试单元和所述电阻阵列单元之间设置有金属介质层,作为优选,所述测试单元和所述电阻阵列单元平行相对设置。
作为优选,尽量减小测试单元和所述电阻阵列单元之间距离,以加强所述电阻阵列单元对所述测试单元的焦耳加热效应(Joule heating effect),同时为了进一步提高测试的准确性,所述测试单元中组件中测试线(test line)和所述电阻阵列单元中电阻线(用来做为加热线,heating line)的尺寸相同,具体地所述电阻阵列单元中加热竖条与所述测试单元中的梳齿的尺寸相同,在下文中会结合附图对所述结构和尺寸作进一步的说明。
其中,所述测试单元包括至少两个测试件,其中至少一第一测试件呈梳状结构;至少一第二测试件呈梳状结构或者蛇形弯曲结构,并且所述两个测试件相对交错设置。
首先,第一种测试单元包含两梳状结构的测试件,如图2a所示,每个测试件具有多个导电梳齿,所述两个梳状结构的测试件位于同一平面上,所述两个测试件的导电梳齿相对设置并且相互交错,形成测试组件。
如图2a所示,所述测试结构由至少两个导电的梳状结构的测试件形成,每个梳状结构均由横杠以及梳齿组成,并且所述两个导电的梳状结构相对设置,其中的梳齿相互交错但不接触,形成梳状和梳状交错(Comb to combstructure)结构,具体地,所述测试单元中包括由第一导电梳状结构201由第一横杠和位于所述第一横杠上的第一导电梳齿206组成,第二导电梳状结构202由第二横杠和位于所述第二横杠上的第二导电梳齿207组成,所述第一导电梳齿206和第二导电梳齿207相互交错,所述第一导电梳齿206和第二导电梳齿207的数目可以根据实际情况进行设置,并不局限于某一数值范围,本发明的图示仅仅是示例性的。
在第二种测试单元中包含位于同一平面的一个梳状结构的测试件和一个蛇形弯曲的测试件,两测试件相对设置,所述梳状结构测试件具有多个导电梳齿,所述蛇形弯曲的测试件弯曲环绕所述导电梳齿,所述导电梳齿嵌于所述弯曲中。
具体地,如图3a所示,在该图中示出所述测试单元,所述测试单元为梳状结构301和蛇形弯曲(comb to serpentine)302形成的检测结构,其中所述梳状结构301和第一种测试单元中相同,由横杠以及梳齿组成,并且每个梳齿均通过通孔与下方的有源区形成电连接;其中所述蛇形弯曲302的测试件由导电层弯曲设置,如图3a中所示,所述导电层在弯曲过程中环绕所述导电梳齿,例如在弯曲过程中在左右方向上形成弯曲的凸起和凹陷,其中,所述蛇形弯曲中的凹陷将所述梳状结构的梳齿包含,所述导电梳齿嵌于所述蛇形弯曲的测试件中。
上述所述测试单元中所述两测试件设置于同一平面中,所述测试单位选用金属材料,为金属层M1,作为另外一种实施方式,该两测试件还可以上下是设置于不同平面中,在该实施方式中所述两个测试件结构相同且上下对准重叠设置,并且所述两个测试件之间并不接触,两测试件之间具有一定间隔所述两个测试件为梳状结构或蛇形弯曲,所述梳状结构或蛇形弯曲与同一平面中的结构相同。
所述两测试件仍相对、交错设置,其设置方法可以参照位于同一平面的设置方式。
其中,所述电阻阵列单元包括设置于同一平面的第一连接线和第二连接线第一连接线和第二连接线,所述电阻阵列单还包括设置于第一连接线和第二连接线之间的多条彼此相互隔离的竖直设置的电阻线,其在工作状态下能产生大量的热,引起焦耳加热效应(Joule heating effect),通过并通过所述测试结构进行评价和分析所述焦耳加热效应(Joule heating effect)引起的TDDB性能的衰退。具体地,如图3b所示,所述电阻阵列单包括设置的第一连接线205和第二连接线203以及位于所述第一连接线和第二连接线之间的电阻线204,其中所述电阻线竖直设置,并且所述电阻线204之间设置有一定间隔。通过改变所述电阻阵列单元中所述电阻线204的长宽比,来对所述长宽比的依赖性进行评价。其中所述第一连接线205和第二连接线203以及电阻线204均选用高电阻材料,作为优选,所述第一连接线205和第二连接线203以及电阻线204选用相同的材料,选用多晶硅、TiN和TaN中的一种。
作为优选,所述电阻阵列单和所述测试单元平行设置且两者之间具有金属介质层,作为优选,还可以在所述金属介质层中形成金属接触孔,以连接所述电阻阵列单和所述测试单元(金属层M1),并将所述电阻阵列单和所述测试单元连接至所述第一连接端和所述第二连接端。
进一步,所述电阻阵列单中的电阻线的尺寸和和所述测试单元中梳齿的尺寸或者蛇形弯曲测试件中的尺寸相同,以保证所述电阻线产生的热量更好的传递给所述测试单元,更进一步,所述电阻阵列单中的电阻线的尺寸和所述测试单元中梳齿对准设置。
所述控制单元为二极管或者MOS,其中所述控制单元控制所述测试结构处于应力或者测试状态,相应的所述电阻阵列单处于工作(加热)或者不工作(不加热)状态,通过所述两个状态实现由电阻阵列单元中的焦耳热效应引起的与时间相关电介质击穿性能。
具体地,对所述控制单元施加正向电压时,所述测试结构处于应力状态,所述电阻线处于工作状态,在所述情况下产生焦耳热效应;对所述控制单元施加负向电压时,所述晶体管或者二极管电阻很大,所述电阻线仅起到导电作用,不会引起焦耳热效应,此时处于测量状态,通过上述两种状态实现所述TDDB性能的评价。
当所述控制单元为二极管时,所述电阻阵列单元中的第二连接线203与所述二极管的正极相连,然后与第二连接端相连,剩余的第一连接线205与第一连接端相连;所述测试单元中的第一测试件与所述第一连接端相连,所述第二测试件与所述第二连接端相连。
在该状态,所述测试结构的检测方法为:当所述第二连接端接地,所述第一连接端连接应力电压时,所述电阻线处于工作状态;当所述第二连接端连接应力电压,所述第一连接端接地时,所述电阻线处于非工作状态,通过上述两种状态实现TDDB的评价。
当所述控制单元为MOS时,所述电阻阵列单元中的第二连接线203与所述MOS的栅极以及源极相连,所述MOS的漏极与第二连接端相连,或者所述电阻阵列单元中的第二连接线203与所述MOS的栅极以及漏极相连,所述MOS的源极与第二连接端相连,第一连接线205与第一连接端相连;所述测试单元中的第一测试件与所述第一连接端相连,所述第二测试件与所述第一连接端相连。
在该状态,所述测试结构的检测方法为:当所述第二连接端接地,所述第一连接端连接应力电压时所述电阻线处于工作状态;当所述第二连接端连接应力电压,所述第一连接端接地时,所述电阻线处于非工作状态,通过上述两种状态实现TDDB的评价。
在本发明中所述测试结构包括平行并且间隔设置的金属测试单元和电阻阵列单,其中,所述电阻阵列单和所述控制单元串联后与所述金属测试单元并联设置;通过控制单元控制所述电阻阵列单分别处于工作的应力状态和和不工作的测量状态,通过所述两种状态来评价由焦耳热效应引起的与时间相关电介质击穿性能,不再需要额外的焊盘或者测试结构,使整个测试结构更加简单,而且解决了现有技术中不能评价焦耳热效应引起的TDDB性能的弊端,提高了器件提高器件的性能和良率的检测能力。
实施例1
在该实施例中,如图2a所示,所述电阻阵列单和所述测试单元平行设置,且两者之间具有金属介质层,以隔离所述电阻阵列单和所述测试单元。
所述电阻阵列单中的电阻线的尺寸和和所述测试单元中梳齿的尺寸或者蛇形弯曲测试件中的尺寸相同,以保证所述电阻线产生的热量更好的传递给所述测试单元。所述电阻阵列单中的电阻线的尺寸和所述测试单元中梳齿对准设置。
所述电阻阵列单元II包括第一连接线205和第二连接线203以及位于所述第一连接线205和第二连接线203之间的电阻线204,所述电阻线204将所述第一连接线205和第二连接线203连为一体,其中所述电阻线平行设置,并且所述电阻线204之间设置有一定间隔,其中所述第二连接线203以及电阻线204均选用高电阻材料,所述第二连接线203、第二连接线203以及电阻线204选用相同的材料,选用多晶硅、TiN和TaN中的一种。
所述测试单元包含两梳状结构的测试件,如图2a所示,每个测试件具有多个导电梳齿(至少包括第一导电梳齿206和第二导电梳齿207),所述两个梳状结构的测试件位于同一平面上,所述两个测试件的导电梳齿相对设置并且相互交错,形成测试组件。所述测试单元I中包括由第一导电梳状结构201由第一横杠和位于所述第一横杠上的第一导电梳齿206组成,第二导电梳状结构202由第二横杠和位于所述第二横杠上的第二导电梳齿207组成,所述第一导电梳齿206和第二导电梳齿207相互交错。
所述测试结构的工作原理为:当所述控制单元为二极管时,如图2a所示,电阻阵列中的第二连接线203与所述二极管的正极相连,所述二极管的负极与第二连接端Force2相连,第一连接线205与第一连接端Force1相连;其中所述测试单元中的第一测试件201与所述第一连接端Force1相连,所述第二测试件202与所述第一连接端Force2相连。在该状态,所述测试结构的检测方法为:当所述第二连接端Force2接地,所述第一连接端Force1连接应力电压时,其等效电路图如图4a所示,所述测试单元为电路图中的M1,所述电阻阵列单元为High-R,所述High-R连接二极管后与第二连接端Force2相连,所述第二连接端Force2接地,此时,所述电阻线处于工作状态;当所述第二连接端Force2连接应力电压,所述第一连接端Force1接地时,其等效电路图如图4b所示,所述测试单元为电路图中的M1,所述电阻阵列单元为High-R,所述High-R连接二极管后与第二连接端Force2相连,第二连接端Force2连接应力电压此时,所述电阻线处于非工作状态,通过上述两种状态实现TDDB的评价。
实施例2
在该实施例中,所述测试单元中包含位于同一平面的一个梳状结构的测试件和一个蛇形弯曲的测试件,两测试件相对设置,所述梳状结构测试件具有多个导电梳齿,所述蛇形弯曲的测试件弯曲环绕所述导电梳齿,所述导电梳齿嵌于所述弯曲中。
其他结构以及工作原理均和实施例1相同。
实施例3
在该实施例中,如图2a所示,所述电阻阵列单和所述测试单元平行设置,且两者之间具有金属介质层,以隔离所述电阻阵列单和所述测试单元。
所述电阻阵列单中的电阻线的尺寸和和所述测试单元中梳齿的尺寸或者蛇形弯曲测试件中的尺寸完全相同,以保证所述电阻线产生的热量更好的传递给所述测试单元。所述电阻阵列单中的电阻线的尺寸和所述测试单元中梳齿对准设置。
所述电阻阵列单元II包括第一连接线205和第二连接线203以及位于所述第一连接线205和第二连接线203之间的电阻线204,其中所述电阻线竖直设置,并且所述电阻线204之间设置有一定间隔,其中所述第一连接线205和第二连接线203以及电阻线204均选用高电阻材料,所述第一连接线205和第二连接线203以及电阻线204选用相同的材料,选用多晶硅、TiN和TaN中的一种。
所述测试单元包含两梳状结构的测试件,如图2a所示,每个测试件具有多个导电梳齿,所述两个梳状结构的测试件位于同一平面上,所述两个测试件的导电梳齿相对设置并且相互交错,形成测试组件。
所述测试单元中包括由第一导电梳状结构201由第一横杠和位于所述第一横杠上的第一导电梳齿206组成,第二导电梳状结构202由第二横杠和位于所述第二横杠上的第二导电梳齿207组成,所述第一导电梳齿206和第二导电梳齿207相互交错。
所述控制单元为MOS,如图2b所示,其中第二连接线203与所述MOS的栅极以及源极相连,所述MOS的漏极与第二连接端Force2相连,或者第二连接线203与所述MOS的栅极以及漏极相连,所述MOS的源极与第二连接端Force2相连,另第一连接线205与第一连接端Force1相连;所述测试单元中的第一测试件201与所述第一连接端Force1相连,所述第二测试件202与所述第一连接端Force2相连。
在该状态,所述测试结构的检测方法为:当所述第二连接端Force2接地,所述第一连接端Force1连接应力电压时,其等效电路图如图4c所示,所述测试单元为电路图中的M1,所述电阻阵列单元为High-R,所述High-R与MOS的栅极和源极相连,所述MOS的漏极与第二连接端Force2相连,所述第二连接端Force2接地,此时,所述电阻线处于工作状态;当所述第二连接端Force2连接应力电压,所述第一连接端Force1接地时,其等效电路图如图4d所示,所述测试单元为电路图中的M1,所述电阻阵列单元为High-R,所述High-R与MOS的栅极和源极相连,所述MOS的漏极与第二连接端Force2相连,第二连接端Force2连接应力电压,此时,所述电阻线处于非工作状态,通过上述两种状态实现TDDB的评价。
实施例4
在该实施例中,所述测试单元中包含位于同一平面的一个梳状结构的测试件和一个蛇形弯曲的测试件,两测试件相对设置,所述梳状结构测试件具有多个导电梳齿,所述蛇形弯曲的测试件弯曲环绕所述导电梳齿,所述导电梳齿嵌于所述弯曲中。
其他结构以及工作原理均和实施例2相同。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (17)
1.一种TDDB的测试结构,包括:测试单元、电阻阵列单元以及控制单元;其中,所述测试单元位于所述电阻阵列单元的上方,且两者之间设置有金属介质层,所述电阻阵列单元和所述控制单元串联后与所述测试单元并联设置于第一连接端和第二连接端之间;
通过在所述第一连接端和第二连接端之间施加不同的电压,所述控制单元控制所述电阻阵列单元处于工作的应力状态或不工作的测量状态,通过所述两种状态来评价由所述电阻阵列单元的焦耳热对所述金属介质层电击穿性能的影响。
2.根据权利要求1所述的测试结构,其特征在于,所述控制单元为二极管或者MOS。
3.根据权利要求1或2所述的测试结构,其特征在于,所述电阻阵列单元与所述控制单元串联后与所述第二连接端相连,所述电阻阵列单元的另一端与所述第一连接端相连。
4.根据权利要求3所述的测试结构,其特征在于,所述电阻阵列单元与所述二极管的正极相连,所述二极管的负极与所述第二连接端相连。
5.根据权利要求3所述的测试结构,其特征在于,所述电阻阵列单元与所述MOS的源极和栅极相连,所述MOS的漏极与所述第二连接端相连。
6.根据权利要求1所述的测试结构,其特征在于,所述测试单元包含位于同一平面中的两梳状结构的测试件,每个测试件具有多个导电梳齿,所述导电梳齿相互交错,形成梳状对梳状的测试组件。
7.根据权利要求1所述的测试结构,其特征在于,所述测试单元包含位于同一平面中的一个梳状结构的测试件和一个蛇形弯曲结构的测试件,两测试件相对设置,所述梳状结构测试件具有多个导电梳齿,所述蛇形弯曲的测试件弯曲环绕所述导电梳齿,所述导电梳齿嵌于所述蛇形弯曲的测试件中。
8.根据权利要求1所述的测试结构,其特征在于,所述测试单元包含位于上下两平面中的两个测试件,所述两个测试件结构相同且上下对准重叠设置,所述两个测试件为梳状结构或蛇形弯曲。
9.根据权利要求6、7或8所述的测试结构,其特征在于,所述测试件的一端分别设置有金属端子,用于连接所述第一连接端和所述第二连接端。
10.根据权利要求1或2所述的测试结构,其特征在于,所述电阻阵列单元包括平行设置于同一平面的第一连接线和第二连接线,以及竖直设置于第一连接线和第二连接线之间的多条彼此相互隔离的电阻线。
11.根据权利要求10所述的测试结构,其特征在于,所述电阻线的尺寸与所述测试单元中的梳齿或者蛇形弯曲的测试件的尺寸相同。
12.根据权利要求10所述的测试结构,其特征在于,所述电阻阵列单元选用的材料为多晶硅、TiN或TaN。
13.根据权利要求10所述的测试结构,其特征在于,通过改变所述电阻阵列单元中所述电阻线的长宽比,来对所述长宽比的依赖性进行评价。
14.根据权利要求1所述的测试结构,其特征在于,在所述第一连接端和第二连接端之间施加不同的电压时的连接方式为:
所述第一连接端连接应力电压,所述第二连接端接地,或者所述第一连接端接地,所述第二连接端连接应力电压。
15.一种权利要求1-14之一所述的测试结构的测试方法,包括:
步骤a:在所述测试单元、所述电阻阵列单元以及控制单元上施加正向电压,所述测试结构处于应力状态,此时所述电阻阵列单元正常工作;
步骤b:在所述测试单元、所述电阻阵列单元以及控制单元上施加反向电压,所述测试结构处于测量状态,此时所述电阻阵列单元无法工作;
步骤c:通过上述两个状态来评价由焦耳热效应引起的与时间相关电介质击穿性能。
16.根据权利要求15所述的测试方法,其特征在于,所述步骤a中,所述第一连接端连接应力电压,所述第二连接端接地。
17.根据权利要求15所述的测试方法,其特征在于,所述步骤b中,所述第一连接端接地,所述第二连接端连接应力电压接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310335567.XA CN104345253B (zh) | 2013-08-02 | 2013-08-02 | 一种tddb的测试结构及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310335567.XA CN104345253B (zh) | 2013-08-02 | 2013-08-02 | 一种tddb的测试结构及测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104345253A true CN104345253A (zh) | 2015-02-11 |
CN104345253B CN104345253B (zh) | 2017-11-10 |
Family
ID=52501278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310335567.XA Active CN104345253B (zh) | 2013-08-02 | 2013-08-02 | 一种tddb的测试结构及测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104345253B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110140200A (zh) * | 2018-11-06 | 2019-08-16 | 长江存储科技有限责任公司 | 时间相关电介质击穿测试结构及其测试方法 |
CN112986772A (zh) * | 2021-04-20 | 2021-06-18 | 晶芯成(北京)科技有限公司 | 一种电介质击穿测试电路及其测试方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1588102A (zh) * | 2004-08-19 | 2005-03-02 | 信息产业部电子第五研究所 | 在高温恒定电场中与时间有关的介质击穿试验方法 |
US20080122476A1 (en) * | 2006-11-07 | 2008-05-29 | Chien-Jung Wang | Test structure with TDDB test pattern |
CN101364573A (zh) * | 2007-08-10 | 2009-02-11 | 联华电子股份有限公司 | 测试结构及测试方法 |
CN101806838A (zh) * | 2009-02-17 | 2010-08-18 | 上海北京大学微电子研究院 | 可节约测试成本的集成电路互连线电阻电容测试结构和测试方法 |
CN102034794A (zh) * | 2009-09-28 | 2011-04-27 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及测试半导体衬底的方法 |
-
2013
- 2013-08-02 CN CN201310335567.XA patent/CN104345253B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1588102A (zh) * | 2004-08-19 | 2005-03-02 | 信息产业部电子第五研究所 | 在高温恒定电场中与时间有关的介质击穿试验方法 |
US20080122476A1 (en) * | 2006-11-07 | 2008-05-29 | Chien-Jung Wang | Test structure with TDDB test pattern |
CN101364573A (zh) * | 2007-08-10 | 2009-02-11 | 联华电子股份有限公司 | 测试结构及测试方法 |
CN101806838A (zh) * | 2009-02-17 | 2010-08-18 | 上海北京大学微电子研究院 | 可节约测试成本的集成电路互连线电阻电容测试结构和测试方法 |
CN102034794A (zh) * | 2009-09-28 | 2011-04-27 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及测试半导体衬底的方法 |
Non-Patent Citations (2)
Title |
---|
JINYOUNG KIM 等: "Time Dependent Dielectric Breakdown Characteristics of Low-k Dielectric (SiOC) Over a Wide Range of Test Areas and Electric Fields", 《45TH ANNUAL INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM》 * |
TAE-YOUNG JEONG 等: "Effective Line Length of Test Structure and Its Effect of Area Scaling on TDDB Characterization in Advanced Cu/ULK Process", 《RELIABILITY PHYSICS SYMPOSIUM》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110140200A (zh) * | 2018-11-06 | 2019-08-16 | 长江存储科技有限责任公司 | 时间相关电介质击穿测试结构及其测试方法 |
CN110140200B (zh) * | 2018-11-06 | 2020-08-25 | 长江存储科技有限责任公司 | 时间相关电介质击穿测试结构及其测试方法 |
US11187740B2 (en) | 2018-11-06 | 2021-11-30 | Yangtze Memory Technologies Co., Ltd. | Time dependent dielectric breakdown test structure and test method thereof |
CN112986772A (zh) * | 2021-04-20 | 2021-06-18 | 晶芯成(北京)科技有限公司 | 一种电介质击穿测试电路及其测试方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104345253B (zh) | 2017-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102473724B (zh) | 晶体管功率开关器件及测量其特性的方法 | |
CN103941172B (zh) | 半导体测试装置及测试方法 | |
CN103033728B (zh) | 经时击穿矩阵测试电路及测试方法 | |
CN106684008B (zh) | 半导体器件的可靠性测试结构及其测试方法 | |
US10346576B2 (en) | Electromigration sign-off methodology | |
CN103576066B (zh) | 一种半导体器件热载流子寿命的测量方法 | |
CN106898562A (zh) | 半导体结构以及测试栅极氧化层的击穿电压的方法 | |
DE102008023216A1 (de) | Verfahren zur Betriebstemperaturmessung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens | |
CN104345253A (zh) | 一种tddb的测试结构及测试方法 | |
US20060066335A1 (en) | Semiconductor test device with heating circuit | |
CN114217202A (zh) | 一种基于多个电参数的igbt模块键合线状态监测评估方法 | |
CN1996590B (zh) | 一种硅片级电迁移测试加热器结构 | |
CN205900538U (zh) | 一种可靠性测试结构 | |
CN104183574B (zh) | 半导体测试结构及测试方法 | |
US9678141B2 (en) | Measurement for transistor output characteristics with and without self heating | |
Pan et al. | Using NMOS transistors as switches for accuracy and area-efficiency in large-scale addressable test array | |
CN103426866B (zh) | 围栏间隔的设计规则测试电路 | |
US20190006584A1 (en) | Method for improving endurance performance of 3d integrated resistive switching memory | |
CN103579193B (zh) | 一种半导体器件的漏电测试结构及测试方法 | |
CN208109992U (zh) | 击穿栅氧化层的检测结构 | |
CN102819278B (zh) | 一种芯片中局部温度控制的实现方法 | |
US8723528B2 (en) | Active 2-dimensional array structure for parallel testing | |
CN103688180B (zh) | 半导体装置的检验装置、检验系统、检验方法、以及检验完成的半导体装置的生产方法 | |
Cerati et al. | Power-to-failure investigation for PNP-based ESD protections: From ns to ms | |
CN113805044B (zh) | 一种芯片可靠性评估方法、装置及芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |