CN208109992U - 击穿栅氧化层的检测结构 - Google Patents

Abstract

本实用新型提供一种击穿栅氧化层的检测结构，检测击穿栅氧化层的电压阈值，具有第一测试焊垫、第二测试焊垫、第三测试焊垫、以及电流控制模块。所述电流控制模块的一端电性连接所述第三测试焊垫，另一端电性连接所述第一测试焊垫和所述栅氧化层。所述电流控制模块为梳状的多晶硅层结构，在电流及温度作用下，所述多晶硅层的电阻会因电迁移效应不断增大至断路，阻断击穿栅氧化层时所产生瞬间变化大的漏电流。在测试击穿栅氧化层的电压时，可以防止检测结构的探针卡以及探针的损坏。

Description

击穿栅氧化层的检测结构

技术领域

本实用新型涉及一种检测结构，尤其涉及一种击穿栅氧化层的检测结构。

背景技术

栅氧化层的性能对于半导体器件的可靠性至关重要。其中，栅氧化层工作在高电压下的可靠性问题尤为重要。为了测试评估栅氧化层耐高电压的可靠性，通常会设计特定的栅氧化层高压击穿测试结构，并使用探针卡等测试设备测试栅氧化层在高电压下的击穿电压阈值。而此类测试结构在栅氧化层发生高电压击穿时，通常会瞬间产生大量漏电流，对探针卡及探针造成损坏。

因此，为解决现有技术问题，防止测试时损坏探针卡及探针，有必要提出一种新的击穿栅氧化层的检测结构。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种击穿栅氧化层的检测结构，检测击穿栅氧化层的电压，其特征在于，所述击穿栅氧化层的检测结构包含有：一第一测试焊垫，一端电性连接所述栅氧化层；一第二测试焊垫，一端电性连接所述栅氧化层；一第三测试焊垫；以及一电流控制模块，所述电流控制模块的一端电性连接所述第三测试焊垫，所述电流控制模块的另一端电性连接所述第一测试焊垫和所述栅氧化层。

在一实施例中，所述击穿栅氧化层的检测结构还具有：至少一个输出端探针，所述输出端探针电性连接所述第一测试焊垫或所述第二测试焊垫；至少一个输入端探针，所述输入端探针电性连接所述第三测试焊垫；以及一探针卡，所述探针卡一端电性连接所述输出端探针，所述探针卡另一端电性连接所述输入端探针。

在一实施例中，所述电流控制模块包含有：复数个多晶硅层，所述多晶硅层各自为条状图形布局，所述多晶硅层之间为平行间隔排列；以及至少一金属层，所述多晶硅层的一端经由所述金属层电性连接所述第三测试焊垫，所述多晶硅层的另一端经由所述金属层电性连接所述第一测试焊垫、以及所述栅氧化层。

在一实施例中，所述复数个多晶硅层的平行图形布局，是梳状的电性并联电阻。在一实施例中，所述复数个多晶硅层的电阻结构是随电流增大而电阻增大的电迁移效应电阻。

在一实施例中，所述击穿栅氧化层的检测结构，检测所述多晶硅层的电阻值，增大到偏离初始值60％时，停止输入所述第三测试焊垫测试的测试电压。

在一实施例中，所述击穿栅氧化层的检测结构，检测所述多晶硅层的电流值大于0.1A时，停止输入所述第三测试焊垫测试的测试电压。

本实用新型提供了一种击穿栅氧化层的检测结构，使用梳状结构的多晶硅电阻进行电流控制。在击穿栅氧化层测试时，避免因高电压下大量漏电流损坏探针卡以及探针。通过在梳状多晶硅结构和待测栅氧化层结构间引入第一测试焊垫，测得施加在栅氧化层结构上的实际电压。采用本实用新型的检测结构可以在保护探针卡及探针不被高电流损坏的同时，使栅氧化层的击穿电压测试更为准确。

附图说明

图1为现有技术无限流电阻的检测结构。

图2为现有技术有限流电阻的检测结构。

图3为现有技术检测结构在有无限流电阻下，电流电压曲线对比图。

图4为本实用新型检测结构的示意图。

图5为本实用新型检测结构的集成电路布局图。

图6为本实用新型与现有技术无限流电阻的检测结构下，电流电压曲线对比图。

组件标号说明

11探针卡

12输入端探针

13第四测试焊垫

14输出端探针

15电阻

16漏电流

17电流控制模块

21击穿区

31第一测试焊垫

32第二测试焊垫

33第三测试焊垫

351多晶硅层

352接触孔

36栅氧化层

37金属层

61第一测试区段

62第二测试区段

63第三测试区段

具体实施方式

以下藉由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭示的内容轻易的了解本实用新型的其它优点与功效。

请参阅图1至图3。在检测击穿栅氧化层的电压阈值时，使用测试电压由0伏特逐渐升高，直至栅氧化层发生击穿。栅氧化层发生击穿时所施加的电压即是击穿栅氧化层的电压阈值。

如图1所示，是没有使用限流电阻15下的检测结构，与探针卡11电性连接的探针，经由电性连接待测的栅氧化层的第四测试焊垫，所产生的漏电流16以及电压曲线图，如图3中虚线所示，其中第一测试区段61是测试刚开始时的稳定阶段，漏电流16随电压增加的波动较大；进入第二测试区段62是漏电流16的变化较小的平稳区，由于未达到导通阈值电压，漏电流16随电压增加变化很小；再进入第三测试区段63是高压电击穿栅氧化层的测试电压区，漏电流16随电压增加而增加，直至栅氧化层击穿。如图1所示的现有技术，击穿区21于高压电击穿栅氧化层所产生的大量漏电流16，瞬间流经探针卡11以及探针，大量漏电流16会损坏探针卡11以及探针，探针包含输入端探针12以及输出端探针14。

为了防止漏电流损坏探针卡11以及探针，有使用限流电阻15下的检测结构，如图2所示，与探针卡11电性连接的探针，探针包含输入端探针12以及输出端探针14，其中一端连接限流电阻15后，再经由电性连接待测的栅氧化层的第四测试焊垫，所产生的漏电流16以及电压曲线图，如图3中实线所示，其中第一测试区段61是测试刚开始时的稳定阶段，漏电流16随电压增加的波动较大，该区段虚线与实线差值较大是由于在不同批次测试时，测试电路中初始电容不同导致的；进入第二测试区段62是漏电流16的变化较小的平稳区，由于未达到导通阈值电压，漏电流16随电压增加变化很小；再进入第三测试区段63是高压电击穿栅氧化层的测试电压区，漏电流16随电压增加而增加，直至栅氧化层击穿。该测试结构由于引入了限流电阻15，有效减小了测试电路中的漏电流16，使其保持在安全范围内，从而不会烧毁探针卡11。

但是，由于限流电阻15串联于检测电路中，其分压作用使施加于栅氧化层的电压小于施加的测试电压。因此，相较于没有使用限流电阻15下的检测结构，有使用限流电阻15下的检测结构，漏电流16以及电压曲线，并没有完全相合于没有使用限流电阻15下的漏电流16以及电压曲线，即使用限流电阻15的测试电压值与实际电压值存在偏差，如图3中第三测试区段63的实线与虚线所示。

如上所述，如使用限流电阻15下的检测结构，会使击穿栅氧化层的电压测试值和实际值产生偏差，而不使用限流电阻15下的检测结构则容易导致探针卡11烧毁。对此，本实用新型提供一种新的击穿栅氧化层的检测结构，以解决上述技术方案所产生的问题。

请参阅图4至图6。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

图4所示，图4为本实用新型一实施例的检测结构的示意图。此外，本实用新型另一实施例击穿栅氧化层36的检测结构，可由集成电路的图形来布局，如图5所示。检测结构是用来检测击穿栅氧化层36的电压阈值，如图5所示，击穿栅氧化层36的检测结构具有：第一测试焊垫31、第二测试焊垫32、栅氧化层36、第三测试焊垫33、电流控制模块17。其中所述栅氧化层36的一端电性连接所述第二测试焊垫32，所述栅氧化层36的另一端电性连接所述第一测试焊垫31。所述电流控制模块17的一端电性连接所述第三测试焊垫33，所述电流控制模块17的另一端电性连接所述第一测试焊垫31和所述栅氧化层36。

图5所示集成电路的图形，上下左右集成电路的图形布局走线方式，并非限定本实用新型的专利范围，图5所示集成电路的图形主要电性连接结构，可以作相对位置的相应改变。

图4为本实用新型一实施例的检测结构的示意图。除了图5所示集成电路的图形布局，所述击穿栅氧化层36的检测结构还具有：至少一输出端探针14、至少一个输入端探针12以及探针卡11。图4器件与图5集成电路器件的电性连接，是藉由至少一个输出端探针14电性连接所述第一测试焊垫31或所述第二测试焊垫32。以及藉由至少一个输入端探针12电性连接所述第三测试焊垫33，此外，并使用探针卡11一端电性连接所述输出端探针14，所述探针卡11另一端电性连接所述输入端探针12。探针具有输入端探针12、以及输出端探针14。

使用先前无限流电阻15的测试结构，探针卡11以及探针在击穿栅氧化层样品的电压阈值测试时，经常由于大量漏电流16，或是瞬间大量漏电流16变化所累积的热效应，导致探针卡11以及探针的损坏。相比先前技术，在本实用新型中，图4与图5中的电流控制模块17提供阻断大量漏电流16，或是提供阻断瞬间大量漏电流16变化的结构，藉以减少探针卡11以及探针在电压阈值测试中的损坏。图5所示，本实用新型一实施例的电流控制模块17包含有：复数多晶硅层351，以及至少一金属层37。其中复数多晶硅层351各自为条状图形布局，所述多晶硅层351之间为平行间隔排列。电流控制模块17具有至少一金属层37，金属层37在图5集成电路中的主要功能是提供各个器件的电性连接。金属层37经由接触孔352与各个器件的电性连接。接触孔352可以是圆柱状，方柱状，但不在此限，因此可以藉由接触孔352，穿设连接上下层的结构，藉以产生上下层器件的电性连接。所述多晶硅层351的一端经由所述金属层37电性连接所述第三测试焊垫33，所述多晶硅层351的另一端经由所述金属层37电性连接所述第一测试焊垫31、以及所述栅氧化层36。

图5所示，所述复数多晶硅层351的平行图形布局，在所述第三测试焊垫33端输入测试电压，由低电压0伏特逐渐升至高压电后，产生一漏电流16流动方向，是经由所述第三测试焊垫33流经平行并联的所述复数多晶硅层351，再流经所述栅氧化层36流向第一测试焊垫31。由所述第一测试焊垫31和所述第二测试焊垫32，可以量测流经所述栅氧化层36的实际电压及电流值，并得到经由所述电流控制模块17后的实际电压电流关系图。根据施加在所述第一测试焊垫31和所述第三测试焊垫33上的测试电压值，可以得到施加于所述多晶硅层351的电压值，结合测得的串流电路中所述漏电流16的电流值就可以得出所述多晶硅层351的电阻值。

图5以及图6所示，在电流控制模块17中，在电迁移效应的作用下，电流控制模块17所包含梳状的多晶硅层351结构，会因为随着测试电压的增加，使得流经梳状的多晶硅层351的电流随之增加，在电流与温度的作用下，发生电迁移效应。因电迁移效应产生的原子迁移，多晶硅层351的自身电阻会不断增大乃至断路，确保电路中的电流值不超过安全范围，起到保险丝的作用。此外，在测试电压逐步升高的过程中，测试系统通过测试算法控制，当系统检测到多晶硅层351电阻值增大到偏离初始值60％时停止测试，或者在测试电路中的电流值大于0.1A时停止测试，从而保护探针卡不会被高电流烧毁。

当测试电压逐渐升高时，测试电压由低电压第一测试区段61、升高至第二测试区段62、再升高至第三测试区段63，逐渐升至高电压，所产生的漏电流流动方向，是经由所述第三测试焊垫流经平行并联的所述复数多晶硅层，再流经所述栅氧化层流通。

图6所示，在所述第三测试焊垫33端输入测试电压，由低电压0伏特逐渐升高，测试电压由低电压第一测试区段61、升高至第二测试区段62、再升高至第三测试区段63。当测试电压在所述第一测试区段61和所述第二测试区段62时，测试电流值维持在较小区间。当测试电压达到导通阈值电压时，在所述第三测试区段63中，测试电流值开始随测试电压的增加而增加，直至发生栅氧化层击穿。

在测试过程中，测试电压经由所述第二测试焊垫32和所述第三测试焊垫33施加于测试电路上，同时通过所述第一测试焊垫31和所述第二测试焊垫32可以实时测得施加于所述栅氧化层测试结构上的上的实际电压值及流经测试电路的电流值。通过串联电路的欧姆定律可以计算得到施加于所述多晶硅层351的实际电压值以及电阻值。

由于本实用新型直接测得了所述栅氧化层测试结构上的上的实际电压值，排除了所述多晶硅层351上电压降的影响，因此最终测试所得的栅氧化层击穿电压曲线和现有技术无限流电阻15下的检测结构所测得的栅氧化层击穿电压曲线吻合，如图6所示。

图6所示，在所述栅氧化层36在测试电压由0伏特的开始输入的所述第一测试区段61，第一测试区段61的电流随之增加，所形成的曲线中是测试刚开始时的稳定阶段，漏电流16随电压增加的波动较大。第一测试区段61中，现有技术在没有限电流电阻15下，仍然具有漏电流16瞬间变化。

图6所示，在所述栅氧化层36在测试电压由所述第一测试区段61逐渐升至次高压电的所述第二测试区段62，测试电压输入所述第二测试区段62后，多晶硅层351的自身电阻导通，所述漏电流16瞬间变化，在第二测试区段62中，同时通过所述第一测试焊垫31和所述第二测试焊垫32，测得所述栅氧化层测试结构上的上的实际电压值，相较现有技术没有限流电阻15的变化相似。

图6所示，在最后，测试电压由第二测试区段62逐渐升至高压电的所述第三测试区段63，第三测试区段63漏电流16开始较第二测试区段62明显增加，因为第三测试区段63的高压电区，大电场作用逐渐增强，直到电荷直接击穿栅氧化层36。在第三测试区段63中，测试电流随测试电压的增加而增加，由于电迁移效应，梳状多晶硅结构会因电迁移随电流增大而电阻增大乃至断路，从而保护探针卡不被烧毁。

图6所示，第三测试区段63，现有技术在没有限电流电阻15下与本实用新型比对下，因为多晶硅层351在高电压的第二测试区段62、以及第三测试区段63是导通的导体状态，因此电压与漏电流16形成的曲线相似，因此，即使增加了平行并联的所述复数多晶硅层351，同时通过所述第一测试焊垫31和所述第二测试焊垫32，测得了所述栅氧化层测试结构上的上的实际电压值，仍然可议精确的测试出击穿栅氧化层36的电压阈值。

综上所述，本实用新型通过使用梳状的多晶硅结构351对测试电路中的电流进行控制。在击穿栅氧化层测试时，避免因高电压下大量漏电流损坏探针卡以及探针。同时，通过在梳状多晶硅结构和待测栅氧化层结构间引入第一测试焊垫，测得施加在栅氧化层结构上的实际电压，从而使测试得到的栅氧化层击穿电压更接近实际值。采用本实用新型的检测结构可以在保护探针卡及探针不被高电流损坏的同时，使栅氧化层的击穿电压测试更为准确。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (7)

1.一种击穿栅氧化层的检测结构，检测击穿栅氧化层的电压阈值，其特征在于，所述击穿栅氧化层的检测结构包含有：

第一测试焊垫，一端电性连接所述栅氧化层；

第二测试焊垫，一端电性连接所述栅氧化层；

第三测试焊垫；以及

电流控制模块，所述电流控制模块的一端电性连接所述第三测试焊垫，所述电流控制模块的另一端电性连接所述第一测试焊垫和所述栅氧化层。

2.根据权利要求1所述的击穿栅氧化层的检测结构，其特征在于，所述击穿栅氧化层的检测结构还具有：

至少一个输出端探针，所述输出端探针电性连接所述第一测试焊垫或所述第二测试焊垫；

至少一个输入端探针，所述输入端探针电性连接所述第三测试焊垫；以及

探针卡，所述探针卡一端电性连接所述输出端探针，所述探针卡另一端电性连接所述输入端探针。

3.根据权利要求1或2所述的击穿栅氧化层的检测结构，其特征在于，所述电流控制模块包含有：

复数个多晶硅层，所述多晶硅层各自为条状图形布局，所述多晶硅层之间为平行间隔排列；以及

至少一金属层，所述多晶硅层的一端经由所述金属层电性连接所述第三测试焊垫，所述多晶硅层的另一端经由所述金属层电性连接所述第一测试焊垫、以及所述栅氧化层。

4.根据权利要求3所述的击穿栅氧化层的检测结构，其特征在于，所述复数个多晶硅层的平行图形布局，是梳状的电性并联电阻。

5.根据权利要求4所述的击穿栅氧化层的检测结构，其特征在于，所述复数个多晶硅层的电阻结构是随电流增大而电阻增大的电迁移效应电阻。

6.根据权利要求5所述的击穿栅氧化层的检测结构，其特征在于，所述击穿栅氧化层的检测结构，检测所述多晶硅层的电阻值，增大到偏离初始值60％时，停止输入所述第三测试焊垫测试的测试电压。

7.根据权利要求5所述的击穿栅氧化层的检测结构，其特征在于，所述击穿栅氧化层的检测结构，检测所述多晶硅层的电流值大于0.1A时，停止输入所述第三测试焊垫测试的测试电压。