CN105097599B - 一种漏电流的测试版图、检测结构及其检测方法 - Google Patents
一种漏电流的测试版图、检测结构及其检测方法 Download PDFInfo
- Publication number
- CN105097599B CN105097599B CN201510592962.5A CN201510592962A CN105097599B CN 105097599 B CN105097599 B CN 105097599B CN 201510592962 A CN201510592962 A CN 201510592962A CN 105097599 B CN105097599 B CN 105097599B
- Authority
- CN
- China
- Prior art keywords
- leakage current
- metal level
- junction diode
- junction
- beta version
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
- G01R31/3008—Quiescent current [IDDQ] test or leakage current test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种漏电流的测试版图、检测结构及其检测方法,该测试版图模块包括在工艺流程前段形成的M个PN结二极管漏电流测试单元与位于金属层的经典漏电流测试单元相并联电路,该PN结二极管的P端接高电位,该PN结二极管的N端接低电位;该M个PN结二极管的结面积是不同的,且每一个并接的回路均由不同的开关控制,其中,M为大于等于1的正整数;该方法通过把前段工艺中形成的PN结二极管与经典金属漏电流测试结构并联进行漏电流测试,不仅可以缩小金属层漏电流测试所需的版图面积,还可以进一步提高漏电流量测的精度。
Description
技术领域
本发明涉及半导体集成电路制造技术领域,尤其涉及CMOS半导体器件工艺;更具体地说,涉及一种金属层漏电流的测试版图、检测结构及其检测方法。
背景技术
随着半导体制造技术的不断发展,特征尺寸越来越小,对测试方法的要求也越来越高。例如,在后段工艺的金属层形成后,需要对金属层内的相邻图形或线条进行漏电流测试,以确保相邻图形或线条间没有短路等问题出现。
请参阅图1,图1所示为现有技术中金属层漏电流测试版图和测试结构版图横截面示意图。如图1所示,由于金属层的漏电属于微小电流,单一的测试结构(版图中小方块)得到的电流值很小,甚至在测试设备的量测最小精度之外;因此需要将多个测试结构并联起来以增大总电流量,最后通过计算得到单个测试单元的漏电量。
如图1所示,将测试版图中的测试单元的细节放大可以发现,现有技术采用的测试结构通常为两组分离的梳状结构交错形成。在测试时,一组接高低位,另外一组接低点位。从图1右边部分的横截面示意图也可以看到第一金属层的两组图形交错排列,一旦有任何两根相邻的金属线条发生短路,即可以测试到很大的漏电流。
然而,在实际应用中,这些用来监控工艺是否存在短路缺陷的测试版图结构都是放置在晶圆上芯片与芯片之间的空余位置,随着芯片尺寸越来越小,为了有效地量测到漏电流,图1中测试版图中的测试单元数量的需要则变得越来越多。本领域人员清楚,测试版图中的测试单元数量的增加,这就需要预留更多的空余位置来放置这些测试结构,而这一点恰好是无法实现的,因为刚好相反,集成电路技术的发展要求晶圆上的空余面积不断减少,以腾出更多的空间排布产品芯片,以提高产出芯片的数量。
因此,如何在减小漏电流测试版图面积的情况下得到高精度的漏电流测试结果,成为了目前业界一个急需解决的问题。
发明内容
本发明的目的在于克服传统方法中金属层漏电流检测精度不高和所需版图面积过大的问题,提出了一种新的漏电流的测试版图、检测结构及其检测方法,该方法利用了前段工艺PN结二极管与金属漏电流测试结构并联进行金属漏电流测试,可以解决金属层测试结构版图面积过大的问题,同时,利用了PN结二极管漏电流特性稳定的特点,可以使金属层漏电流的检测精度得到大幅提高。
为实现上述目的,本发明的技术方案如下:
一种金属层漏电流的检测结构,包括测试版图模块、测试模块和计算模块;其中,所述测试版图模块包括在工艺流程前段形成的M个PN结二极管漏电流测试单元与位于金属层的经典漏电流测试单元相并联,所述PN结二极管的P端接高电位,所述PN结二极管的N端接低电位;所述M个PN结二极管的结面积是不同的,且每一个并接的回路均由不同的开关控制,其中,M为大于等于1的正整数;所述测试模块用于检测所述测试版图模块漏电流、各个所述PN结二极管漏电流和各个所述PN结二极管分别与所述PN结二极管并联后的漏电流;所述计算模块,用于根据所述测试版图模块漏电流、各个所述PN结二极管漏电流、各个所述PN结二极管分别与所述PN结二极管并联后的漏电流以及它们间的结果关系,通过计算得到所需的金属层漏电流。
优选地,所述的M为2,两个所述PN结二极管设置在具有经典漏电流测试单元的所述金属层的下层结构中;所述两个不同结面积的PN结二极管的形成过程如下:
首先,将衬底进行离子注入以形成N型阱;然后,在所述N型阱中注入形成两个不同的P型阱和高浓度的P型接触点;接下来,在两个不同的P型阱间通过离子注入形成高浓度的N型接触点;最后,把所述高浓度N型接触点通过通孔与所述金属层中经典漏电流测试单元中的金属线进行连接,完成与PN结二极管的并联;其中,所述连接中高浓度P型接触点与所述金属层的高电位端相连,所述高浓度N型接触点与所述金属层低电位端相连。
为实现上述目的,本发明还提供技术方案如下:
一种金属层漏电流的测试版图模块,用于检测所需金属层的漏电流;其包括在工艺流程前段形成的M个PN结二极管漏电流测试单元与位于金属层的经典漏电流测试单元相并联,所述PN结二极管的P端接高电位,所述PN结二极管的N端接低电位;所述M个PN结二极管的结面积是不同的,且每一个并接的回路均由不同的开关控制,其中,M为大于等于1的正整数。
为实现上述目的,本发明又提供技术方案如下:
一种采用上述金属层漏电流检测结构的检测方法,其中,所述PN结二极管的个数为1,该方法包括如下步骤:
步骤S1:检测所述PN结二极管的单独漏电流;
步骤S2:检测所述PN结二极管与位于金属层的经典漏电流测试单元相并联的漏电流,即检测所述测试版图模块的漏电流;
步骤S3:将所述测试版图模块的漏电流减去结二极管的单独漏电流,以得到的所述金属层漏电流结果。
为实现上述目的,本发明更提供技术方案如下:
一种采用上述金属层漏电流检测结构的检测方法,其中,M为大于等于2,即所述PN结二极管的个数为多个;该方法包括如下步骤:
步骤S1:分别检测M个PN结二极管的单独漏电流;
步骤S2:分别检测M个PN结二极管与位于金属层的经典漏电流测试单元相并联的漏电流,然后,分别减去步骤S1中检测到的M个PN结二极管的单独漏电流,得到M个金属层第一漏电流值;
步骤S3:检测所述测试版图模块的漏电流;
步骤S4:将所述测试版图模块的漏电流减去步骤S1中检测到的M个PN结二极管的单独漏电流,得到金属层的第二漏电流值;
步骤S5:将所述M个金属层第一漏电流值和金属层的第二漏电流值求平均值,得到最终的金属层漏电流值。
从上述技术方案可以看出,上述本发明提出的金属层漏电流的这种测试方法,由于PN结二极管的漏电流为金属层漏电流的10倍左右,占总电流的绝大部分,且PN结的形成过程只由半导体制造工艺中的离子注入和热退火这种精密控制的工艺决定,因此,PN结漏电流的测量结果非常稳定,受量测条件的影响很小。因此,基于这些原因,上述并联量测和PN结单独量测的结果十分可靠,最后得到数值较小的金属层漏电流的误差也会非常小。
很明显,应用本发明的方案,不仅可以缩小所需的版图面积,还可以进一步提高漏电流量测的精度,即通过把前段工艺中形成的PN结二极管与金属漏电流测试结构并联进行漏电流测试,不仅可以缩小金属层漏电流测试所需的版图面积,还可以进一步提高漏电流量测的精度。
附图说明
图1所示为现有技术中金属层漏电流测试版图和横截面示意图
图2所示为本发明金属层漏电流测试结构版图、电路图和测试结构版图横截面示意图
具体实施方式
下面结合附图,对本发明的具体实施方式作进一步的详细说明。
需要说明的是,同现有技术相同的是,本发明提出的技术方案需要将多个测试结构并联起来以增大总电流量,最后通过计算得到单个测试单元的漏电量,但与现有技术不同的是,并联起来多个测试结构包括一个或多个前段工艺中形成的PN结二极管,也就是说,关键点在于把前段工艺中形成的PN结二极管与经典金属层漏电流测试结构(该测试结构位于金属层中)并联进行漏电流测试,不仅可以缩小金属层漏电流测试所需的版图面积,还可以进一步提高漏电流量测的精度。
本发明的金属层漏电流的检测结构,通常包括测试版图模块、测试模块和计算模块。测试版图模块包括在工艺流程前段形成的M个PN结二极管漏电流测试单元与位于金属层的经典漏电流测试单元相并联的结构。M个PN结二极管的P端接高电位,M个PN结二极管的N端接低电位。其中,M为大于等于1的正整数。为提高测试精度,M个PN结二极管的结面积是不同的,且每一个并接的回路均由不同的开关控制。
测试模块用于检测上述测试版图模块漏电流、各个PN结二极管漏电流和各个PN结二极管分别与PN结二极管并联后的漏电流。
计算模块用于根据测试版图模块漏电流、各个PN结二极管漏电流、各个PN结二极管分别与PN结二极管并联后的漏电流以及它们间的结果关系,通过计算得到所需的金属层漏电流。
下面就以M等于2为例,说明对本发明金属层漏电流测试结构版图、电路图和测试结构版图进行详细。
具体地,请参阅图2,图2所示为本发明金属层漏电流测试结构版图、电路图和测试结构版图横截面示意图。如图2所示,在本发明的一个实施例中,左上角的简化版图表示用到了在原有经典的金属层漏电流测试结构下层的衬底中的两个PN结二极管,且由于本发明提出的技术方案利用了把前段工艺中形成的PN结二极管与经典金属层漏电流测试结构并联进行漏电流测试,由于PN结二极管的漏电流为金属层漏电流的10倍左右,因此,总共需要的测试单元数量相比传统方法大幅减少,即所需的版图面积也大大较少。
左下角的电路简图标识的是将一个经典的金属漏电流测试结构与两个不同的PN结二极管并联进行漏电流测试。右图表示的是在传统金属层漏电流测试结构下层增加PN结的横截面示意图。
在本发明的实施例中,两个PN结二极管设置在具有经典漏电流测试单元的金属层的下层结构中;两个不同结面积的PN结二极管的形成过程如下:
首先,将衬底进行离子注入以形成N型阱;
然后,在N型阱中注入形成两个不同的P型阱和高浓度的P型接触点;
接下来,在两个不同的P型阱间通过离子注入形成高浓度的N型接触点;最后,把高浓度N型接触点通过通孔与金属层中经典漏电流测试单元中的金属线进行连接,完成与PN结二极管的并联;其中,由于二极管P端接高电位N端接低电位才能进行反向的漏电流测试,因此,连接中高浓度P型接触点与金属层的高电位端相连,高浓度N型接触点与金属层低电位端相连。
从上述结构可以看出,上述PN结二极管由离子注入工艺形成,在测试结构版图面积不变的条件下,可以通过增加离子注入的深度来增加PN结二极管的结面积,从而在相同版图下得到不同的漏电流。
在金属层漏电流的量测过程中,测试版图模块可以选择一个或多个在工艺流程前段形成的M个PN结二极管漏电流测试单元与一个或多个位于金属层的经典漏电流测试单元相并联。也就是说,上述经典金属层漏电流测试结构与PN结二极管并联的方式可以多样化,单个金属层漏电流测试结构也可以与多个PN结二极管并联测试以提高测试的精度。
下面我们就以测试版图模块包括一个在工艺流程前段形成PN结二极管漏电流测试单元与一个位于金属层的经典漏电流测试单元相并联的结构(实施例1),和测试版图模块包括多个在工艺流程前段形成的PN结二极管漏电流测试单元与一个位于金属层的经典漏电流测试单元相并联的结构(实施例2)为例进行示例性说明。
实施例一
在本实施例中,测试版图模块包括一个在工艺流程前段形成PN结二极管漏电流测试单元与一个位于金属层的经典漏电流测试单元相并联的结构,该金属层漏电流检测结构的检测方法,包括如下步骤:
步骤S1:检测PN结二极管的单独漏电流;
步骤S2:检测PN结二极管与位于金属层的经典漏电流测试单元相并联的漏电流,即检测测试版图模块的漏电流;
步骤S3:将测试版图模块的漏电流减去结二极管的单独漏电流,以得到的金属层漏电流结果。
实施例二
在本实施例中,测试版图模块包括多个(M个,M大于2)在工艺流程前段形成的PN结二极管漏电流测试单元与一个位于金属层的经典漏电流测试单元相并联的结构,该金属层漏电流检测结构的检测方法,包括如下步骤:
步骤S1:分别检测M个PN结二极管的单独漏电流;
步骤S2:分别检测M个PN结二极管与位于金属层的经典漏电流测试单元相并联的漏电流,然后,分别减去步骤S1中检测到的M个PN结二极管的单独漏电流,得到M个金属层第一漏电流值;
步骤S3:检测测试版图模块的漏电流;
步骤S4:将测试版图模块的漏电流减去步骤S1中检测到的M个PN结二极管的单独漏电流,得到金属层的第二漏电流值。
步骤S5:将M个金属层第一漏电流值和金属层的第二漏电流值求平均值,得到最终的金属层漏电流值。
具体地,请结合图2参阅表1,表1所示为通过两个PN结二极管与金属层漏电流测试结构搭配测试得到所需漏电流的方法。
在本实施例中的漏电流具体测试过程中,首先,在高低电位端加电压对这三种结构的不同组合进行并联测试;然后,对两种不同的PN结二极管单独进行测试;接下来,通过计算即可得到金属层漏电流的结果。
表1
在这种测试中,PN结二极管的漏电流为金属层漏电流的10倍左右,占总电流的绝大部分。而且,PN结的形成过程只由半导体制造工艺中的离子注入和热退火这种精密控制的工艺决定,因此PN结漏电流非常稳定,受量测条件的影响很小。
根据前面的表述,通过具体实验比较了本发明方案与传统金属层漏电流测试方法的主要指标。请参阅表2,表2示意了现有方案与本发明方案测试结构所需版图面积和测试精度比较结果。
表2
可见,通过合理利用原有测试结构下层的衬底形成PN结二极管,并且与版图面积缩小后的金属层测试结构并联来测试金属层的漏电流,不仅使得所需测试结构版图面积缩小了85%,测试精度还提高了5倍。
综上所述,应用本发明的方案,通过把前段工艺中形成的PN结二极管与金属漏电流测试结构并联进行漏电流测试,不仅可以缩小金属层漏电流测试所需的版图面积,还可以进一步提高漏电流量测的精度。也就是说,上述并联量测和PN结单独量测的结果十分可靠,最后得到的数值较小的金属层漏电流误差也非常小。
以上所述的仅为本发明的优选实施例,所述实施例并非用以限制本发明的专利保护范围,因此凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包含在本发明的保护范围内。
Claims (9)
1.一种金属层漏电流的检测结构,包括测试版图模块、测试模块和计算模块;其特征在于,
所述测试版图模块包括在工艺流程前段形成的M个PN结二极管漏电流测试单元与位于金属层的经典漏电流测试单元相并联电路,所述PN结二极管的P端接高电位,所述PN结二极管的N端接低电位;所述M个PN结二极管的结面积是不同的,且每一个并接的回路均由不同的开关控制,其中,M为大于1的正整数;
所述测试模块用于检测所述测试版图模块漏电流、各个所述PN结二极管漏电流和各个所述PN结二极管分别与所述PN结二极管并联后的漏电流;
所述计算模块,用于根据所述测试版图模块漏电流、各个所述PN结二极管漏电流、各个所述PN结二极管分别与所述PN结二极管并联后的漏电流以及它们间的结果关系,通过计算得到所需的金属层漏电流。
2.根据权利要求1中所述金属层漏电流的检测结构,其特征在于,所述的M为2。
3.根据权利要求2中所述金属层漏电流的检测结构,其特征在于,两个所述PN结二极管设置在具有经典漏电流测试单元的所述金属层的下层结构中。
4.根据权利要求3中所述金属层漏电流的检测结构,其特征在于,所述两个不同结面积的PN结二极管的形成过程如下:
首先,将衬底进行离子注入以形成N型阱;然后,在所述N型阱中注入形成两个不同的P型阱和高浓度的P型接触点;接下来,在两个不同的P型阱间通过离子注入形成高浓度的N型接触点;最后,把所述高浓度N型接触点通过通孔与所述金属层中经典漏电流测试单元中的金属线进行连接,完成与PN结二极管的并联;其中,所述连接中高浓度P型接触点与所述金属层的高电位端相连,所述高浓度N型接触点与所述金属层低电位端相连。
5.一种金属层漏电流的测试版图模块,用于检测所需金属层的漏电流;其特征在于,
所述测试版图模块包括在工艺流程前段形成的M个PN结二极管漏电流测试单元与位于金属层的经典漏电流测试单元相并联,所述PN结二极管的P端接高电位,所述PN结二极管的N端接低电位;所述M个PN结二极管的结面积是不同的,且每一个并接的回路均由不同的开关控制,其中,M为大于1的正整数。
6.根据权利要求5中所述金属层漏电流的测试版图模块,其特征在于,所述的M为2。
7.根据权利要求6中所述金属层漏电流的测试版图模块,其特征在于,两个所述PN结二极管设置在具有经典漏电流测试单元的所述金属层的下层结构中。
8.根据权利要求7中所述金属层漏电流的测试版图模块,其特征在于,所述两个不同结面积的PN结二极管的形成过程如下:
首先,将衬底进行离子注入以形成N型阱;然后,在所述N型阱中注入形成两个不同的P型阱和高浓度的P型接触点;接下来,在两个不同的P型阱间通过离子注入形成高浓度的N型接触点;最后,把所述高浓度N型接触点通过通孔与所述金属层中经典漏电流测试单元中的金属线进行连接,完成与PN结二极管的并联;其中,所述连接中高浓度P型接触点与所述金属层的高电位端相连,所述高浓度N型接触点与所述金属层低电位端相连。
9.一种采用权利要求1所述的金属层漏电流检测结构的检测方法,其特征在于,M为大于等于2,包括如下步骤:
步骤S1:分别检测M个PN结二极管的单独漏电流;
步骤S2:分别检测M个PN结二极管与位于金属层的经典漏电流测试单元相并联的漏电流,然后,分别减去步骤S1中检测到的M个PN结二极管的单独漏电流,得到M个金属层第一漏电流值;
步骤S3:检测所述测试版图模块的漏电流;
步骤S4:将所述测试版图模块的漏电流减去步骤S1中检测到的M个PN结二极管的单独漏电流,得到金属层的第二漏电流值;
步骤S5:将所述M个金属层第一漏电流值和金属层的第二漏电流值求平均值,得到最终的金属层漏电流值。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510592962.5A CN105097599B (zh) | 2015-09-17 | 2015-09-17 | 一种漏电流的测试版图、检测结构及其检测方法 |
US15/260,361 US10247766B2 (en) | 2015-09-17 | 2016-09-09 | System, method and test layout for detecting leakage current |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510592962.5A CN105097599B (zh) | 2015-09-17 | 2015-09-17 | 一种漏电流的测试版图、检测结构及其检测方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105097599A CN105097599A (zh) | 2015-11-25 |
CN105097599B true CN105097599B (zh) | 2018-01-26 |
Family
ID=54577739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510592962.5A Active CN105097599B (zh) | 2015-09-17 | 2015-09-17 | 一种漏电流的测试版图、检测结构及其检测方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10247766B2 (zh) |
CN (1) | CN105097599B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112037191B (zh) * | 2020-08-28 | 2023-08-25 | 晶科能源股份有限公司 | 一种局域漏电流密度阈值的确定方法、装置和计算机设备 |
CN114509657A (zh) * | 2022-04-18 | 2022-05-17 | 广州粤芯半导体技术有限公司 | 改善wat测试精度的测试单元及其测试方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3564245A (en) * | 1968-01-24 | 1971-02-16 | Bulova Watch Co Inc | Integrated circuit multicell p-n junction radiation detectors with diodes to reduce capacitance of networks |
KR100869746B1 (ko) * | 2007-07-13 | 2008-11-21 | 주식회사 동부하이텍 | 반도체 소자의 누설전류 모니터링 테그 및 그 제조방법 |
CN103094141B (zh) * | 2011-10-28 | 2016-02-10 | 上海华虹宏力半导体制造有限公司 | 一种pn结器件铝穿通的判定方法 |
CN104576613B (zh) * | 2013-10-29 | 2017-08-25 | 中芯国际集成电路制造(上海)有限公司 | 电迁移测试方法及结构 |
-
2015
- 2015-09-17 CN CN201510592962.5A patent/CN105097599B/zh active Active
-
2016
- 2016-09-09 US US15/260,361 patent/US10247766B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10247766B2 (en) | 2019-04-02 |
US20170082673A1 (en) | 2017-03-23 |
CN105097599A (zh) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103489807B (zh) | 测试探针对准控制的方法 | |
US4144493A (en) | Integrated circuit test structure | |
US6770906B2 (en) | Semiconductor reliability test chip | |
US8264235B2 (en) | Test structure for detection of defect devices with lowered resistance | |
US20180226307A1 (en) | SYSTEM AND METHOD FOR ELECTRICAL TESTING OF THROUGH SILICON VIAS (TSVs) | |
TWI754151B (zh) | 晶圓級測試方法及其測試結構 | |
CN100373613C (zh) | 半导体器件的测试图案及利用其的测试方法 | |
CN105097599B (zh) | 一种漏电流的测试版图、检测结构及其检测方法 | |
CN103794597A (zh) | 可选择连接或断开待测目标芯片的测试方法 | |
CN108196110B (zh) | 一种金属半导体界面复合电流密度的测试方法及装置 | |
CN104658940A (zh) | 一种鳍式场效晶体管电学特性的测量结构 | |
CN100362642C (zh) | 同时测多个金属-氧化物-半导体器件热载流子的测试结构 | |
CN103837809B (zh) | 测试mosfet匹配性的ic布局及测试方法 | |
CN104051427A (zh) | 一种接触孔电阻测试结构及方法 | |
CN108120869B (zh) | 一种金属半导体界面复合电流密度的测试方法 | |
US7154115B2 (en) | Zoom in pin nest structure, test vehicle having the structure, and method of fabricating the structure | |
CN205609515U (zh) | 可靠性测试结构 | |
CN105144360B (zh) | 用于监视半导体制作的方法及设备 | |
CN103426865B (zh) | 半导体制品钨槽接触电阻测试结构及测试方法 | |
CN113791276A (zh) | 电阻阻值的测试方法 | |
CN207367924U (zh) | 晶圆及其晶圆允收测试结构 | |
CN104977519A (zh) | 一种测试器件热载流子注入效应的方法 | |
CN104103539A (zh) | 芯片测试结构及其测试方法 | |
JP6971082B2 (ja) | 半導体装置の検査方法、半導体装置の製造方法、及び検査装置 | |
EP1374299A2 (en) | Structure and method for determining edges of regions in a semiconductor wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |