CN207367924U - 晶圆及其晶圆允收测试结构 - Google Patents

Abstract

一种晶圆及其晶圆允收测试结构，该结构包括：第一、二共用测试焊垫；若干第一、二独用测试焊垫；若干第一、二、三、四电连接结构，第一电连接结构的一端与第一共用测试焊垫电连接，若干待测电阻用于分别与若干第一电连接结构的另一端电连接；第二电连接结构的一端与第二共用测试焊垫电连接，若干待测电阻用于分别与若干第二电连接结构的另一端电连接；若干第三电连接结构的一端分别与若干第一独用测试焊垫电连接、另一端分别用于与若干待测电阻电连接；若干第四电连接结构的一端分别与若干第二独用测试焊垫电连接、另一端分别用于与若干待测电阻电连接。本实用新型的WAT结构大大提高了每个测试焊垫的利用率，增加了晶圆上有效芯片的数量。

Description

晶圆及其晶圆允收测试结构

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种晶圆及其晶圆允收测试结构。

背景技术

随着半导体技术的不断进步，集成电路制造工艺要求日益提高，在集成电路的制造过程中，需要在晶圆的切割道上制造晶圆允收测试(Wafer Acceptance Test，简称WAT)结构(下文统一简称为WAT结构)，以在集成电路制造完成之后、晶圆出厂之前，进行晶圆允收测试，以对晶圆的电学性能进行检测，从而避免不符合客户要求的器件出厂进而造成损失。

晶圆允收测试的重要测试参数之一是集成电路内需要监控的开尔文(Kelvin)电阻(下文称之为待测试电阻)的阻值。现有技术通过在WAT结构中设置若干与集成电路内待测试电阻串联的测试焊垫，并利用探针机台上的探针扎在测试焊垫上来测量待测试电阻的阻值。

然而，随着集成电路日益复杂化，集成电路内的待测试电阻数量日益增加，因此晶圆上WAT结构的数量也随之增加，导致晶圆上的切割道面积增加，晶圆上集成电路所占面积相应减少，即晶圆上有效芯片(die)的数量减少。

实用新型内容

本实用新型要解决的技术问题是：现有晶圆允收测试结构占据较大的晶圆面积，致使晶圆上有效芯片数量的减少。

为了解决上述问题，本实用新型的一个实施例提供了一种晶圆允收测试结构，其用于设置在晶圆的切割道上，以测量所述晶圆上集成电路的若干待测电阻的阻值，所述晶圆允收测试结构包括：

第一共用测试焊垫；

若干第一电连接结构，所述第一电连接结构的一端与所述第一共用测试焊垫电连接，所述若干待测电阻用于分别与若干所述第一电连接结构的另一端电连接；

第二共用测试焊垫；

若干第二电连接结构，所述第二电连接结构的一端与所述第二共用测试焊垫电连接，所述若干待测电阻用于分别与若干所述第二电连接结构的另一端电连接；

若干第一独用测试焊垫；

若干第三电连接结构，若干所述第三电连接结构的一端分别与若干所述第一独用测试焊垫电连接、另一端分别用于与所述若干待测电阻电连接；

若干第二独用测试焊垫；

若干第四电连接结构，若干所述第四电连接结构的一端分别与若干所述第二独用测试焊垫电连接、另一端分别用于与所述若干待测电阻电连接。

可选地，所述第一共用测试焊垫、第二共用测试焊垫、第一独用测试焊垫、第二独用测试焊垫位于同一层。

可选地，所述第一共用测试焊垫、第二共用测试焊垫、第一独用测试焊垫、第二独用测试焊垫为铜焊垫。

可选地，所述第一电连接结构、第二电连接结构、第三电连接结构、第四电连接结构均包括若干层互连线以及若干插塞，相邻两层所述互连线通过之间的插塞电连接。

可选地，所述第一共用测试焊垫的数量为一个。

可选地，所述第二共用测试焊垫的数量为一个。

可选地，所述第一独用测试焊垫的数量不少于十一个。

可选地，所述第二独用测试焊垫的数量不少于十一个。

另外，本实用新型还提供了一种晶圆，其包括：

集成电路，所述集成电路内需要测量电阻值的若干功能元件作为待测电阻；

上述任一所述的晶圆允收测试结构，至少部分位于所述晶圆的切割道上，所述切割道位于所述集成电路的外围，在所述晶圆允收测试结构中：

若干所述第一电连接结构的另一端分别与所述若干待测电阻电连接；

若干所述第二电连接结构的另一端分别与所述若干待测电阻电连接；

若干所述第三电连接结构的另一端分别与所述若干待测电阻电连接；

若干所述第四电连接结构的另一端分别与所述若干待测电阻电连接。

可选地，所述若干待测电阻为有源区、栅极、接触孔、通孔、互连线中的至少一个。

利用本实用新型所提供的晶圆允收测试结构进行测试时，将探针机台上的若干探针逐一扎在第一共用测试焊垫、第二共用测试焊垫、若干第一独用测试焊垫以及若干第二独用测试焊垫上。与此同时，向与待测电阻电连接的第一共用测试焊垫、第一独用测试焊垫施加电压，自与待测电阻电连接的第二独用测试焊垫上的探针获得电流值。根据施加的电压值，获得的电流值，以及电阻的计算公式R＝U/I即可测量获得各个待测电阻的阻值。换言之，各个待测电阻共用第一共用测试焊垫以向各个待测电阻施加测试电压，另外，各个待测电阻共用第二共用测试焊垫以获得通过待测电阻的电流，借此，WAT结构大大提高了每个测试焊垫的利用率，减少了WAT结构占据的切割道面积、增加了晶圆上集成电路所占面积，从而相应增加了晶圆上有效芯片的数量。

通过以下参照附图对本实用新型的示例性实施例的详细描述，本实用新型的其它特征、方面及其优点将会变得清楚。

附图说明

附图构成本说明书的一部分，其描述了本实用新型的示例性实施例，并且连同说明书一起用于解释本实用新型的原理，在附图中：

图1是一种晶圆允收测试结构的简化示意图；

图2是本实用新型的一个实施例中晶圆的局部简化示意图；

图3是图2所示晶圆中晶圆允收测试结构的简化示意图；

图4是图3所示晶圆允收测试结构中第一电连接结构的剖面示意图。

具体实施方式

如前所述，现有晶圆允收测试结构占据较大的晶圆面积，致使晶圆上有效芯片数量的减少。

图1是一种晶圆允收测试结构(下文统一简述为WAT结构)的简化示意图，如图1所示，该WAT结构用来测量集成电路中8个待测电阻(分别为待测电阻R1、R2、……、R7、R8)的阻值，并包括9个第一测试焊垫(分别标记为1、2、……、8、9)和16个第二测试焊垫(分别标记为10、11、……、24、25)。其中，第一测试焊垫1至9与待测电阻R1至R8串联，各个待测电阻串联在第一测试焊垫1至9中的其中两个第一测试焊垫之间，另外，各个待测电阻的两端还与第二测试焊垫10至25中的其中两个第二测试焊垫电连接。例如，待测电阻R1串联在第一测试焊垫1、2之间，且待测电阻R1的两端分别与第二测试焊垫10、11电连接。

进行测试时，将探针机台上的若干探针逐一扎在第一测试焊垫1至9、第二测试焊垫10至25之上，并向各个待测电阻两侧的两个第二测试焊垫(如第二测试焊垫10、11)施加电压，自各个待测电阻其中一侧的第一测试焊垫上的探针获得电流值。根据施加的电压值，获得的电流值，以及电阻的计算公式R＝U/I即可测量获得各个待测电阻的阻值。例如，根据施加在第二测试焊垫10、11上的电压U1，自扎在第一测试焊垫2上的探针获得的电流I1，即可获得待测电阻R1的阻值为R1＝U1/I1。

根据上述可知，上述WAT结构通过设置25个测试焊垫(包括9个第一测试焊垫和16个第二测试焊垫)来测量8个待测电阻的阻值，即每个待测电阻的测量大约需使用三个测试焊垫。如何减少每个待测电阻的阻值测量所需的测试焊垫数量，从而减少WAT结构占据的切割道面积、增加晶圆上有效芯片的数量，成为本领域亟待解决的技术问题。

现在将参照附图来详细描述本实用新型的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本实用新型范围的限制。

此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。

以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本实用新型及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。

应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。

图2是本实用新型的一个实施例中晶圆的局部简化示意图，如图2所示，该晶圆包括若干排列成阵列的芯片C，各个芯片C之间被切割道Q隔开。芯片C内形成有集成电路(未图示)，该集成电路包括若干导电的功能元件，如有源区、栅极、接触孔、通孔、互连线等。切割道Q位于集成电路的外围，在切割道Q上形成有晶圆允收测试结构T(下文统一简称为WAT结构)，WAT结构T用来测量集成电路内需要监控的功能元件的阻值，以对晶圆的电学性能进行检测，从而避免不符合客户要求的器件出厂进而造成损失。

图3是图2所示晶圆中晶圆允收测试结构的简化示意图，如图3所示，WAT结构T用于测量集成电路内11个功能元件的电阻值，故该11个功能元件称为待测电阻。该11个待测电阻依次为R1、R2、……、R10、R11，其可以是集成电路内的有源区、栅极、接触孔、通孔、互连线等。

WAT结构T包括一个第一共用测试焊垫1、若干第一电连接结构、一个第二共用测试焊垫2、若干第二电连接结构、若干第一独用测试焊垫、若干第三电连接结构、若干第二独用测试焊垫、若干第四电连接结构。其中：

所述第一电连接结构的数量为11个，分别为第一电连接结构L1₁、L1₂、L1₃、L1₄、L1₅、L1₆、L1₇、L1₈、L1₉、L1₁₀、L1₁₁。11个所述第一电连接结构分别用于建立第一共用测试焊垫1与11个待测电阻之间的电连接，即，第一电连接结构L1_i的一端与第一共用测试焊垫1电连接、另一端与待测电阻Ri电连接，i＝1，2，……、10，11。具体地，第一电连接结构L1₁的一端与第一共用测试焊垫1电连接、另一端与待测电阻R1电连接，第一电连接结构L1₂的一端与第一共用测试焊垫1电连接、另一端与待测电阻R2电连接，依此类推。

所述第二电连接结构的数量为11个，分别为第二电连接结构L2₁、L2₂、L2₃、L2₄、L2₅、L2₆、L2₇、L2₈、L2₉、L2₁₀、L2₁₁。11个所述第二电连接结构分别用于建立第二共用测试焊垫2与11个待测电阻之间的电连接，即，第二电连接结构L2_i的一端与第二共用测试焊垫2电连接、另一端与待测电阻Ri电连接，i＝1，2，……、10，11。具体地，第二电连接结构L2₁的一端与第二共用测试焊垫2电连接、另一端与待测电阻R1电连接，第二电连接结构L2₂的一端与第二共用测试焊垫2电连接、另一端与待测电阻R2电连接，依此类推。

所述第一独用测试焊垫的数量为11个，分别为第一独用测试焊垫3₁、3₂、3₃、3₄、3₅、3₆、3₇、3₈、3₉、3₁₀、3₁₁。

所述第三电连接结构的数量为11个，分别为第三电连接结构L3₁、L3₂、L3₃、L3₄、L3₅、L3₆、L3₇、L3₈、L3₉、L3₁₀、L3₁₁。11个所述第三电连接结构分别用于建立11个所述第一独用测试焊垫与11个待测电阻之间的电连接。即，第三电连接结构L3_i的一端与第一独用测试焊垫3_i电连接、另一端与待测电阻Ri电连接，i＝1，2，……、10，11。具体地，第三电连接结构L3₁的一端与第一独用测试焊垫3₁电连接、另一端与待测电阻R1电连接，第三电连接结构L3₂的一端与第一独用测试焊垫3₂电连接、另一端与待测电阻R2电连接，依此类推。

所述第二独用测试焊垫的数量为11个，分别为第二独用测试焊垫4₁、4₂、4₃、4₄、4₅、4₆、4₇、4₈、4₉、4₁₀、4₁₁。

所述第四电连接结构的数量为11个，分别为第四电连接结构L4₁、L4₂、L4₃、L4₄、L4₅、L4₆、L4₇、L4₈、L4₉、L4₁₀、L4₁₁。11个所述第四电连接结构分别用于建立11个所述第二独用测试焊垫与11个待测电阻之间的电连接。即，第四电连接结构L4_i的一端与第二独用测试焊垫4_i电连接、另一端与待测电阻Ri电连接，i＝1，2，……、10，11。具体地，第四电连接结构L4₁的一端与第二独用测试焊垫4₁电连接、另一端与待测电阻R1电连接，第四电连接结构L4₂的一端与第二独用测试焊垫4₂电连接、另一端与待测电阻R2电连接，依此类推。

进行测试时，将探针机台上的若干探针逐一扎在第一共用测试焊垫1、第二共用测试焊垫2，第一独用测试焊垫3₁、3₂、3₃、3₄、3₅、3₆、3₇、3₈、3₉、3₁₀、3₁₁，以及第二独用测试焊垫4₁、4₂、4₃、4₄、4₅、4₆、4₇、4₈、4₉、4₁₀、4₁₁上。与此同时，向与待测电阻Ri电连接的第一共用测试焊垫1、第一独用测试焊3_i垫施加电压，自与待测电阻Ri电连接的第二独用测试焊垫4_i上的探针获得电流值。根据施加的电压值，获得的电流值，以及电阻的计算公式R＝U/I即可测量获得各个待测电阻的阻值。

例如，进行测试时，通过施加在第一共用测试焊垫1、第一独用测试焊垫3₁上的电压U1，自与待测电阻R1电连接的第二独用测试焊垫4₁上的探针获得电流值I1，即可获得待测电阻R1的阻值为R1＝U1/I1。

由上述分析可知，进行测试时，各个待测电阻共用第一共用测试焊垫以向各个待测电阻施加测试电压，另外，各个待测电阻共用第二共用测试焊垫以获得通过待测电阻的电流，借此，WAT结构通过设置24个测试焊垫(包括1个第一共用测试焊垫、1个第二共用测试焊垫、11个第一独用测试焊垫和11个第二独用测试焊垫)来测量11个待测电阻的阻值，即每个待测电阻的测量大约使用两个测试焊垫，大大提高了每个测试焊垫的利用率，减少了WAT结构占据的切割道面积、增加了晶圆上集成电路所占面积，从而相应增加了晶圆上有效芯片的数量。

需说明的是，在本实用新型所提供的WAT结构中，第一共用测试焊垫、第二共用测试焊垫、第一独用测试焊垫、第二独用测试焊垫、第一电连接结构、第二电连接结构、第三电连接结构、第四电连接结构的数量并不应局限于所给实施例，其可以根据集成电路内待测电阻的数量进行相适应的调整。例如，第一共用测试焊垫、第二共用测试焊垫的数量可以为两个以上，第一独用测试焊垫、第二独用测试焊垫的数量可以为十二个以上，第一电连接结构、第二电连接结构、第三电连接结构、第四电连接结构的数量可以为十二个以上。

在本实施例中，在晶圆上制作集成电路的同时，在晶圆上制作WAT结构2。其中：

WAT结构2中的第一共用测试焊垫1，第二共用测试焊垫2，第一独用测试焊垫3₁、3₂、3₃、3₄、3₅、3₆、3₇、3₈、3₉、3₁₀、3₁₁，以及第二独用测试焊垫4₁、4₂、4₃、4₄、4₅、4₆、4₇、4₈、4₉、4₁₀、4₁₁位于同一层。

WAT结构2中的第一共用测试焊垫1，第二共用测试焊垫2，第一独用测试焊垫3₁、3₂、3₃、3₄、3₅、3₆、3₇、3₈、3₉、3₁₀、3₁₁，以及第二独用测试焊垫4₁、4₂、4₃、4₄、4₅、4₆、4₇、4₈、4₉、4₁₀、4₁₁均为铜焊垫。

在本实施例中，第一电连接结构、第二电连接结构、第三电连接结构、第四电连接结构均包括若干层互连线以及若干插塞，相邻两层所述互连线通过之间的插塞电连接。

参考图4，在具体实施例中，第一电连接结构L1_i(i＝1至11)可以与集成电路内的金属互连结构同步形成，其包括四层互连线和三层插塞，所述四层互连线分别为互连线M1、M2、M3、M4，所述三层插塞分别为V1、V2、V3。其中，插塞V1位于互连线M1、M2之间以电连接互连线M1、M2，插塞V2位于互连线M2、M3之间以电连接互连线M2、M3，插塞V3位于互连线M3、M4之间以电连接互连线M3、M4。需说明的是，在本实用新型的技术方案中，第一电连接结构中互连线、插塞的数量并不应局限于此，其可以根据集成电路内金属互连结构的工艺作出相适应的调整。

WAT结构中第二电连接结构、第三电连接结构、第四电连接结构的结构可以参考第一电连接结构，在此不再赘述。

至此，已经详细描述了根据本实用新型实施例的半导体装置及其制造方法。为了避免遮蔽本实用新型的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本实用新型的精神和范围。

Claims (10)

1.一种晶圆允收测试结构，其特征在于，用于设置在晶圆的切割道上，

以测量所述晶圆上集成电路的若干待测电阻的阻值，所述晶圆允收测试结构包括：

第一共用测试焊垫；

若干第一电连接结构，所述第一电连接结构的一端与所述第一共用测试焊垫电连接，所述若干待测电阻用于分别与若干所述第一电连接结构的另一端电连接；

第二共用测试焊垫；

若干第二电连接结构，所述第二电连接结构的一端与所述第二共用测试焊垫电连接，所述若干待测电阻用于分别与若干所述第二电连接结构的另一端电连接；

若干第一独用测试焊垫；

若干第三电连接结构，若干所述第三电连接结构的一端分别与若干所述第一独用测试焊垫电连接、另一端分别用于与所述若干待测电阻电连接；

若干第二独用测试焊垫；

若干第四电连接结构，若干所述第四电连接结构的一端分别与若干所述第二独用测试焊垫电连接、另一端分别用于与所述若干待测电阻电连接。

2.如权利要求1所述的晶圆允收测试结构，其特征在于，所述第一共用测试焊垫、第二共用测试焊垫、第一独用测试焊垫、第二独用测试焊垫位于同一层。

3.如权利要求1所述的晶圆允收测试结构，其特征在于，所述第一共用测试焊垫、第二共用测试焊垫、第一独用测试焊垫、第二独用测试焊垫为铜焊垫。

4.如权利要求1所述的晶圆允收测试结构，其特征在于，所述第一电连接结构、第二电连接结构、第三电连接结构、第四电连接结构均包括若干层互连线以及若干插塞，相邻两层所述互连线通过之间的插塞电连接。

5.如权利要求1至4任一项所述的晶圆允收测试结构，其特征在于，

所述第一共用测试焊垫的数量为一个。

6.如权利要求1至4任一项所述的晶圆允收测试结构，其特征在于，

所述第二共用测试焊垫的数量为一个。

7.如权利要求1至4任一项所述的晶圆允收测试结构，其特征在于，

所述第一独用测试焊垫的数量不少于十一个。

8.如权利要求1至4任一项所述的晶圆允收测试结构，其特征在于，

所述第二独用测试焊垫的数量不少于十一个。

9.一种晶圆，其特征在于，包括：

集成电路，所述集成电路内需要测量电阻值的若干功能元件作为待测电阻；

权利要求1至8任一项所述的晶圆允收测试结构，至少部分位于所述晶圆的切割道上，所述切割道位于所述集成电路的外围，在所述晶圆允收测试结构中：

若干所述第一电连接结构的另一端分别与所述若干待测电阻电连接；

若干所述第二电连接结构的另一端分别与所述若干待测电阻电连接；

若干所述第三电连接结构的另一端分别与所述若干待测电阻电连接；

若干所述第四电连接结构的另一端分别与所述若干待测电阻电连接。

10.如权利要求9所述的晶圆，其特征在于，所述若干待测电阻为有源区、栅极、接触孔、通孔、互连线中的至少一个。