CN104157584B - 深通孔电阻的测试结构及测试方法 - Google Patents
深通孔电阻的测试结构及测试方法 Download PDFInfo
- Publication number
- CN104157584B CN104157584B CN201310178419.1A CN201310178419A CN104157584B CN 104157584 B CN104157584 B CN 104157584B CN 201310178419 A CN201310178419 A CN 201310178419A CN 104157584 B CN104157584 B CN 104157584B
- Authority
- CN
- China
- Prior art keywords
- substrate
- deep via
- resistance
- contact hole
- detection line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/14—Measuring resistance by measuring current or voltage obtained from a reference source
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种深通孔电阻的测试结构,包括:四个位于衬底埋层两侧穿通隔离层连接衬底埋层的深通孔,介电质隔离硅片表面与第一层金,所述各深通孔通过第一层金属连接测试结构至测试焊点,形成六各测试端口分别连接激励线、激励线、检测线、检测线、检测线和检测线。本发明还提供了利用所述测试结构测试深通孔电阻和衬底寄生等效电阻的测试方法。本发明的深通孔电阻的测试结构及测试方法通过施加一次激励电流,能分别检测出两端深通孔的电阻与衬底埋层电阻间的电压降和衬底埋层电阻的电压降,经过一次计算即能精确解出深通孔电阻和衬底寄生等效电阻。
Description
技术领域
本发明涉及集成电路制造领域,特别是涉及一种深通孔电阻的测试结构;本发明还涉及利用所述深通孔电阻的测试结构进行深通孔电阻测试的测试方法。
背景技术
深通孔技术用于连接硅片底部埋层与硅片表面金属,用以降低硅片底部埋层引出电阻及缩小单器件面积,从而节约芯片面积,减少器件寄生电容等不良效应。由于深通孔所连接的硅片底层区域可使深通孔任意两点短接,常规测试结构在深通孔的在线工艺监控中不能做到精确量化或精确量化造成在线测试时间损耗。
如图1所示测试结构为使用常规注入层的电阻监控结构监控深通孔电阻的测试结构截面图。该测试结构使用100深通孔穿通102隔离层以连接103衬底埋层,在103衬底埋层两端各使用1个100深通孔连接,从而形成一个完整通路;101为硅片表面与第一层金属间的介电质层。其中,100深通孔为本发明需要精确测量的电阻;102隔离层可为外延层或场氧隔离层,用以隔绝硅片表面与103衬底埋层;103衬底埋层为本发明需要测量深通孔100电阻引出的硅片深层注入层;101介电质层可为硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)等等;104为第一层金属层。图2所示,为上述测试结构俯视图;图3所示,为上述测试结构等效电路图。
使用此结构测试该深通孔电阻的测试方法为,采用定电流测电压法或定电压测电流法,通过测试端口1和测试端口2,以测得103两端深通孔电阻(R接触孔100a和R接触孔100b)与衬底埋层电阻(R衬底103)的串联电阻。更为精确的,使用kevin电阻测试方法,通过测试端口1、测试端口2、测试端口3和测试端口4,可进一步精确测得103两端深通孔电阻(R接触孔100a和R接触孔100b)与衬底埋层电阻(R衬底103)的串联电阻。但该方法无法分离深通孔电阻与衬底埋层电阻,从而无法精确量化该电阻。
如图4所示,一种用于精确量化深通孔电阻的常规测试结构。
该测试结构使用两个并联100深通孔穿通102隔离层以连接103衬底埋层,在103衬底埋层两端各使用2个并联100深通孔进行连接,该2个并联100深通孔使用金属进行连接,从而形成一个完整通路;101为硅片表面与第一层金属间的介电质层。其中,100深通孔为本发明需要精确测量的电阻;102隔离层可为外延层或场氧隔离层,用以隔绝硅片表面与103衬底埋层;103衬底埋层为本发明需要测量深通孔100电阻引出的硅片深层注入层;101介电质层可为硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)等等;104为第一层金属层。图5所示,为上述测试结构俯视图;图6所示,为上述测试结构等效电路图。
使用此结构测试该深通孔电阻的测试方法为,采用定电流测电压法或定电压测电流法,通过测试端口1和测试端口2,以测得两端各2个并联深通孔电阻(R接触孔100a和R接触孔100b)与衬底埋层电阻(R衬底103)的串联电阻。更为精确的,使用kevin电阻测试方法,通过测试端口1、测试端口2、测试端口3和测试端口4,可进一步精确测得两端各2个并联深通孔电阻(R接触孔100a和R接触孔100b)与衬底埋层电阻(R衬底103)的串联电阻。
结合图1测试结构,可将两次测试结果精确解出深通孔的电阻及衬底埋层寄生电阻。对于该常规测试方法,并不一定需要两个测试结构,如图1及图4测试结构。可将图1测试结构与图4测试结构合并作为一个测试结构进行设计,但测试方法及原理没有改变,这里不再赘述。
常规的第二种测试深通孔电阻的结构构及方法,需要使用两个测试结构或一个等效测试结构,但测试需要分两步进行,进而进行方程求解以得出深通孔电阻,会造成在线工艺监控测试时间的损耗。
发明内容
本发明要解决的技术问题是提供一种通过施加一次激励电流经过一次计算即能精确求解出深通孔电阻的深孔电阻测试结构;
本发明解决的另一技术问题是提供一种通过施加一次激励电流经过一次计算即能精确求解出衬底寄生等效电阻的深孔电阻测试结构;
本发明还提供了利用所述测试结构测试深通孔电阻和衬底寄生等效电阻的测试方法。
为解决上述技术问题,本发明深通孔电阻的测试结构,包括:四个位于衬底埋层103两侧穿通隔离层102连接衬底埋层103的深通孔100;介电质层101隔离硅片表面与第一层金属104,所述各深通孔100通过第一层金属104连接测试结构至测试焊点,形成六各测试端口分别连接激励线F1、激励线F2、检测线S1、检测线S2、检测线S3和检测线S4。
其中,所述介电质层101为硼磷硅玻璃或磷硅玻璃,所述隔离层102为外延层或场氧隔离层。
一种利用所述测试结构测试深通孔电阻的测试方法,包括:
a)在测试端口1和测试端口4即在激励线F1和激励线F2间施加激励电流I,激励电流通过两端深通孔103的电阻R接触孔100a和R接触孔100b与衬底埋层电阻R衬底103;
b)在测试端口2和测试端口3即使用检测线S1和检测线S2检测出激励电流I在两端深通孔103的电阻R接触孔100a和R接触孔100b与衬底埋层电阻R衬底103间的电压降U;
c)同时在测试端口5和测试端口6即使用检测线S3和检测线S4检测端点A和端点B间即衬底埋层电阻R衬底103间的电压降U2=V1-V2;
R衬底103=U2/I;
R接触孔100a=R接触孔100b=(U/I-R衬底103)/2=(U-U2)/I/2;
其中,所述深通孔电阻的测试方法,步骤C)可采用以下步骤替换
d)同时在测试端口5即使用检测线S3检测电压,S3检测出的电压降为端点A电压V1,定义S3检测线相对S1检测线间电压值为U3;
R接触孔100a=U3/I;
R衬底103=U/I-R接触孔100b-R接触孔100a=-U/I-2*R接触孔100a=U/I-2*U3/I。
本发明的深通孔电阻的测试结构及测试方法通过施加一次激励电流I,能分别检测出两端深通孔103的电阻R接触孔100a和R接触孔100b与衬底埋层电阻R衬底103间的电压降U和衬底埋层电阻R衬底103的电压降U2,经过一次计算即能精确解出深通孔电阻和衬底寄生等效电阻。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1是一种传统深通孔电阻测试结构的截面图。
图2是图1所示结构的俯视图。
图3是图1所示结构的等效电路图。
图4是另一种传统深通孔电阻测试结构的截面图。
图5是图4所示结构的俯视图。
图6是图4所示结构的等效电路图。
图7是本发明深通孔电阻测试结构的截面图
图8是本发明深通孔电阻测试结构的俯视图。
图9是本发明深通孔电阻测试结构的等效电路图。
附图标记说明
R接触孔100a至R接触孔100d是深接触孔电阻
R衬底103、R衬底103a、R衬底103b是衬底电阻
A、B是端点
V1是端点A电压
V2是端点B电压
100是深通孔
101是介电质层
102是隔离层
103是衬底埋层
104是第一层金属层
具体实施方式
如图7、图8所示,本发明深通孔电阻的测试结构,包括:四个位于衬底埋层103两侧穿通隔离层102连接衬底埋层103的深通孔100;介电质层101隔离硅片表面与第一层金属104,所述各深通孔100通过第一层金属104连接测试结构至测试焊点,形成六各测试端口分别连接激励线F1、激励线F2、检测线S1、检测线S2、检测线S3和检测线S4,所述介电质层101为硼磷硅玻璃或磷硅玻璃,所述隔离层102为外延层或场氧隔离层。
一种利用所述测试结构测试深通孔电阻的测试方法,包括:
在测试端口1和测试端口4即在激励线F1和激励线F2间施加激励电流I,激励电流通过103两端深通孔电阻R接触孔100a和R接触孔100b与衬底埋层电阻R衬底103;在测试端口2和测试端口3即使用检测线S1和检测线S2检测出激励电流I在103两端深通孔电阻R接触孔100a和R接触孔100b与衬底埋层电阻R衬底103间的电压降U;同时在测试端口5和测试端口6即使用检测线S3和检测线S4检测电压降,检测线S3和检测线S4间电流近似为零,所以在电阻R衬底103a、R衬底103b、R接触孔100c和R接触孔100d间电压降近似为零,所以S3和S4间检测出的电压降为端点A和端点B间即衬底埋层电阻R衬底103间的电压降U2=V1-V2。该测试方法中激励电流I、检测电压降U及电压降U2均可一次测试完成;
根据测量结果可知:
R衬底103=U2/I;
R接触孔100a=R接触孔100b=(U/I-R衬底103)/2=(U-U2)/I/2;
所述深通孔电阻的测试方法,还可采用一下方式实施:
在测试端口1和测试端口4即在激励线F1和激励线F2间施加激励电流I,激励电流通过103两端深通孔电阻R接触孔100a和R接触孔100b与衬底埋层电阻R衬底103;在测试端口2和测试端口3即使用检测线S1和检测线S2检测出激励电流I在103两端深通孔电阻R接触孔100a和R接触孔100b与衬底埋层电阻R衬底103间的电压降U;同时在测试端口5即使用检测线S3检测电压,S3检测出的电压降为端点A电压V1,可定义S3检测线相对S1检测线间电压值为U3,该测试方法中激励电流I、检测电压降U及电压U3均可一次测试完成;
根据测量结果可知:
R接触孔100a=U3/I;
R衬底103=U/I-R接触孔100b-R接触孔100a=-U/I-2*R接触孔100a=U/I-2*U3/I;
以上通过具体实施方式和实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (2)
1.一种深通孔电阻测试结构的深通孔电阻测试方法,该深通孔电阻测试结构,包括:四个位于衬底埋层(103)两侧穿通隔离层(102)连接衬底埋层(103)的深通孔(100);介电质层(101)隔离硅片表面与第一层金属(104),所述各深通孔(100)通过第一层金属(104)连接测试结构至测试焊点,形成六个测试端口分别连接激励线F1、激励线F2、检测线S1、检测线S2、检测线S3和检测线S4;其特征是,包括:
a)在测试端口1和测试端口4即在激励线F1和激励线F2间施加激励电流I,激励电流通过两端深通孔(100)的电阻R接触孔100a和电阻R接触孔100b与衬底埋层电阻R衬底103;
b)在测试端口2和测试端口3即使用检测线S1和检测线S2检测出激励电流I在两端深通孔(100)的电阻R接触孔100a和R接触孔100b与衬底埋层电阻R衬底103间的电压降U;
c)同时在测试端口5和测试端口6即使用检测线S3和检测线S4检测端点A和端点B间,即衬底埋层电阻R衬底103间的电压降U2=V1-V2;V1是检测端点A的电压,V2是检测端点B的电压;
R衬底103=U2/I;
R接触孔100a=R接触孔100b=(U/I-R衬底103)/2=(U-U2)/I/2。
2.如权利要求1所述深通孔电阻的测试方法,其特征是:
步骤C)可采用以下步骤替换
d)同时在测试端口5即使用检测线S3检测电压,S3检测出的电压降为端点A电压V1,定义S3检测线相对S1检测线间电压值为U3;
R接触孔100a=U3/I;
R衬底103=U/I-R接触孔100b-R接触孔100a=U/I-2*R接触孔100a=U/I-2*U3/I。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310178419.1A CN104157584B (zh) | 2013-05-15 | 2013-05-15 | 深通孔电阻的测试结构及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310178419.1A CN104157584B (zh) | 2013-05-15 | 2013-05-15 | 深通孔电阻的测试结构及测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104157584A CN104157584A (zh) | 2014-11-19 |
CN104157584B true CN104157584B (zh) | 2017-08-08 |
Family
ID=51883058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310178419.1A Active CN104157584B (zh) | 2013-05-15 | 2013-05-15 | 深通孔电阻的测试结构及测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104157584B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113777405B (zh) * | 2021-09-17 | 2024-03-29 | 长鑫存储技术有限公司 | 测试方法 |
CN117214649A (zh) * | 2023-11-07 | 2023-12-12 | 珠海格力电子元器件有限公司 | 功率器件测试装置和方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01134269A (ja) * | 1987-11-19 | 1989-05-26 | Matsushita Electron Corp | コンタクト抵抗測定装置 |
JPH0737883B2 (ja) * | 1988-03-16 | 1995-04-26 | 三洋電機株式会社 | コンタクト孔の測定方法 |
CN101762750A (zh) * | 2008-12-25 | 2010-06-30 | 上海北京大学微电子研究院 | 通孔电阻测量结构及方法 |
CN102200554A (zh) * | 2011-03-30 | 2011-09-28 | 上海北京大学微电子研究院 | 电阻测试结构及测试方法 |
CN102890195A (zh) * | 2011-07-20 | 2013-01-23 | 上海华虹Nec电子有限公司 | 与衬底同型的有源区上接触孔电阻的测试结构与方法 |
-
2013
- 2013-05-15 CN CN201310178419.1A patent/CN104157584B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01134269A (ja) * | 1987-11-19 | 1989-05-26 | Matsushita Electron Corp | コンタクト抵抗測定装置 |
JPH0737883B2 (ja) * | 1988-03-16 | 1995-04-26 | 三洋電機株式会社 | コンタクト孔の測定方法 |
CN101762750A (zh) * | 2008-12-25 | 2010-06-30 | 上海北京大学微电子研究院 | 通孔电阻测量结构及方法 |
CN102200554A (zh) * | 2011-03-30 | 2011-09-28 | 上海北京大学微电子研究院 | 电阻测试结构及测试方法 |
CN102890195A (zh) * | 2011-07-20 | 2013-01-23 | 上海华虹Nec电子有限公司 | 与衬底同型的有源区上接触孔电阻的测试结构与方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104157584A (zh) | 2014-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9030216B2 (en) | Coaxial four-point probe for low resistance measurements | |
CN104237823B (zh) | 一种有效验证探针卡异常的方法 | |
US20120268147A1 (en) | Structure for measuring bump resistance and package substrate comprising the same | |
US20080203388A1 (en) | Apparatus and method for detection of edge damages | |
CN103675459A (zh) | 一种在集成电路中测量导线电阻的方法 | |
US20080246491A1 (en) | Scalable method for identifying cracks and fractures under wired or ball bonded bond pads | |
CN104157584B (zh) | 深通孔电阻的测试结构及测试方法 | |
CN106898562A (zh) | 半导体结构以及测试栅极氧化层的击穿电压的方法 | |
JP7071723B2 (ja) | 複素誘電率測定用回路、複素誘電率測定装置及び複素誘電率の測定方法 | |
CN112864131A (zh) | 电迁移测试结构及电迁移测试方法 | |
JP5529611B2 (ja) | 半導体装置及び抵抗測定方法 | |
CN103779327A (zh) | Imd测量电路结构和imd性能测试方法 | |
CN104124235B (zh) | 测试结构及其测试方法 | |
CN103837809B (zh) | 测试mosfet匹配性的ic布局及测试方法 | |
CN104183574B (zh) | 半导体测试结构及测试方法 | |
CN104282661B (zh) | 集成电路中可靠性分析的测试结构及其测试方法 | |
CN104777413A (zh) | 去嵌入的测试结构及其测试方法和芯片 | |
TW201339601A (zh) | 內設零件基板的檢查方法 | |
KR101482683B1 (ko) | 단선 및 단락 테스트 구조를 갖는 3차원 집적 회로 및 이의 테스트 방법 | |
CN212540578U (zh) | 一种测试结构 | |
US6727710B1 (en) | Structures and methods for determining the effects of high stress currents on conducting layers and contacts in integrated circuits | |
CN103426865B (zh) | 半导体制品钨槽接触电阻测试结构及测试方法 | |
CN206451704U (zh) | 半导体测试结构 | |
JP2013051355A (ja) | 貫通配線の検査方法、貫通配線基板の製造方法 | |
TWI425211B (zh) | 電化學測試片及電化學測試方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |