JPH0737883B2 - コンタクト孔の測定方法 - Google Patents
コンタクト孔の測定方法Info
- Publication number
- JPH0737883B2 JPH0737883B2 JP6246988A JP6246988A JPH0737883B2 JP H0737883 B2 JPH0737883 B2 JP H0737883B2 JP 6246988 A JP6246988 A JP 6246988A JP 6246988 A JP6246988 A JP 6246988A JP H0737883 B2 JPH0737883 B2 JP H0737883B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- terminals
- conductive pattern
- measuring
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明はコンタクト孔の測定方法、特に、超LSIに用い
る1.0μｍ以下の微細コンタクト孔の開口寸法の測定方
法に関する。
る1.0μｍ以下の微細コンタクト孔の開口寸法の測定方
法に関する。
（ロ）従来の技術 1M DRAM等の微細半導体デバイスでは、コンタクト孔の
開口寸法は一辺1.0μｍ程度となる。コンタクト孔の寸
法を1.0μｍに設計したとき、その寸法が1.0μｍより小
さくなるに従い、コンタクト抵抗が増大してデバイス不
良となる。またその寸法が1.0μｍより大きくなると隣
接パターンと接近し易くなり、露光装置のマスク合わせ
精度をより厳しく抑えることが必要となる。従ってコン
タクト孔の開口寸法のばらつきを小さく抑えることが歩
留り向上のためには不可欠である。そのために現行のホ
トリソプロセス条件でコンタクト孔の開口寸法のばらつ
きがどの程度になっているかを簡便に測定する方法が必
要となる。
開口寸法は一辺1.0μｍ程度となる。コンタクト孔の寸
法を1.0μｍに設計したとき、その寸法が1.0μｍより小
さくなるに従い、コンタクト抵抗が増大してデバイス不
良となる。またその寸法が1.0μｍより大きくなると隣
接パターンと接近し易くなり、露光装置のマスク合わせ
精度をより厳しく抑えることが必要となる。従ってコン
タクト孔の開口寸法のばらつきを小さく抑えることが歩
留り向上のためには不可欠である。そのために現行のホ
トリソプロセス条件でコンタクト孔の開口寸法のばらつ
きがどの程度になっているかを簡便に測定する方法が必
要となる。
従来ではコンタクト孔の開口寸法はSEMや顕微顕等の光
学的測長機を用いて直接的に計測していた。
学的測長機を用いて直接的に計測していた。
また従来の導電パターンの線幅測定方法を第２図に示
す。シリコン半導体基板の絶縁膜上に幅Ｗ、長さＬの導
電パターン（11）を形成する。導電パターン（11）の端
部には端子I,II,III,IVを設け、端子I,IV間に電流Ｉを
流し、端子II,III間で導電パターン（11）の電位Ｖを測
定する。線幅Ｗは層抵抗をＲＳとすると、 Ｗ＝ＲＳ・L/V/I（Ｖ≫Ｗ） として計算できる。
す。シリコン半導体基板の絶縁膜上に幅Ｗ、長さＬの導
電パターン（11）を形成する。導電パターン（11）の端
部には端子I,II,III,IVを設け、端子I,IV間に電流Ｉを
流し、端子II,III間で導電パターン（11）の電位Ｖを測
定する。線幅Ｗは層抵抗をＲＳとすると、 Ｗ＝ＲＳ・L/V/I（Ｖ≫Ｗ） として計算できる。
（ハ）発明が解決しようとする課題 しかしながら上述した方法では導電パターン（11）の線
幅Ｗは電気的に測定できるが、コンタクト孔の開口寸法
を求めることができない問題点があった。従ってコンタ
クト孔の開口寸法を測定するには、SEMや光学的測長機
により個別に測定するため、多数のコンタクト孔の開口
寸法の測定を短時間に且つ自動的にできない問題点を有
していた。
幅Ｗは電気的に測定できるが、コンタクト孔の開口寸法
を求めることができない問題点があった。従ってコンタ
クト孔の開口寸法を測定するには、SEMや光学的測長機
により個別に測定するため、多数のコンタクト孔の開口
寸法の測定を短時間に且つ自動的にできない問題点を有
していた。
（ニ）課題を解決するための手段 本発明は斯上した問題点に鑑みてなされ、一定の幅と長
さを有する導電パターンを用いてコンタクト孔形成前後
の抵抗値の違いから電気的にコンタクト孔の開口寸法を
測定可能とするコンタクト孔の測定方法を提供するもの
である。
さを有する導電パターンを用いてコンタクト孔形成前後
の抵抗値の違いから電気的にコンタクト孔の開口寸法を
測定可能とするコンタクト孔の測定方法を提供するもの
である。
（ホ）作用 本発明に依れば、一定の幅と長さを有するコンタクト孔
形成前の導電パターンを用いてその幅Ｗを電気的測定に
より求め、その後コンタクト孔を形成した導電パターン
の抵抗値測定より、コンタクト孔の開口寸法を計算で求
めることができる。
形成前の導電パターンを用いてその幅Ｗを電気的測定に
より求め、その後コンタクト孔を形成した導電パターン
の抵抗値測定より、コンタクト孔の開口寸法を計算で求
めることができる。
（ヘ）実施例 本発明の一実施例を第１図を参照して詳述する。
同一の幅Ｗと同一の長さＬとを有する一対の導電パター
ン（１）（２）をアルミニウムのスパッタ等で形成す
る。夫々の導電パターン（１）（２）の両端には電流Ｉ
を流すための端子I,IIが設けられ、導電パターン（１）
（２）の中間位置には長さＬの抵抗部分の電位差Ｖを測
定する端子II,IIIが設けられている。一方の導電パター
ン（１）の抵抗部分の中央部に一辺ｌの正方形のコンタ
クト孔（３）を形成する。
ン（１）（２）をアルミニウムのスパッタ等で形成す
る。夫々の導電パターン（１）（２）の両端には電流Ｉ
を流すための端子I,IIが設けられ、導電パターン（１）
（２）の中間位置には長さＬの抵抗部分の電位差Ｖを測
定する端子II,IIIが設けられている。一方の導電パター
ン（１）の抵抗部分の中央部に一辺ｌの正方形のコンタ
クト孔（３）を形成する。
そこで、端子Ｉ−IV間に電流Ｉを流し、端子II−III間
に生ずる電位差をＶとする。抵抗部分をコンタクト孔
（３）の左側、上側、下側および右側に分割し、A,B,C
およびＤとし、各部分の抵抗値をＲＡ,RＢ,RＣ,RＤとす
ると、 なお、Ｗは他方の導電コンタクト（２）より従来例と同
じ方法で実測して求める。
に生ずる電位差をＶとする。抵抗部分をコンタクト孔
（３）の左側、上側、下側および右側に分割し、A,B,C
およびＤとし、各部分の抵抗値をＲＡ,RＢ,RＣ,RＤとす
ると、 なお、Ｗは他方の導電コンタクト（２）より従来例と同
じ方法で実測して求める。
ゆえに、端子II−III間の抵抗Ｒは 一方、 Ｒ＝V/I ……（２） （１）と（２）とは等しいから、 従って上式に Ｗは別のパターンで測定して代入するとコンタクト孔
（３）の一辺ｌの大きさが求められる。
（３）の一辺ｌの大きさが求められる。
具体的実施例として、ＲＳ＝25Ω／□、V/I＝1137.5
Ω、Ｗ＝２μｍとすると、 従って、導電パターンのＲＳ、V/I、Ｗを測定すれば、
コンタクト孔（３）のサイズが電気的に測定できる。
Ω、Ｗ＝２μｍとすると、 従って、導電パターンのＲＳ、V/I、Ｗを測定すれば、
コンタクト孔（３）のサイズが電気的に測定できる。
しかしながら実際に測定をすると、コンタクト孔（３）
を矩形として計算しており、また導電パターンのコンタ
クト孔（３）のエッチング形状も矩形とならないので、
計算値とずれてV/I、γＷの値は小さめに出ることが分
った。そこで とおいて という式で、実測値に合うように経験的定数αを導入す
る。αは抵抗測定値とSEM（電子顕微鏡）測定値が一致
するように選ぶ。
を矩形として計算しており、また導電パターンのコンタ
クト孔（３）のエッチング形状も矩形とならないので、
計算値とずれてV/I、γＷの値は小さめに出ることが分
った。そこで とおいて という式で、実測値に合うように経験的定数αを導入す
る。αは抵抗測定値とSEM（電子顕微鏡）測定値が一致
するように選ぶ。
次に具体的な測定方法を説明する。
第１にあらかじめ作り込んだ隣接の導電パターン（２）
でＲＳ、Ｗを抵抗測定する。
でＲＳ、Ｗを抵抗測定する。
第２にコンタクト孔（３）を形成した導電パターン
（１）でV/Iを測定する。
（１）でV/Iを測定する。
第３に測長用SEMでコンタクト孔（３）の寸法ｌを測定
する（ｌ＝l0）。
する（ｌ＝l0）。
第４に上述した（３）式にｌ＝l0、Ｌ＝90μｍ、Ｗ、 を代入し、経験定数αを決める。このαは初回だけ決め
れば良い。
れば良い。
第５に実際に測定したコンタクト孔（３）を有する導電
パターン（１）を用いてV/Iを測定する。
パターン（１）を用いてV/Iを測定する。
第６にαの決まった（３）式を用いて、ｌを求める。以
降第５と第６の工程を繰り返し行うことで、多点データ
を得られる。
降第５と第６の工程を繰り返し行うことで、多点データ
を得られる。
（ト）発明の効果 本発明に依れば、コンタクト孔（３）の開口寸法を導電
パターン（１）の抵抗測定により短時間に測定できる利
点を有する。この結果コンタクト孔（３）の多点測定が
容易となり、コンタクト孔（３）による不良解析が一段
と容易化される。特に、ステッパーの露光フィールド内
のコンタクト孔の解像力評価が行える様になる。
パターン（１）の抵抗測定により短時間に測定できる利
点を有する。この結果コンタクト孔（３）の多点測定が
容易となり、コンタクト孔（３）による不良解析が一段
と容易化される。特に、ステッパーの露光フィールド内
のコンタクト孔の解像力評価が行える様になる。
第１図は本発明に依るコンタクト孔の測定方法を説明す
る上面図、第２図は従来の線幅の測定方法を説明する上
面図である。 （１）（２）は導電パターン、（３）はコンタクト孔で
ある。
る上面図、第２図は従来の線幅の測定方法を説明する上
面図である。 （１）（２）は導電パターン、（３）はコンタクト孔で
ある。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/28 Ｃ 7376−4Ｍ 21/66 Ｅ 7630−4Ｍ 21/768
Claims (2)
- 【請求項１】一定の長さと幅を有し、端に電流Ｉを流す
ための一対の端子が設けられ、中間位置に長さＬの抵抗
部分の電位差Ｖを測定するための他の一対の端子が設け
られた導電パターンを設け、該導電パターンの抵抗部分
にコンタクト孔を形成し、前記電流Ｉと電位差Ｖとから
前記導電パターンの抵抗値を測定して前記コンタクト孔
の開口寸法を求めることを特徴とするコンタクト孔の測
定方法。 - 【請求項２】同一の長さと幅を有し、端に電流Ｉを流す
ための一対の端子が設けられ、中間位置に長さＬの抵抗
部分の電位差Ｖを測定するための他の一対の端子が設け
られた２個の導電パターンを設け、該導電パターンの１
個にコンタクト孔を設け、前記電流Ｉと電位差Ｖとから
前記導電パターンの夫々の抵抗値を測定して前記コンタ
クト孔の開口寸法を求めることを特徴とするコンタクト
孔の測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6246988A JPH0737883B2 (ja) | 1988-03-16 | 1988-03-16 | コンタクト孔の測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6246988A JPH0737883B2 (ja) | 1988-03-16 | 1988-03-16 | コンタクト孔の測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01235803A JPH01235803A (ja) | 1989-09-20 |
| JPH0737883B2 true JPH0737883B2 (ja) | 1995-04-26 |
Family
ID=13201092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6246988A Expired - Lifetime JPH0737883B2 (ja) | 1988-03-16 | 1988-03-16 | コンタクト孔の測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0737883B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104157584A (zh) * | 2013-05-15 | 2014-11-19 | 上海华虹宏力半导体制造有限公司 | 深通孔电阻的测试结构及测试方法 |
-
1988
- 1988-03-16 JP JP6246988A patent/JPH0737883B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104157584A (zh) * | 2013-05-15 | 2014-11-19 | 上海华虹宏力半导体制造有限公司 | 深通孔电阻的测试结构及测试方法 |
| CN104157584B (zh) * | 2013-05-15 | 2017-08-08 | 上海华虹宏力半导体制造有限公司 | 深通孔电阻的测试结构及测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01235803A (ja) | 1989-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5051690A (en) | Apparatus and method for detecting vertically propagated defects in integrated circuits | |
| US4538105A (en) | Overlay test wafer | |
| KR960001686B1 (ko) | 반도체 제조 장치의 평가 장치 및 그 평가 방법 | |
| US6553274B1 (en) | Method for designing reticle, reticle, and method for manufacturing semiconductor device | |
| US4437760A (en) | Reusable electrical overlay measurement circuit and process | |
| US5383136A (en) | Electrical test structure and method for measuring the relative locations of conducting features on an insulating substrate | |
| JPS5845816B2 (ja) | 導線特性測定方法 | |
| US4782288A (en) | Method for evaluating processing parameters in the manufacture of semiconductor devices | |
| JPS6211229A (ja) | 電子ビ−ム露光方法 | |
| US4100486A (en) | Monitor for semiconductor diffusion operations | |
| JP3363082B2 (ja) | パターンの合わせずれの電気的測定方法 | |
| JPS5893326A (ja) | マスク位置合せ測定用マ−ク | |
| JP4514320B2 (ja) | シリサイド膜製造工程の評価試験装置 | |
| US6762434B2 (en) | Electrical print resolution test die | |
| JPH0737883B2 (ja) | コンタクト孔の測定方法 | |
| US20010050560A1 (en) | Method for polysilicon crystalline line width measurement post etch in undoped-poly process | |
| JPH07297107A (ja) | 多電極偏向器，その製造方法及び荷電粒子ビーム装置 | |
| US4990218A (en) | Method of testing conductor film quality | |
| JP3167596B2 (ja) | 半導体素子評価試験用模擬配線パターン及びそれを用いた評価試験方法 | |
| Yamaguchi et al. | Integrated electrical vernier to measure registration accuracy | |
| KR100498423B1 (ko) | 전기저항 측정을 이용한 정렬 정도 측정방법 | |
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| JP2867384B2 (ja) | ホトレジスト層パターン測定方法 | |
| Kung et al. | A Proximity Effect Measuring Test Chip-Design And Application | |
| JPH0541440A (ja) | コンタクト・ホールの接触面積測定方法 |