JPH0541440A - コンタクト・ホールの接触面積測定方法 - Google Patents

コンタクト・ホールの接触面積測定方法

Info

Publication number
JPH0541440A
JPH0541440A JP1776791A JP1776791A JPH0541440A JP H0541440 A JPH0541440 A JP H0541440A JP 1776791 A JP1776791 A JP 1776791A JP 1776791 A JP1776791 A JP 1776791A JP H0541440 A JPH0541440 A JP H0541440A
Authority
JP
Japan
Prior art keywords
contact
wiring
area
contacts
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP1776791A
Other languages
English (en)
Inventor
Takeshi Mihashi
剛 三橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP1776791A priority Critical patent/JPH0541440A/ja
Publication of JPH0541440A publication Critical patent/JPH0541440A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

(57)【要約】 【目的】本発明の目的は、コンタクト接触面積の電気的
測定を可能にすることにある。 【構成】寸法誤差が無視できる充分に大きな第1、第2
の配線コンタクト部と、これらコンタクト部に比べて小
さい第3の配線コンタクト部を用いて、単位面積当たり
のコンタクト抵抗ro を求め、前記第3の配線コンタク
ト部と同一面積の第4、第5の配線コンタクト部からコ
ンタクト抵抗rC3を求め、前記第3の配線コンタクト部
における配線と導電体の接触面積SC を、SC =ro
C3で求めることを特徴とする

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置のコンタク
ト・ホールの配線の接触面積を電気的に測定するのに適
したコンタクト・ホールの接触面積測定方法に関する。
【0002】
【従来の技術】従来のコンタクト・ホールの評価では、
コンタクト抵抗、即ち、 (1−1)三端子法を用いたコンタクト抵抗の測定 (1−2)コンタクト・チェーンを用いた複数コンタク
ト抵抗の測定や、光学的な寸法測定、即ち、 (2−1)測微計を用いた寸法の測定 (2−2)SEMを用いた寸法の測定 (2−3)KLAを用いた寸法の測定 等があった。
【0003】
【発明が解決しようとする課題】従来方法によるコンタ
クト・ホールの評価では、 (1)三端子法 コンタクト抵抗は得られるが、コンタクト接触面積は得
られない。 (2)コンタクト・チェーン 配線や導体の寄生抵抗を含んだコンタクト・チェーン抵
抗は得られるが、コンタクトの接触面積は得られない。 (3)光学的寸法測定(測微計、SEM、KLA等)
【0004】工程途中でコンタクト開孔寸法は得られる
が、コンタクトを配線で被覆した後の接触面積は得られ
ない。被覆物を剥離すると、コンタクト開孔部は露出
し、測定は可能となるが、剥離工程でコンタクト側面や
底面もエッチングされるため、本来のコンタクト面積に
比べ、誤差が大きくなる。さらに、装置自体には寸法校
正が必要で、校正しなければ寸法誤差が大きくなる。な
ど、接触面積を簡単に測定することはできなかった。そ
こで本発明の目的は、コンタクト接触面積の電気的測定
を可能にすることにある。
【0005】
【課題を解決するための手段と作用】本発明は、寸法誤
差が無視できる充分に大きな第1、第2の配線コンタク
ト部と、これらコンタクト部に比べて小さい第3の配線
コンタクト部を用いて、単位面積当たりのコンタクト抵
抗ro を求め、前記第3の配線コンタクト部と同一面積
の第4、第5の配線コンタクト部からコンタクト抵抗r
C3を求め、前記第3の配線コンタクト部における配線と
導電体の接触面積SC を、 SC =ro /rC3 で求めることを特徴とするコンタクト・ホールの接触面
積測定方法である。
【0006】即ち本発明の構成部は、少なくとも5個の
コンタクト・ホールが、同一平面の導体、あるいは、半
導体の上に配置されて接触し、この導体、あるいは、半
導体(これら両方を含めて導電体と呼ぶ)と、夫々のコ
ンタクト・ホールから独立に引き出される少なくとも1
本の配線とそれぞれの配線につながる、少くとも一つの
電極取り出し口(パッド)から構成される。具体的に
は、図面により後述するが、本発明の概要は、以下の通
りである。
【0007】(イ)寸法誤差が無視できる十分に大きな
コンタクト2個(図1の1と2)と、図1の1と2に比
べて小さいコンタクト(図1の3)を用いて、単位面積
当りのコンタクト抵抗(ro )を求める。 (ロ)上記の十分に小さなコンタクト(図1の3)と同
一面積を持つ2つのコンタクト(図1の3aと3b)か
らコンタクト抵抗(rC3)を求める。 (ハ)小さいコンタクト(図1の3)の接触面積をSC
とすると、(イ)、(ロ)で得られる値を用いて、 SC =ro /rC3 …(a) で求められる。このとき、ro 、rC3の値は、それぞれ
電気的に測定可能な値と、近似的に既知の値となる数値
で表せるものである。
【0008】
【実施例】図1(a)は本発明の一実施例のパターン平
面図、図1(b)は図1(a)のA−A線に沿う断面図
である。これら図において、1〜3、3a,3bは配線
コンタクト部(単にコンタクトという)、
【0009】4はコンタクト1から引き出す配線で、省
略しているが、パッドにつながる。5はコンタクト2か
ら引き出す配線で、省略しているが、パッドにつなが
る。6はコンタクト3から引き出す配線で、省略してい
るが、パッドにつながる。7はコンタクト3aから引き
出す配線で、省略しているが、パッドにつながる。8は
コンタクト3bから引き出す配線で、省略しているが、
パッドにつながる。9はコンタクト1、2、3、3a、
3bと接触する導体(半導体)、10はA−A断面で見
たコンタクト1から引き出す配線で、省略しているが、
パッドにつながる。11はA−A断面で見たコンタクト
2から引き出す配線で、省略しているが、パッドにつな
がる。12はA−A断面で見たコンタクト3から引き出
す配線で、省略しているが、パッドにつながる。13は
層間絶縁膜1(単層と複数の層の積み重ねがあり、いず
れも適用可能)、14は層間絶縁膜2(単層と複数の層
の積み重ねがあり、いずれも適用可能)、X1 はコンタ
クト1のX方向の開孔の狙い値、X2 はコンタクト2の
X方向の開孔の狙い値、X3 はコンタクト3、3a、3
bのX方向の開孔の狙い値、LSAはコンタクト1−3間
の導体、あるいは、半導体のX方向の長さ、WM はコン
タクト1〜3bから引き出す配線の幅、Y1 はコンタク
ト1のY方向の開孔の狙い値、Y2 はコンタクト2のY
方向の開孔の狙い値、Y3 はコンタクト3、3a、3b
のY方向の開孔の狙い値、LSBはコンタクト3−3a、
3−3b間の導体、あるいは、半導体のY方向の長さで
ある。まず図1のコンタクト1、2、3を使い、単位面
積当たりのコンタクト抵抗(ro )を求める。
【0010】図1のコンタクト1、2、3のコンタクト
抵抗をrC1、rC2、rC3、それぞれのコンタクトから引
き出す3本の配線(一般に金属や、合金膜)は、配線の
幅と長さで決まる抵抗値を同じにしてrM 、コンタクト
1と2、コンタクト2と3の間の導体(半導体)は、導
体(半導体)の幅と長さで決まる抵抗値を同じにしてr
SAとする。この回路を等価回路で示したのが図2であ
る。図2の回路(I)の抵抗をR1 とすると、上記のr
C1、rC2、rC3、rM 、rSAを用いて、 R1 =rM +rC1+rSA+rC3+rM 1 =2rM +rSA+rC1+rC3 …(1) となる。次に、図2の回路(II) の抵抗をR2 とする
と、 R2 =2rM +rSA+rC2+rC3 …(2) が得られる。上記「(1)式−(2)式」より、 R1 −R2 =rC1−rC2 …(3) が成立する。(3)式の左辺“R1 、R2 ”は、“それ
ぞれ印加した電圧と、回路中に流れる電流”から求めら
れる。いま、R1 とR2 が、電圧V1 とV2 、電流I1
とI2 から求められたとすると、“オームの法則”によ
り R1 =V1 /I1 2 =V2 /I2 …(4) として求まる。次に、(3)式の右辺“rC1、rC2
は、“単位面積当たりのコンタクト抵抗(ro )と接触
面積(S1F、S2F)”から求められ、 rC1=ro /S1F C2=ro /S2F …(5) で示される値である。
【0011】従って、S1FとS2Fが得られれば、(4)
式、(5)式を(3)式に代入し、まず得たい値、つま
り、単位面積当たりのコンタクト抵抗(ro )が分かる
ことになる。実際に、コンタクト1、2の接触面積S1F
とS2Fを求めることする。
【0012】いまコンタクト1、コンタクト2の面積の
狙い値をS1 、S2 とし、この時のそれぞれの開孔寸法
が、X1 、Y1 、X2 、Y2 であるとするとS1 とS2
の面積は、 S1 =X1 ×Y1 2 =X2 ×Y2 …(6) で表すことができる。さて、コンタクトの接触面積は、
一般にXとY方向片側でΔX、ΔYの誤差(露光、エッ
チング、断面形状等による)を含んだ値となっている。
そのため、狙い値から誤差分を差し引かなければ、接触
面積は得られない。つまり、 S1F=(X1 −ΔX)×(Y1 −ΔY) S1F=X1 ×Y1 ×(1−ΔX/X)×(1−ΔY/Y) (6)式より、S1FはS1 を用いて、 S1F=S1 ×(1−ΔX/X)×(1−ΔY/Y) …(7) 同様に、S2FはS2 を用いて、 S2F=S2 ×(1−ΔX/X)×(1−ΔY/Y) …(8) と表せる。 さて、コンタクト1、2は、その前提条件として、寸法
誤差が無視できる十分に大きなものとしたので、 X1 >>ΔX Y1 >>ΔY が成立する。それ故、近似的には、 ΔX/X=0 ΔY/Y=0 …(9) となる。従って、接触面積S1FとS2Fは(9)式を
(7)式、(8)式に代入して、 S1F=S1 …(10) S2F=S2 (4)式、(5)式、(10)式を(3)式に代入
し、ro を求めると次のようになる。 rC1−rC2=ro /S1 −ro /S2 C1−rC2=ro ×(S2 −S1 )/(S1 ×S2 ) 故に、ro =(R1 −R2 )×S1 ×S2 /(S2 −S1 ) …(b) 次に図1のコンタクト3、3a、3bを使い、コンタク
ト抵抗(rC3)を求める。図1のコンタクト3、3a、
3bのコンタクトは、開孔面積を同じにしているので、
コンタクト抵抗値はrC3とできる。
【0013】またコンタクト3と3aから引き出す2本
の配線は、配線の幅と長さで決まる抵抗値を同じにして
M 、コンタクト3bから引き出す配線は、配線の幅と
長さで決まる抵抗値を、コンタクト3と3aから引き出
す2本の配線に比べ、3倍になるようにしてあるので3
M 、さらにコンタクト3−3a、コンタクト3−3b
の間の導体は、導体の幅と長さで決まる抵抗値を同じに
してrSBとする。この回路を等価回路で示したのが図3
である。
【0014】図3の回路(III)の抵抗をR3 とすると、
上記のrC3、rM 、rSBを用いて、 R3 =2rC3+2rM +RSB …(11) 次に、図3の回路(IV)の抵抗をR4 とすると、同様に
C3、rM 、rSBを用いて、 R4 =2rC3+4rM +2rSB …(12) が得られる。ここで、「(11)式×2−(12)式」
とすると、 2R3 −R4 =2rC3 ∴rC3=R3 −R4 /2 …(13) いま、R3 とR4 が、電圧V3 とV4 、電流I3 とI4
から求められたとすると、“オームの法則”により R3 =V3 /I3 4 =V4 /I4 として求まるので、これを(13)式に代入し、 rC3=(V3 /I3 −V4 /I4 /2) …(c) 次に小さいコンタクトの接触面積(SC )を求める。即
ち前記(b)式と(c)式を(a)式に代入すると、
【0015】
【数1】 が得られる。さて、(d)式の右辺のそれぞれの値は、 (i)S1 、S2 は既知の値 (ii)V1 〜V4 、I1 〜I4 は、電気的に測定可能な
値となっている。 従って、本発明の構造を用いれば、コンタクト接触面積
の電気的測定が可能となる。
【0016】
【発明の効果】本発明によれば、電気的にコンタクト面
積測定が可能なため、次のような効果が得られる。 (A)コンタクトの接触面積が得られる。 (B)ウェーハ工程が終ったあとでも、図示の如き回路
をウェーハにつくっておけば、コンタクト面積は測定可
能となる。 (C)異なる面積のコンタクト抵抗比較からコンタクト
面積を得るため、較正が不要。
【0017】(D)さらに、電気的な測定のため、自動
化が可能で、処理スピードが速い。 (E)特種な光学的測定器ではなく、汎用の電気的測定
器を使うため、装置は廉価。 (F)測定するために、特種な環境は必要とせず、自由
度がある。 (G)微細化に伴う、コンタクト面積の縮小にも追従
し、測定ができる。
【図面の簡単な説明】
【図1】図1は本発明の一実施例の構成図で、(a)は
パターン平面図、(b)は(a)のA−A線に沿う断面
図。
【図2】図1の等価回路図。
【図3】図1の等価回路図。
【符号の説明】
1…コンタクト、 2…コンタクト、 3…コンタクト、 3a…コンタクト、 3b…コンタクト、 4…コンタクト1から引き出す配線、 5…コンタクト2から引き出す配線、 6…コンタクト3から引き出す配線、 7…コンタクト3aから引き出す配線、 8…コンタクト3bから引き出す配線、 9…コンタクト1、2、3、3a、3bと接触する導体
(半導体)、 10…A−A断面で見たコンタクト1から引き出す配
線、 11…A−A断面で見たコンタクト2から引き出す配
線、 12…A−A断面で見たコンタクト3から引き出す配
線、 13…層間絶縁膜1(単層と複数層の積み重ねがあり、
いずれも適用可能)、 14…層間絶縁膜2(単層と複数層の積み重ねがあり、
いずれも適用可能)。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 寸法誤差が無視できる充分に大きな第
    1、第2の配線コンタクト部と、これらコンタクト部に
    比べて小さい第3の配線コンタクト部を用いて、単位面
    積当たりのコンタクト抵抗ro を求め、前記第3の配線
    コンタクト部と同一面積の第4、第5の配線コンタクト
    部からコンタクト抵抗rC3を求め、前記第3の配線コン
    タクト部における配線と導電体の接触面積SC を、 SC =ro /rC3 で求めることを特徴とするコンタクト・ホールの接触面
    積測定方法。
  2. 【請求項2】 前記コンタクト抵抗ro は、第1、第2
    の配線コンタクト部を介した回路の抵抗値及び第2、第
    3の配線コンタクト部を介した回路の抵抗値と、第1、
    第2の配線コンタクト部の面積の狙い値とから求め、前
    記コンタクト抵抗rC3は、第3、第4の配線コンタクト
    部を介した回路の抵抗値及び第3ないし第5の配線コン
    タクト部を介した回路の抵抗値から求める請求項1に記
    載のコンタクト・ホールの接触面積測定方法。
  3. 【請求項3】 前記導電体は導体または半導体からなる
    請求項1または2に記載のコンタクト・ホールの接触面
    積測定方法。
JP1776791A 1991-02-08 1991-02-08 コンタクト・ホールの接触面積測定方法 Withdrawn JPH0541440A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1776791A JPH0541440A (ja) 1991-02-08 1991-02-08 コンタクト・ホールの接触面積測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1776791A JPH0541440A (ja) 1991-02-08 1991-02-08 コンタクト・ホールの接触面積測定方法

Publications (1)

Publication Number Publication Date
JPH0541440A true JPH0541440A (ja) 1993-02-19

Family

ID=11952867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1776791A Withdrawn JPH0541440A (ja) 1991-02-08 1991-02-08 コンタクト・ホールの接触面積測定方法

Country Status (1)

Country Link
JP (1) JPH0541440A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663651A (en) * 1994-10-19 1997-09-02 Nec Corporation Method of separately determining plug resistor and interfacial resistor and test pattern for the same
JP2011049306A (ja) * 2009-08-26 2011-03-10 Honda Motor Co Ltd 接続抵抗値の予測方法
JP2012163348A (ja) * 2011-02-03 2012-08-30 Tokai Rubber Ind Ltd 静電容量型面状センサ
CN112071766A (zh) * 2020-08-25 2020-12-11 上海华力集成电路制造有限公司 接触孔填充缺陷监控方法及其监控系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663651A (en) * 1994-10-19 1997-09-02 Nec Corporation Method of separately determining plug resistor and interfacial resistor and test pattern for the same
JP2011049306A (ja) * 2009-08-26 2011-03-10 Honda Motor Co Ltd 接続抵抗値の予測方法
JP2012163348A (ja) * 2011-02-03 2012-08-30 Tokai Rubber Ind Ltd 静電容量型面状センサ
CN112071766A (zh) * 2020-08-25 2020-12-11 上海华力集成电路制造有限公司 接触孔填充缺陷监控方法及其监控系统

Similar Documents

Publication Publication Date Title
US5667879A (en) TaN/NiFe/TaN anisotropic magnetic sensor element
US6288453B1 (en) Alignment of openings in semiconductor fabrication
US6066561A (en) Apparatus and method for electrical determination of delamination at one or more interfaces within a semiconductor wafer
JP2718380B2 (ja) 半導体装置の電気特性検査パターン及び検査方法
US4751458A (en) Test pads for integrated circuit chips
JPH0927529A (ja) 位置合わせ検出用半導体装置
US7614147B2 (en) Method of creating contour structures to highlight inspection region
JPH0541440A (ja) コンタクト・ホールの接触面積測定方法
JPH0714904A (ja) 集積回路における誘電層の平坦性測定方法及び回路
JP3177971B2 (ja) 抵抗素子を有する半導体装置
JP3779307B2 (ja) 抵抗不良評価装置、抵抗不良評価方法及び抵抗不良評価装置の製造方法
CN108831843B (zh) 漏电测试方法
JP3246547B2 (ja) 欠陥検出機能を有する半導体装置
KR20050085106A (ko) 금속층 위의 캡 형성
WO2023019657A1 (zh) 半导体结构及其制造方法
JP3167596B2 (ja) 半導体素子評価試験用模擬配線パターン及びそれを用いた評価試験方法
JPH0766263A (ja) 多層金属配線の接触抵抗測定方法並びに半導体装置及び半導体ウェハ
JP4306983B2 (ja) コンタクト抵抗検査用素子
JP2825046B2 (ja) 特性測定用素子
JP2965723B2 (ja) 評価パターン
US6372626B1 (en) Method of reducing step heights in integrated circuits by using dummy conductive lines, and integrated circuits fabricated thereby
KR0172785B1 (ko) 반도체 접속장치 및 그 제조방법
CN110752166A (zh) 一种空气桥监控结构及其制作方法
JPH0435907B2 (ja)
JPH02199849A (ja) 集積回路装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514