JPH0714904A - 集積回路における誘電層の平坦性測定方法及び回路 - Google Patents

集積回路における誘電層の平坦性測定方法及び回路

Info

Publication number
JPH0714904A
JPH0714904A JP5175575A JP17557593A JPH0714904A JP H0714904 A JPH0714904 A JP H0714904A JP 5175575 A JP5175575 A JP 5175575A JP 17557593 A JP17557593 A JP 17557593A JP H0714904 A JPH0714904 A JP H0714904A
Authority
JP
Japan
Prior art keywords
conductive film
integrated circuit
dielectric layer
measurement
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5175575A
Other languages
English (en)
Inventor
Aldo Losavio
アルド・ロサヴィオ
Giuseppe Crisenza
ジュゼッペ・クリセンツァ
Giorgio Desanti
ジョルジョ・デサンティ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGS THOMSON MICROELECTRONICS
STMicroelectronics SRL
Original Assignee
SGS THOMSON MICROELECTRONICS
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS THOMSON MICROELECTRONICS, SGS Thomson Microelectronics SRL filed Critical SGS THOMSON MICROELECTRONICS
Publication of JPH0714904A publication Critical patent/JPH0714904A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/30—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring roughness or irregularity of surfaces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/34—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring roughness or irregularity of surfaces
    • G01B7/345—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring roughness or irregularity of surfaces for measuring evenness

Abstract

(57)【要約】 【目的】 集積回路における誘電層の平坦性の程度を測
定する方法及び回路を提供する。 【構成】 平坦性を測定する誘電層の上に、導電性フィ
ルムの所定の測定経路６を配置して、その抵抗値を基準
経路７との比較において測定する。その際に、測定経路
６の抵抗値は表面が最も平坦である場合に最小となるこ
とを利用する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、その第１の側面におい
ては集積回路における誘電層の平坦性の程度を測定する
方法に関し、その第２の側面においてはその方法を実行
する手段を含む集積回路に関する。
【０００２】
【従来の技術】集積回路の製造においては、多結晶シリ
コンの様々の形状の中間層が半導体基板上に配置され、
次に誘電層によって被覆される。これらは共に、従来型
のフォトリソグラフィ技術を用いて実行される。この中
間層は不連続であるので、誘電層のオーバレイは完全に
平坦ではない表面を呈するのが通常である。
【０００３】フォトリソグラフィ処理によって形成され
るデバイス構造が更に小型の微小なサイズに向かう傾向
からすると、誘電層の平坦性は、順次形成される諸構造
のリソグラフィ的な画定に関して格別の重要性を有して
いる。
【０００４】関連する幾何学的な量が極端に小さいこと
に起因して、平坦性の程度を測定するに際してより一般
的に用いられる技術は、表面の断面の電子走査顕微鏡下
の観測に基づくものになり、すなわち、当該集積回路を
切断し破壊することが必要となる。結果的に、この周知
の技術はサンプリングについてしか適用できず、実際に
は、製品の平均的な品質だけをモニタする方法を提供す
る。
【０００５】
【発明の概要】本発明の原理に従って、集積回路の誘電
層の平坦性の測定を可能にする非破壊的な方法及び構造
が提供される。
【０００６】本発明は、１つの実施例において、集積回
路における誘電層の平坦性の程度を測定する方法であっ
て、平坦性を測定すべき誘電層上に、導電性フィルムの
所定の測定経路を配置するステップと、前記測定経路の
電気抵抗値を測定するステップと、を有することを特徴
とする方法を提供する。
【０００７】測定経路の抵抗値は、その配置表面が完全
に平坦である場合に最小になり、表面が完全な平坦面か
ら逸脱するにしたがって増加する。
【０００８】これは、当該経路によって隠される表面が
不規則であれば、それだけ、この導電性フィルムの長さ
が長くなることに起因し、これは、周知のように、そこ
を流れる電流に対してある物質が有する抵抗値は、抵抗
率と断面積とが与えられれば、当該物質の長さに正比例
するからであると考えられる。
【０００９】好ましくは、１つの実施例では、測定経路
の抵抗値は、当該測定経路と同等なしかし完全に平坦な
表面上に配置された基準経路の電気抵抗値との比較にお
いて測定される。
【００１０】実際には、抵抗値の単独の（絶対的な）測
定は、誤差によって容易に左右され得るので、比較によ
る方法が、この実施例によれば、確実に、より有用かつ
正確である。
【００１１】別の実施例によれば、抵抗値の差を最も正
確に得るためには、比較を当該測定経路と３つの基準経
路から成るホイートストーンブリッジ回路上で行うこと
が好ましい。この回路は、電気抵抗を測定する際の非常
に高い精度によってよく知られている。
【００１２】また、測定精度を最大にするためには、こ
こで説明する様々な実施例において、測定及び基準経路
を、同じ集積回路上であって、前者は平坦性を測定され
る部分上に、後者は完全に平坦な部分上に、形成する。
【００１３】このようにして、測定経路と基準経路とが
共に、同一の条件で同一の装置上に形成され、よって、
平坦性とは無関係の両経路の構造的な差異から生じる抵
抗値の差の可能性を最小化する。
【００１４】本発明の更に別の実施例によれば、集積回
路は、連続的な半導体基板と、この基板の一部分の上に
配置された不連続的な中間層（典型的には多結晶シリコ
ン）と、基板と不連続的中間層との上に配置された誘電
層とから成り、誘電層は平坦性を検査される表面を有し
ており、不連続的中間層を有する部分の位置において誘
電層の表面にわたって配置された導電性フィルムの測定
経路を備えていることを特徴とする。
【００１５】そのような集積回路は、上述の方法を実行
するのに十分な構造を含む。
【００１６】好ましくは、別の実施例によれば、回路
は、測定経路と同一で集積回路の完全に平坦な部分にわ
たって配置された導電性フィルムの基準経路を含む。
【００１７】更に別の実施例によれば、この回路は、相
互に電気的に接続されてホイートストーンブリッジ回路
を形成する測定回路と３つの基準回路とを含む。
【００１８】便宜のために、３つの基準経路は、集積回
路の周辺部分に形成される。
【００１９】本発明に係る方法と集積回路との更なる特
徴と長所は、以下の好適実施例の詳細な説明を、添付の
図面と共に読むことによって、より明確になろう。
【００２０】
【実施例】図面、特に図１及び図４では、集積回路の連
続的な半導体基板１が示されている。集積回路の部分２
では、たとえば多結晶シリコンの不連続的な中間層３が
基板１の上に配置されている。
【００２１】部分４では、基板１は不連続的な中間的な
オーバレイを有しておらず、この場合は、完全に平坦で
ある。理解されるように、完全に平坦、という語は相対
的であって、平坦性の測定にとって標準的であるとして
用いられる、ほぼ平らな表面を含む。その平坦性におい
て実際に完全である表面だけに限定されない。
【００２２】１つの実施例では、部分４はチップの周辺
領域上にあり、部分２からは離間されている可能性があ
る。たとえば、それらは、ボンディング・パッドに隣接
し得るし、ボンディング・パッド自体でも有り得るし、
集積回路の周辺領域の何らかの重要度の低い位置にある
可能性もある。また、部分４は、集積回路の外のウエフ
ァ上、たとえばスクライブ・ラインにある可能性もあ
る。また更に、部分４は、集積半導体回路上の部分１に
隣接している可能性もある。
【００２３】特に図２及び図５に示される集積回路の次
の製作ステップの過程で、誘電被覆層５が加えられる。
不連続的な中間層が提供された部分２では、誘電層５の
表面は完全には平坦ではなく、被覆の下にある層３の走
向に従った波形の起伏を示している。これに対して、部
分４では、誘電層５の表面は完全に平坦であり、これ
は、この誘電層５が配置されている表面が完全に平坦だ
からである。
【００２４】金属製の導電性フィルムが誘電層５の上に
配置され、測定経路６と３つの基準経路７とになる様子
を図３、図６、図７に示す。この４つの経路は相互に同
一であり、好ましくは曲折したパターンをなし、よっ
て、最小の可能な面積内に可能な限り長い経路を集結さ
せる。
【００２５】測定経路６は集積回路の部分２に配置さ
れ、これに対して、基準回路７は部分４に配置される。
好ましくは、測定経路６は、その個々の直線部分が不連
続的中間層３の任意の実質的直線部分に実質的に垂直に
向くように設けられる。
【００２６】電気的接続部分は、経路６、７と同じ金属
製フィルムから形成され、集合的に９で表されている
が、経路自体と４つの端子１０ａ、１０ｂ、１０ｃ、１
０ｄとに接続される。
【００２７】図７に示される回路は、その全体を（部分
２、４）、集積回路の周辺領域やウエファ上のスクライ
ブ・ラインに置くことが可能であり、又は、望むなら
ば、すべての部分２、４が相互に隣接するような他の適
切な位置に置くことも可能である。
【００２８】誘電層５の表面が完全に平坦である箇所
は、経路の電気抵抗値が所定の値を示し、他方で表面が
平坦でない箇所では経路の電気抵抗値は、表面の完全な
平坦からのずれが大きければ大きいほど、高くなる。要
約すれば、測定経路６の抵抗値ＲＭは、基準経路７の抵
抗値ＲＣよりも高く、表面の平坦性の程度は抵抗値ＲＭ
の値から理解される。
【００２９】別の実施例によれば、抵抗値ＲＭの値を見
つけるために、測定経路６と、３つの基準経路７と、接
続部９と、端子１０とが、すべて配置されてホイートス
トーンブリッジ回路を形成する。
【００３０】この回路は周知の電気的技術であり、測定
経路６の抵抗値ＲＭと基準経路７の抵抗値ＲＣとの差を
非常に正確に得ることを可能にする。特に、電圧ＶABが
端子１０ａ、１０ｂに印加された場合には、端子１０
ｃ、１０ｄの両端で測定される電圧ＶCDは、次の関係式
によって得られる。すなわち、
【数１】 ＶCD＝ＶAB［１／２−ＲＣ／（ＲＣ＋
ＲＭ）］ この式を変形すると、測定経路６に対する抵抗値が次の
関係式で与えられることを示し得る。すなわち、
【数２】 ＲＭ＝ＲＣ［（ＶAB＋２ＶCD）／（ＶAB−２
ＶCD）］ このようにして得られた抵抗値は、次に、平坦性の程度
を示す予め定められた尺度と比較することによってチェ
ックされる。この尺度は経験的に確立することができ
る。測定経路６のむしろ正確に同等の抵抗値を計測する
とか、その抵抗値を１つあるいは複数の基準経路７の抵
抗値と比較するなどの任意の技術もまた用いることがで
きる。
【００３１】本発明を具体化する集積回路には、本来的
に、非破壊的に誘電層の平坦性の程度を測定する手段が
備わっていることは容易に明らかであろう。この手段
は、本発明の以下の方法によって用いられる。
【００３２】理解し得るように、測定経路６の下の層の
数は、当該半導体製造方法のステップないし構造又は平
坦性測定が実行される回路に依存して１つから多数まで
変動し得る。
【００３３】上述の例では典型的な集積回路を示した
が、当業者は、本発明の原理が複雑な集積回路にも同様
に適用できることを理解するであろう。複雑な集積回路
は、酸化物層や多結晶シリコン層等の複数の物質の中間
層から成っている。これら中間層は成長、配置、エッチ
ングなどを経て、あるいは、平坦な基板１上に複雑なパ
ターン処理がなされる。誘電層５は、基板１上の複数の
中間層を被覆し得る。
【００３４】特に、この平坦性程度測定方法は、容易
に、どの集積回路も経験する標準的な一連の電気的テス
トに組み込むことができる。図７の回路にパワーを提供
する適切な電気的プローブを用いて、そこに記載されて
いる電圧を提供することが可能である。
【図面の簡単な説明】
【図１】不連続な中間層が配置された、集積回路の１部
分の断面を示す。
【図２】図１と同じ回路部分の断面図であって、誘電層
が配置されている。
【図３】図２と同じ回路部分の断面図であって、測定経
路が配置されている。
【図４】基板上に不連続中間層を有していない集積回路
の１部分の断面図である。
【図５】図４と同じ回路部分の断面図であって、誘電層
が配置されている。
【図６】図５と同じ回路部分の断面図であって、基準経
路が配置されている。
【図７】測定経路及び基準経路の概要を示す平面図であ
る。
【図８】測定経路及び基準経路の回路図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジュゼッペ・クリセンツァ イタリア国 イ−20056 ミラノ，トレッ ツォ・ダッダ，ヴィア 11 フェブライオ ７／エッフェ (72)発明者 ジョルジョ・デサンティ イタリア国 イ−20124 ミラノ，ヴィ ア・マウロ・マッキ 81

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 集積回路における誘電層の平坦性の程度
    を測定する方法であって、 平坦性を測定すべき誘電層上に、導電性フィルムの所定
    の測定経路を配置するステップと、 前記測定経路の電気抵抗値を測定するステップと、 を有することを特徴とする方法。
  2. 【請求項２】 請求項１記載の方法であって、前記測定
    経路の電気抵抗値が、前記測定経路と同等なしかし完全
    に平坦な表面上に配置された基準経路の電気抵抗値に対
    して測定される方法。
  3. 【請求項３】 請求項２記載の方法であって、前記比較
    測定が、前記測定経路と３つの同一の基準経路とから成
    るホイートストーンブリッジ回路上でなされる方法。
  4. 【請求項４】 請求項３記載の方法であって、前記測定
    及び基準経路は同じ集積回路上に、前者は平坦性を測定
    される部分上に、後者は完全に平坦な部分上に、形成さ
    れる方法。
  5. 【請求項５】 請求項４記載の方法であって、前記基準
    経路がその上に配置された前記完全に平坦な部分は前記
    集積回路の周辺部分である方法。
  6. 【請求項６】 連続的基板と、該基板の一部分上に配置
    された不連続的な中間層と、前記基板と前記不連続的な
    中間層との上に配置された誘電層とを備え、該誘電層は
    平坦性を検査される表面を有している集積回路であっ
    て、前記不連続的中間層を有する部分の位置において前
    記誘電層の前記表面を横断して配置された導電性フィル
    ムの測定経路を備えていることを特徴とする集積回路。
  7. 【請求項７】 請求項６記載の集積回路であって、前記
    測定経路と同一であり前記集積回路の完全に平坦な部分
    上に配置された導電性フィルムの基準経路を含む集積回
    路。
  8. 【請求項８】 請求項７記載の集積回路であって、相互
    に接続されてホイートストーンブリッジ回路を構成する
    前記測定回路と３つの前記基準回路とを含む集積回路。
  9. 【請求項９】 請求項８記載の集積回路であって、前記
    ３つの基準経路が該集積回路の周辺部分に形成された集
    積回路。
  10. 【請求項１０】 集積回路であって、 基板と、 前記基板の表面をオーバレイする層と、 前記層と前記基板とをオーバレイする誘電層と、 前記誘電層上に配置され、前記誘電被覆層の平坦性の測
    定を許容する測定導電性フィルムと、 前記測定導電性フィルムの抵抗値を測定することによっ
    て、前記誘電層の平坦性を判断する手段と、 を備える集積回路。
  11. 【請求項１１】 請求項１０記載の集積回路であって、
    前記誘電層の平坦性を判断する前記手段が誘電層上に配
    置された基準導電性フィルムを含む集積回路。
  12. 【請求項１２】 請求項１１記載の集積回路であって、
    前記誘電層の平坦性を判断する前記手段が、前記測定さ
    れた導電性フィルムの抵抗値と前記基準導電性フィルム
    との比較を実行する手段を含む集積回路。
  13. 【請求項１３】 請求項１１記載の集積回路であって、
    前記導電性フィルムの一部分が前記平坦な基板上に基準
    部分として配置されており、前記基準部分は実質的に同
    一な基準抵抗値をそれぞれ有する複数の導電性フィルム
    部分を有し、前記比較は、前記複数の基準抵抗値を、前
    記層の上に配置された前記誘電層上に配置された前記測
    定導電性フィルムの抵抗値と比較することによって実行
    される集積回路。
  14. 【請求項１４】 請求項１３記載の集積回路であって、
    前記複数の導電性フィルム部分が３つの導電性フィルム
    部分から成り、前記比較が、前記３つの基準部分と、前
    記層の上に配置された前記誘電性被覆層の上に配置され
    た前記測定導電性フィルムの抵抗値とを用いてホイート
    ストーンブリッジによって実行される集積回路。
  15. 【請求項１５】 集積回路であって、 基板と、 前記基板の表面をオーバレイする層と、 前記層と前記基板とをオーバレイする誘電層と、 前記誘電層の測定部分上に配置されており、前記測定部
    分が前記層をオーバレイしている測定導電性フィルム・
    ストリップと、 前記誘電層の基準部分上に配置されており、前記基準部
    分が前記基板をオーバレイしている基準導電性フィルム
    ・ストリップと、 前記測定導電性フィルムと基準導電性フィルムとにそれ
    ぞれ電気的に接続された電極端子であって、前記測定導
    電性フィルム・ストリップと前記基準導電性フィルム・
    ストリップとの抵抗値をそれぞれ測定する抵抗値測定デ
    バイスが接触するように適応されており、前記測定導電
    性フィルムと前記基準導電性フィルムとの抵抗値の差が
    測定された導電性フィルムの平坦性の測定である電極端
    子と、 を備える集積回路。
  16. 【請求項１６】 請求項１５記載の集積回路であって、
    前記基準導電性フィルム・ストリップが前記測定導電性
    フィルム・ストリップに隣接して位置付けられ、３つの
    電極端子が提供されて、１つの電極端子は前記測定導電
    性フィルム・ストリップと前記基準導電性フィルム・ス
    トリップとに共通に電気的に接続されており、残りの２
    つの電極端子は前記測定導電性フィルム・ストリップと
    前記基準導電性フィルム・ストリップとの別の端部にそ
    れぞれ電気的に接続されている集積回路。
  17. 【請求項１７】 請求項１５記載の集積回路であって、
    前記基準導電性フィルムが第１、第２、第３の基準部分
    を含み、前記第１の基準部分は前記測定導電性フィルム
    の第１の端部に電気的に結合しておりそこに電気的に接
    続された１つの電極端子を有し、前記第２の基準部分は
    前記測定導電性フィルムの第２の端部に電気的に結合し
    ておりそこに電気的に接続された別の電極端子を有し、
    前記第３の基準部分は前記第１の基準部分と前記第２の
    基準部分とに電気的に結合しており前記第１及び第３の
    基準部分と前記第２及び第３の基準部分との間にそれぞ
    れ電気的に接続された電極端子を有している集積回路。
  18. 【請求項１８】 請求項１５記載の集積回路であって、
    前記電極端子と前記測定導電性ストリップと前記基準導
    電性ストリップとのすべてが、前記基板の異なる領域上
    に延長する同一の一体的な導電性ストリップから形成さ
    れる集積回路。
  19. 【請求項１９】 請求項１５記載の集積回路であって、
    前記電極端子が、パワーを提供して前記測定導電性スト
    リップと前記基準導電性ストリップとの抵抗値を測定す
    るように設けられた外部プローブが接触するように位置
    付けられ電気的に露出した平坦な金属製パッドである集
    積回路。
  20. 【請求項２０】 基板を有する集積回路における平坦性
    の程度を測定する方法であって、 （ａ）前記基板の表面をオーバレイする第１の中間層を
    配置するステップと、 （ｂ）前記第１の層と前記基板とを被覆する誘電層を配
    置するステップであって、前記第３の基準部分が前記第
    １及び第２の基準部分への対応する第２の端部へのその
    第１及び第２の端部において結合しておりそこに電気的
    に接続した電極端子を有しているステップと、 （ｃ）前記誘電層上に導電性フィルムを配置するステッ
    プと、 （ｄ）前記導電性フィルムの電気抵抗値を測定するステ
    ップと、 （ｅ）前記電気抵抗値に基づいて前記誘電層の平坦性の
    程度を判断するステップと、 から成る方法。
  21. 【請求項２１】 請求項２０記載の方法であって、前記
    導電性フィルムの部分が、基準部分として、前記平坦な
    基板上の配置された誘電層被覆であって、更に、 （ｆ）前記基準部分の抵抗値を、前記第１の層を被覆す
    る前記誘電層上に配置された前記導電性フィルムの抵抗
    値と比較し、該比較が前記誘電層の平坦性の程度を指示
    するステップ、 を含む方法。
  22. 【請求項２２】 請求項２１記載の方法であって、前記
    基準部分が、それぞれが実質的に同一な基準抵抗値を有
    する複数の導電性フィルム部分を含み、前記比較ステッ
    プ（ｆ）が、前記複数の基準抵抗値を前記第１の層上に
    配置された前記誘電層上に配置された前記導電性フィル
    ムの抵抗値と比較することによって実行される方法。
  23. 【請求項２３】 請求項２２記載の方法であって、前記
    複数の導電性フィルム部分が３つの導電性フィルム部分
    から成り、前記比較が、前記３つの基準部分と、前記第
    １の層の上に配置された前記誘電性被覆層の上に配置さ
    れた前記導電性フィルムの抵抗値とを用いてホイートス
    トーンブリッジによって実行される方法。
  24. 【請求項２４】 請求項２０記載の方法であって、複数
    の導電性フィルム部分が、複数の基準部分として前記平
    坦な基板を被覆する前記誘電層上に配置されており、更
    に、 （ｆ）前記基準部分の抵抗値を、第１の層を被覆する前
    記誘電層上に配置された前記導電性フィルムの抵抗値と
    比較し、該比較が前記誘電層の平坦性の程度を指示する
    ステップ、 を含む方法。
JP5175575A 1992-07-15 1993-07-15 集積回路における誘電層の平坦性測定方法及び回路 Pending JPH0714904A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP92830382A EP0578899B1 (en) 1992-07-15 1992-07-15 Process for measuring the planarity degree of a dielectric layer in an integrated circuit and integrated circuit including means for performing said process
IT92830382:5 1992-07-15

Publications (1)

Publication Number Publication Date
JPH0714904A true JPH0714904A (ja) 1995-01-17

Family

ID=8212139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5175575A Pending JPH0714904A (ja) 1992-07-15 1993-07-15 集積回路における誘電層の平坦性測定方法及び回路

Country Status (4)

Country Link
US (1) US5543633A (ja)
EP (1) EP0578899B1 (ja)
JP (1) JPH0714904A (ja)
DE (1) DE69216223T2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107048A (ja) * 1995-03-30 1997-04-22 Mitsubishi Electric Corp 半導体パッケージ
JPH09129695A (ja) * 1995-10-30 1997-05-16 Mitsubishi Electric Corp 誘電体膜評価用テスト構造
US6054720A (en) * 1997-11-06 2000-04-25 International Business Machines Corporation Apparatus and method for evaluating the surface insulation resistance of electronic assembly manufacture
US5952674A (en) * 1998-03-18 1999-09-14 International Business Machines Corporation Topography monitor
US6384466B1 (en) * 1998-08-27 2002-05-07 Micron Technology, Inc. Multi-layer dielectric and method of forming same
US6684520B1 (en) 2000-02-25 2004-02-03 Xilinx, Inc. Mask-alignment detection circuit in x and y directions
US6393714B1 (en) 2000-02-25 2002-05-28 Xilinx, Inc. Resistor arrays for mask-alignment detection
US6563320B1 (en) * 2000-02-25 2003-05-13 Xilinx, Inc. Mask alignment structure for IC layers
US6305095B1 (en) 2000-02-25 2001-10-23 Xilinx, Inc. Methods and circuits for mask-alignment detection
US6621280B1 (en) * 2000-06-27 2003-09-16 Agere Systems Inc. Method of testing an integrated circuit
AU2003283692A1 (en) * 2002-12-13 2004-07-09 Koninklijke Philips Electronics N.V. Resistor structures to electrically measure unidirectional misalignment of stitched masks
CN101814453B (zh) * 2010-04-08 2012-03-21 复旦大学 一种用于硅通孔互连中的硅片对准方法
CN117146764B (zh) * 2023-10-27 2024-01-05 江苏优创红外科技有限公司 一种光学镜片表面平整度检测设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3974443A (en) * 1975-01-02 1976-08-10 International Business Machines Corporation Conductive line width and resistivity measuring system
US4331035A (en) * 1979-11-13 1982-05-25 Gould Inc. Geometric balance adjustment of thin film strain gage sensors
JPS5744807A (en) * 1980-08-29 1982-03-13 Hitachi Ltd Flatness measuring apparatus
US4918377A (en) * 1988-12-05 1990-04-17 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Integrated circuit reliability testing
US5081421A (en) * 1990-05-01 1992-01-14 At&T Bell Laboratories In situ monitoring technique and apparatus for chemical/mechanical planarization endpoint detection
DE69034137D1 (de) * 1990-10-01 2004-06-03 St Microelectronics Srl Herstellung von Kontaktanschlüssen bei der alles überdeckenden CVD-Abscheidung und Rückätzen
JPH04261023A (ja) * 1991-01-21 1992-09-17 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
DE69216223T2 (de) 1997-07-10
EP0578899A1 (en) 1994-01-19
US5543633A (en) 1996-08-06
EP0578899B1 (en) 1996-12-27
DE69216223D1 (de) 1997-02-06

Similar Documents

Publication Publication Date Title
US8278935B2 (en) Probe resistance measurement method and semiconductor device with pads for probe resistance measurement
US4918377A (en) Integrated circuit reliability testing
JPH0714904A (ja) 集積回路における誘電層の平坦性測定方法及び回路
US6288453B1 (en) Alignment of openings in semiconductor fabrication
US7550303B2 (en) Systems and methods for overlay shift determination
JP2000294730A (ja) システムｌｓｉチップ及びその製造方法
US6462565B1 (en) Measuring pattern for measuring width of wire in semiconductor device
US6150669A (en) Combination test structures for in-situ measurements during fabrication of semiconductor devices
US6429667B1 (en) Electrically testable process window monitor for lithographic processing
JPH0927529A (ja) 位置合わせ検出用半導体装置
US6762434B2 (en) Electrical print resolution test die
JPH04199651A (ja) 半導体装置およびその製造方法
US4990218A (en) Method of testing conductor film quality
JP2007526497A (ja) 被接合マスク同士の不整合を測定するためのオフセット依存性抵抗器
JPH0661474A (ja) 特性測定用素子
JP3716522B2 (ja) 位置合わせ精度検出装置
JP3712496B2 (ja) 半導体装置の接続孔の抵抗値モニタパターン
JP2890682B2 (ja) 半導体装置
JPH05157780A (ja) 抵抗素子プロセスモニター装置
JPS618939A (ja) 半導体装置
JPH0766263A (ja) 多層金属配線の接触抵抗測定方法並びに半導体装置及び半導体ウェハ
US20030102474A1 (en) Semiconductor device for detecting gate defects
JPH04324951A (ja) 半導体装置
JPH07302824A (ja) パターン層の位置測定方法並びにテストパターン層及びその形成方法
JPH0262947B2 (ja)