JP2890682B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2890682B2 JP2890682B2 JP15014190A JP15014190A JP2890682B2 JP 2890682 B2 JP2890682 B2 JP 2890682B2 JP 15014190 A JP15014190 A JP 15014190A JP 15014190 A JP15014190 A JP 15014190A JP 2890682 B2 JP2890682 B2 JP 2890682B2
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- resistor
- resistance
- circuit
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置、特に集積回路の製造におい
て、回路中に使用されるトランジスタ、抵抗器などの素
子単体の電気的特性を試験するための試験用回路の構造
及び配置に関する。
て、回路中に使用されるトランジスタ、抵抗器などの素
子単体の電気的特性を試験するための試験用回路の構造
及び配置に関する。
集積回路上には種々の素子が集積されているが、その
中には、基板上の不純物拡散層や各種の配線層、さらに
拡散層と配線層あるいは異なる二つの配線層同士を接触
させるために設けられた層間絶縁膜上の穴、即ちコンタ
クトホールなど、単独の抵抗値を評価する必要のあるも
のが多く含まれる。これらの抵抗値を直接評価するため
には、集積回路と同一の半導体基板上に単独の素子特性
の試験用の回路を設置することが一般的である。
中には、基板上の不純物拡散層や各種の配線層、さらに
拡散層と配線層あるいは異なる二つの配線層同士を接触
させるために設けられた層間絶縁膜上の穴、即ちコンタ
クトホールなど、単独の抵抗値を評価する必要のあるも
のが多く含まれる。これらの抵抗値を直接評価するため
には、集積回路と同一の半導体基板上に単独の素子特性
の試験用の回路を設置することが一般的である。
試作品評価だけでなく量産品の品質管理にも不可欠な
これら試験用抵抗器は、集積回路本体の高集積化の妨げ
にならないよう、また数の限られた探針を使って可能な
限り効率的に測定作業を行えるよう、第２図に例示した
ように、複数の素子を並べて測定用電極１の一部を共通
化して（1c）設置することが多い。
これら試験用抵抗器は、集積回路本体の高集積化の妨げ
にならないよう、また数の限られた探針を使って可能な
限り効率的に測定作業を行えるよう、第２図に例示した
ように、複数の素子を並べて測定用電極１の一部を共通
化して（1c）設置することが多い。
しかし、従来の技術によって第２図のような試験用回
路を構成した場合、配線金属層間のコンタクトホール連
鎖２のように抵抗値が比較的低い抵抗器を測定する際
に、測定用探針と電極１の間の接触抵抗が無視できない
外乱要因となり、測定結果の精度を損なうという問題が
生ずる。
路を構成した場合、配線金属層間のコンタクトホール連
鎖２のように抵抗値が比較的低い抵抗器を測定する際
に、測定用探針と電極１の間の接触抵抗が無視できない
外乱要因となり、測定結果の精度を損なうという問題が
生ずる。
第３図のように抵抗器の両端に二つずつの電極1a,1b
を接続し、両1b間に一定の電流を流して1a間の電圧を測
定する、所謂四端子抵抗測定法を用いるようにすれば、
電圧計に電流は流れないので、電極１αにおける接触抵
抗による電圧降下はゼロとなり、前記の探針−電極間の
接触抵抗による測定精度の低下を防ぐことができるが、
ひとつの抵抗器に専用の四つの電極と探針が必要にな
り、占有面積の増大と測定作業の効率の低下を招く結果
となる。
を接続し、両1b間に一定の電流を流して1a間の電圧を測
定する、所謂四端子抵抗測定法を用いるようにすれば、
電圧計に電流は流れないので、電極１αにおける接触抵
抗による電圧降下はゼロとなり、前記の探針−電極間の
接触抵抗による測定精度の低下を防ぐことができるが、
ひとつの抵抗器に専用の四つの電極と探針が必要にな
り、占有面積の増大と測定作業の効率の低下を招く結果
となる。
本発明は、このような従来の半導体集積回路の試験用
回路が持つ寄生接触抵抗による測定精度劣化、あるいは
それを避けようとした時に生ずる占有面積の増大と測定
作業効率の低下の問題を解決するもので、その目的とす
るところは、半導体集積回路の試験用回路評価データの
精度の向上を、占有面積の増大や作業効率の低下無しに
提供するところにある。
回路が持つ寄生接触抵抗による測定精度劣化、あるいは
それを避けようとした時に生ずる占有面積の増大と測定
作業効率の低下の問題を解決するもので、その目的とす
るところは、半導体集積回路の試験用回路評価データの
精度の向上を、占有面積の増大や作業効率の低下無しに
提供するところにある。
本発明の半導体装置は、半導体基板表面に抵抗素子特
性試験のための試験用回路と、試験用回路を測定する際
の探針を受けるための測定用電極とを有する半導体装置
において、３個以上の試験用抵抗器が、１個以上の測定
用電極を各々の間に挾んで直列に接続されていることを
特徴とする。
性試験のための試験用回路と、試験用回路を測定する際
の探針を受けるための測定用電極とを有する半導体装置
において、３個以上の試験用抵抗器が、１個以上の測定
用電極を各々の間に挾んで直列に接続されていることを
特徴とする。
本発明の上記の構成によれば、前記試験用回路を構成
する直列に接続されていた３個以上の抵抗器のうち、比
較的抵抗値の低い抵抗器を回路中央に配置することによ
って、残りの抵抗器との間に挾まれた二つの電極を電圧
測定用電極とし、他の抵抗器を介して定電流を流すこと
で、前述の四端子抵抗測定法を用いて寄生接触抵抗を含
まない精度のよい抵抗測定が可能となる。
する直列に接続されていた３個以上の抵抗器のうち、比
較的抵抗値の低い抵抗器を回路中央に配置することによ
って、残りの抵抗器との間に挾まれた二つの電極を電圧
測定用電極とし、他の抵抗器を介して定電流を流すこと
で、前述の四端子抵抗測定法を用いて寄生接触抵抗を含
まない精度のよい抵抗測定が可能となる。
言うまでもなく、定電流を流すために流用した隣接す
る抵抗器の抵抗値は、電圧測定用電極の外側なので、測
定値には何ら影響しない。また、定電流を流すために使
用した二つの電極は、そのまま他の抵抗器を測定するた
めに使用できるので、前記の中央に配置した比較的抵抗
値の低い抵抗器に占有されるのでなく、その占有面積は
二端子抵抗測定法と同等であり、さらに、一度の探針作
業で測定可能な抵抗器の数も二端子抵抗測定法と同等で
ある。
る抵抗器の抵抗値は、電圧測定用電極の外側なので、測
定値には何ら影響しない。また、定電流を流すために使
用した二つの電極は、そのまま他の抵抗器を測定するた
めに使用できるので、前記の中央に配置した比較的抵抗
値の低い抵抗器に占有されるのでなく、その占有面積は
二端子抵抗測定法と同等であり、さらに、一度の探針作
業で測定可能な抵抗器の数も二端子抵抗測定法と同等で
ある。
第１図は、本発明の実施例における半導体装置の試験
用回路の配置を示す平面図であって、拡散層抵抗器、配
線金属間コンタクトホール連鎖抵抗、ポリシリコン抵抗
器の例を示す。
用回路の配置を示す平面図であって、拡散層抵抗器、配
線金属間コンタクトホール連鎖抵抗、ポリシリコン抵抗
器の例を示す。
1a及び1bは測定用電極、２は配線金属間コンタクトホ
ール連鎖抵抗、３は拡散層抵抗器、４はポリシリコン抵
抗器を表す。
ール連鎖抵抗、３は拡散層抵抗器、４はポリシリコン抵
抗器を表す。
拡散層抵抗器３とポリシリコン抵抗器４は、通常、抵
抗値が探針と電極間の接触抵抗の100倍以上あるので、
それぞれの抵抗器の両端に隣接する二つずつの電極を用
いて普通の二端子測定を行っても、接触抵抗に起因する
精度低下は１％未満であるため問題無い。しかし、配線
金属間コンタクトホール連鎖抵抗２は、100個以上直列
に連鎖するように配置しても、せいぜい接触抵抗の十数
倍程度にしかならず、二端子測定法では精度が著しく低
い。
抗値が探針と電極間の接触抵抗の100倍以上あるので、
それぞれの抵抗器の両端に隣接する二つずつの電極を用
いて普通の二端子測定を行っても、接触抵抗に起因する
精度低下は１％未満であるため問題無い。しかし、配線
金属間コンタクトホール連鎖抵抗２は、100個以上直列
に連鎖するように配置しても、せいぜい接触抵抗の十数
倍程度にしかならず、二端子測定法では精度が著しく低
い。
そこで、拡散層抵抗器３とポリシリコン抵抗器４を介
して回路の両端の電極1bから一定の貫通電流を流し、配
線金属間コンタクトホール連鎖抵抗２に隣接する電極1a
に現れる電位差を測定する、所謂、四端子抵抗測定を行
う。この時測定される電位差は、配線金属間コンタクト
ホール連鎖抵抗２のみによる電圧隣下分であり、拡散層
抵抗器３やポリシリコン抵抗器４の影響を受けない。ま
た、電圧計には電流は流れないため、電極1aにおける接
触抵抗に起因する電圧降下はゼロになり、測定値は接触
抵抗の影響を受けない。
して回路の両端の電極1bから一定の貫通電流を流し、配
線金属間コンタクトホール連鎖抵抗２に隣接する電極1a
に現れる電位差を測定する、所謂、四端子抵抗測定を行
う。この時測定される電位差は、配線金属間コンタクト
ホール連鎖抵抗２のみによる電圧隣下分であり、拡散層
抵抗器３やポリシリコン抵抗器４の影響を受けない。ま
た、電圧計には電流は流れないため、電極1aにおける接
触抵抗に起因する電圧降下はゼロになり、測定値は接触
抵抗の影響を受けない。
しかも、図より明らかに、本発明による第１図の試験
用回路は、測定用電極数においても占有面積において
も、第２図の従来の回路と同等であると言える。
用回路は、測定用電極数においても占有面積において
も、第２図の従来の回路と同等であると言える。
このような構造及び測定方法により、占有面積の増大
や作業効率の低下無しに、測定用探針と電極間の接触抵
抗の影響を除去することができる。
や作業効率の低下無しに、測定用探針と電極間の接触抵
抗の影響を除去することができる。
以上述べたように本発明によれば、半導体集積回路の
試験用抵抗回路の測定に際して、占有面積の増大や作業
効率の低下を招くこと無く、測定用探針と電極間の接触
抵抗の影響を除去し、測定精度を向上させることが可能
となる。
試験用抵抗回路の測定に際して、占有面積の増大や作業
効率の低下を招くこと無く、測定用探針と電極間の接触
抵抗の影響を除去し、測定精度を向上させることが可能
となる。
第１図は、本発明の実施例における半導体装置の試験用
回路の配置及び接続を示す平面図である。第２図は、従
来技術による試験用回路のスクライブ領域内の配置及び
接続の例を示す平面図であり、第３図は、従来技術によ
る四端子抵抗測定法用のパターン配置と接続の例を示す
平面図。 １……測定用電極（但し、１αは四端子測定時の電圧測
定端子を、1bは同じく定電流印加用電極を、1cは２端子
測定時の共通端子としての役割を担う） ２……配線金属間コンタクトホール連鎖抵抗 ３……拡散層抵抗器 ４……ポリシリコン抵抗器
回路の配置及び接続を示す平面図である。第２図は、従
来技術による試験用回路のスクライブ領域内の配置及び
接続の例を示す平面図であり、第３図は、従来技術によ
る四端子抵抗測定法用のパターン配置と接続の例を示す
平面図。 １……測定用電極（但し、１αは四端子測定時の電圧測
定端子を、1bは同じく定電流印加用電極を、1cは２端子
測定時の共通端子としての役割を担う） ２……配線金属間コンタクトホール連鎖抵抗 ３……拡散層抵抗器 ４……ポリシリコン抵抗器
Claims (1)
- 【請求項１】半導体基板表面に抵抗素子特性試験のため
の試験用回路と、試験用回路を測定する際の探針を受け
るための測定用電極とを有する半導体装置において、３
個以上の試験用抵抗器が、１個以上の測定用電極を各々
の間に挾んで直列に接続されていることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15014190A JP2890682B2 (ja) | 1990-06-08 | 1990-06-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15014190A JP2890682B2 (ja) | 1990-06-08 | 1990-06-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0442552A JPH0442552A (ja) | 1992-02-13 |
| JP2890682B2 true JP2890682B2 (ja) | 1999-05-17 |
Family
ID=15490393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15014190A Expired - Fee Related JP2890682B2 (ja) | 1990-06-08 | 1990-06-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2890682B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07201946A (ja) * | 1993-12-28 | 1995-08-04 | Hitachi Ltd | 半導体装置等の製造方法及びその装置並びに検査方法及びその装置 |
-
1990
- 1990-06-08 JP JP15014190A patent/JP2890682B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0442552A (ja) | 1992-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4386459A (en) | Electrical measurement of level-to-level misalignment in integrated circuits | |
| US4672314A (en) | Comprehensive semiconductor test structure | |
| US5034796A (en) | Simplified current sensing structure for MOS power devices | |
| KR100273317B1 (ko) | 반도체 소자 제조 공정에서 미스얼라이먼트 측정을 위한 테스트패턴의 구조와 그 측정방법 | |
| JP2822951B2 (ja) | 絶縁ゲート電界効果トランジスタの評価素子とそれを用いた評価回路および評価方法 | |
| KR0180328B1 (ko) | 플러그 저항과 계면 저항을 분리하여 측정하는 방법과 그 테스트 패턴 | |
| JPH0714904A (ja) | 集積回路における誘電層の平坦性測定方法及び回路 | |
| JP2890682B2 (ja) | 半導体装置 | |
| JP2001144253A (ja) | 半導体装置のチェックパターン | |
| KR100591153B1 (ko) | 2단자 켈빈 패턴 및 그 측정 방법 | |
| JPH04365347A (ja) | 半導体チップにおけるモニタ装置用素子構造 | |
| JP3174195B2 (ja) | チップ形電子部品の抵抗値測定方法 | |
| JPS6216009B2 (ja) | ||
| JP2011059085A (ja) | 半導体装置及びその検査方法 | |
| JP3712496B2 (ja) | 半導体装置の接続孔の抵抗値モニタパターン | |
| JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
| US20230326633A1 (en) | Structure of resistor device and system for measuring resistance of same | |
| JPH04324951A (ja) | 半導体装置 | |
| JP3223961B2 (ja) | 層間膜平坦性測定機能素子および層間膜平坦性評価方法 | |
| JPH0435907B2 (ja) | ||
| JPH07302824A (ja) | パターン層の位置測定方法並びにテストパターン層及びその形成方法 | |
| JPS62126648A (ja) | 半導体装置及びその評価方法 | |
| JPH06163664A (ja) | 半導体装置とその評価方法 | |
| JPH0661474A (ja) | 特性測定用素子 | |
| KR100248207B1 (ko) | 반도체 소자의 테스트 패턴 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080226 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090226 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |