JPH0661474A - 特性測定用素子 - Google Patents

特性測定用素子

Info

Publication number
JPH0661474A
JPH0661474A JP21190392A JP21190392A JPH0661474A JP H0661474 A JPH0661474 A JP H0661474A JP 21190392 A JP21190392 A JP 21190392A JP 21190392 A JP21190392 A JP 21190392A JP H0661474 A JPH0661474 A JP H0661474A
Authority
JP
Japan
Prior art keywords
contact
resistance
contact holes
pad
resistance layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21190392A
Other languages
English (en)
Other versions
JP2825046B2 (ja
Inventor
Tomoshi Hirose
朝史 広瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21190392A priority Critical patent/JP2825046B2/ja
Publication of JPH0661474A publication Critical patent/JPH0661474A/ja
Application granted granted Critical
Publication of JP2825046B2 publication Critical patent/JP2825046B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】抵抗層に接続するパッドのコンタクトホールの
口径に依存するコンタクト不良の検出精度を向上させ
る。 【構成】抵抗層3の中央部と一方の端部の層間絶縁膜6
に設けたコンタクトホール4と、抵抗層3の他方の端部
の層間絶縁膜6に設けて開口面積の和がコンタクトホー
ル4の開口面積と等しい複数のコンタクトホール5とを
介して抵抗層3とそれぞれ接続するパッド1,2,2a
を設ける。パッド2とパッド2a間に電圧を印加してパ
ッド1の電位を測定し、コンタクト抵抗による電圧低下
の値でコンタクト不良を検出する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は特性測定用素子に関す
る。
【0002】
【従来の技術】半導体集積回路装置の製造過程で、ウエ
ーハの電気的特性を把握する手段としてウエーハ上に特
性測定用素子を作り込むことが従来から行われている。
なかでも、拡散層や多結晶シリコン膜等の層抵抗を測定
する特性測定用素子としては、図3および図4に示すよ
うに、短冊状の抵抗層3の両端に同じ口径のコンタクト
ホール4又はコンタクトホール5をそれぞれ設け、それ
らのコンタクトホール4,5を介して抵抗層3と接続す
るパッド2,2aを設けている。
【0003】ところで、LSIが微細化されるにつれ
て、コンタクトホールの面積もおのずから小さくなり、
それによってコンタクトホールの口径に依存した不良
(即ち、コンタクトホールの口径が小さいために生ずる
金属膜の密着性不良や断線)が発生するようになった。
そこで、口径の異なるコンタクトホール4,5を有する
特性測定用素子をそれぞれ形成し、口径の大きいコンタ
クトホール4を有する特性測定用素子の抵抗と、口径の
小さいコンタクトホール5を有する特性測定用素子の抵
抗値を比較することによって、コンタクトの口径に依存
した不良を検出していた。
【0004】
【発明が解決しようとする課題】従来の特性測定用素子
は個別に形成した特性測定用素子によりそれぞれの抵抗
値を測定しているため、抵抗層の抵抗値のばらつき等に
より誤差が生じる。それがコンタクト抵抗値に対して無
視できないような値である場合、それが両者の測定値に
別々に含まれることにより、求めたいコンタクト抵抗の
差よりも含まれる誤差の値の方が大きくなり、コンタク
ト抵抗不良が検出できないという問題点があった。
【0005】
【課題を解決するための手段】本発明の特性測定用素子
は、一導電型半導体基板に設けた逆導電型拡散層からな
る短冊状の抵抗層と、前記抵抗層を含む表面に設けた絶
縁膜と前記抵抗層の中央部および一方の端部の前記絶縁
膜に設けた開口面積の大きい第1のコンタクトホール
と、前記抵抗層の他方の端部の前記絶縁に設け且つ口径
は小さいが開口面積の和が前記第1のコンタクトホール
の開口面積と等しい複数の第2のコンタクトホールと、
前記第1および第2のコンタクトホールの抵抗層とそれ
ぞれ電気的に接続したパッドとを有する。
【0006】
【実施例】次に、本発明について図面を参照して説明す
る。
【0007】図1(a),(b)は本発明の一実施例を
示す平面図およびA−A′線断面図である。
【0008】図1に示すように、P型シリコン基板7の
一主面にN型不純物を選択的に導入して短冊状の抵抗層
3を形成し、抵抗層3を含む表面に層間絶縁膜6を形成
する。次に、抵抗層3の中央部および一方の端部の層間
絶縁膜6に開口面積の大きいコンタクトホール4をそれ
ぞれ1個ずつ設け、他方の端部9に開口面積の小さいコ
ンタクトホール5を複数個近接させて設け、各部のコン
タクト抵抗即ちコンタクトホール4が1個のコンタクト
抵抗と複数個のコンタクトホール5のコンタクト抵抗の
和が等しくなるように、各コンタクトホールの開口面積
を設定する。例えば、開口面積の小さいコンタクトホー
ル5の個数を6個とすると、その1個の開口面積を大き
いコンタクトホール4の開口面積の6分の1とする。
【0009】次に、中央部のコンタクトホール4の抵抗
層3に接続するパット1および両端部のコンタクトホー
ル4,5の抵抗層3に接続するパッド2,2aをそれぞ
れ形成し、特性測定素子を構成する。
【0010】ここで、電位検出用のパッド1が抵抗層3
のちょうど中央に接続されていると、このパッド1の左
右の抵抗層3の抵抗値は等しくなり、これをR1 とす
る。また、コンタクトホール4が1個のコンタクト抵抗
をr1 、複数のコンタクトホール5のコンタクト抵抗の
和をr2 とすると、図2に示す等価回路が得られ、コン
タクトホールの口径による特性不良が発生しない場合、
1 =r2 となり、パッド2とパッド2a間に電圧Eを
印加したとき、パッド1にはEa=E/2の電位を生ず
る。ところが、コンタクト形状に依存する特性不良が発
生した場合、例えばR1 =100(Ω),r1 =5
(Ω),r2 =10(Ω),E=5(V)とすると、E
a=(R1 +r1 ) E/(2R1 +r1 +r2 ) ≒2.
44(V)の電位を生じ、E/2−Ea=0.06
(V)の差を生じ、十分不良を検出することができる。
【0011】
【発明の効果】以上説明したように本発明は、抵抗層の
両端部に設けた異なる口径を有し且つそれぞれの開口面
積の和が等しいコンタクトホールを介して抵抗層と接続
したパッド間に電圧を印加し、抵抗層の中央部に接続し
たパッドの電位を測定することにより、コンタクトホー
ルの口径に依存したコンタクト不良を正確に検出するこ
とができる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す平面図およびA−A′
線断面図。
【図2】図1に示した実施例の等価回路図。
【図3】従来の特性測定用素子の第1の例を示すレイア
ウト図。
【図4】従来の特性測定用素子の第2の例を示すレイア
ウト図。
【符号の説明】
1,2,2a パッド 3 抵抗層 4,5 コンタクトホール 6 層間絶縁膜 7 P型シリコン基板

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 一導電型半導体基板に設けた逆導電型拡
    散層からなる短冊状の抵抗層と、前記抵抗層を含む表面
    に設けた絶縁膜と前記抵抗層の中央部および一方の端部
    の前記絶縁膜に設けた開口面積の大きい第1のコンタク
    トホールと、前記抵抗層の他方の端部の前記絶縁膜に設
    け且つ口径は小さいが開口面積の和が前記第1のコンタ
    クトホールの開口面積と等しい複数の第2のコンタクト
    ホールと、前記第1および第2のコンタクトホールの抵
    抗層とそれぞれ電気的に接続したパッドとを有すること
    を特徴とする特性測定用素子。
JP21190392A 1992-08-10 1992-08-10 特性測定用素子 Expired - Fee Related JP2825046B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21190392A JP2825046B2 (ja) 1992-08-10 1992-08-10 特性測定用素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21190392A JP2825046B2 (ja) 1992-08-10 1992-08-10 特性測定用素子

Publications (2)

Publication Number Publication Date
JPH0661474A true JPH0661474A (ja) 1994-03-04
JP2825046B2 JP2825046B2 (ja) 1998-11-18

Family

ID=16613560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21190392A Expired - Fee Related JP2825046B2 (ja) 1992-08-10 1992-08-10 特性測定用素子

Country Status (1)

Country Link
JP (1) JP2825046B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019106484A (ja) * 2017-12-13 2019-06-27 富士電機株式会社 抵抗素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019106484A (ja) * 2017-12-13 2019-06-27 富士電機株式会社 抵抗素子

Also Published As

Publication number Publication date
JP2825046B2 (ja) 1998-11-18

Similar Documents

Publication Publication Date Title
JPS5928050B2 (ja) テスト構造体
JPH0241172B2 (ja)
JP2718380B2 (ja) 半導体装置の電気特性検査パターン及び検査方法
US5543633A (en) Process and structure for measuring the planarity degree of a dielectric layer in an integrated circuit and integrated circuit including means for performing said process
JPH0661474A (ja) 特性測定用素子
JP2001144253A (ja) 半導体装置のチェックパターン
JP3521564B2 (ja) 半導体装置
JPH04324951A (ja) 半導体装置
JPH04365347A (ja) 半導体チップにおけるモニタ装置用素子構造
JP3223961B2 (ja) 層間膜平坦性測定機能素子および層間膜平坦性評価方法
JP2890682B2 (ja) 半導体装置
JPH0766263A (ja) 多層金属配線の接触抵抗測定方法並びに半導体装置及び半導体ウェハ
JP2005223227A (ja) 半導体装置及び半導体装置評価方法
JPS6333665A (ja) コンタクト抵抗測定パタ−ン
JPH04129240A (ja) 半導体装置
JPS618939A (ja) 半導体装置
JP3453967B2 (ja) 半導体薄膜磁気抵抗素子
JP2867525B2 (ja) コンタクトホール・エレクトロマイグレーション試験デバイスおよびその製造方法
JPH02307239A (ja) 集積回路チップの電気特性モニタ構造
JPH01319956A (ja) 半導体集積回路
JPH0322916Y2 (ja)
JPH07302824A (ja) パターン層の位置測定方法並びにテストパターン層及びその形成方法
JPH0262947B2 (ja)
JPH06120307A (ja) 半導体装置
JPH09162254A (ja) 金属配線の信頼性試験方法及び試験回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980811

LAPS Cancellation because of no payment of annual fees