JPH0322916Y2 - - Google Patents
Info
- Publication number
- JPH0322916Y2 JPH0322916Y2 JP12750586U JP12750586U JPH0322916Y2 JP H0322916 Y2 JPH0322916 Y2 JP H0322916Y2 JP 12750586 U JP12750586 U JP 12750586U JP 12750586 U JP12750586 U JP 12750586U JP H0322916 Y2 JPH0322916 Y2 JP H0322916Y2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- insulating film
- film
- conductive
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案は半導体装置に形成される導電膜の段切
れチエツクパターンに関する。
れチエツクパターンに関する。
従来の技術
半導体装置に製造に際してCVD法によつたり、
PSGによつて基板上に形成された絶縁膜には、
エツチング等の穿孔手段を利用して、絶縁膜上に
導電膜のコンタクト孔が形成される。通常の状態
では、この絶縁膜の上にコンタクト孔を均一に覆
うように、蒸着等の被膜形成手段を利用して、
Al等の導電性材料からなる導電膜を積層段切れ
チエツクパターンを形成する。
PSGによつて基板上に形成された絶縁膜には、
エツチング等の穿孔手段を利用して、絶縁膜上に
導電膜のコンタクト孔が形成される。通常の状態
では、この絶縁膜の上にコンタクト孔を均一に覆
うように、蒸着等の被膜形成手段を利用して、
Al等の導電性材料からなる導電膜を積層段切れ
チエツクパターンを形成する。
この段切れチエツクパターンを、半導体装置の
素子形成工程中で作つておき、コンタクト孔の上
面に被着されている導電膜に段切れが発生してい
るか否かを確実に検出できれば、資材費、用力
費、工数の低減上極めて有利な半導体製造手段が
提供される。一方、半導体装置の集積度を増大さ
せる目的で、絶縁膜を介して基板上に、２層以上
の導電膜を積層配置することが実用化されつつあ
り、このような半導体装置に於いては、導電膜の
積層段数の増加に応じて、コンタクト孔形成部位
の段差あるいは目ずれの防止対策として、絶縁膜
の各チツプ内に幅寸法を異にする第１および第２
のコンタクト孔を同心配置している。
素子形成工程中で作つておき、コンタクト孔の上
面に被着されている導電膜に段切れが発生してい
るか否かを確実に検出できれば、資材費、用力
費、工数の低減上極めて有利な半導体製造手段が
提供される。一方、半導体装置の集積度を増大さ
せる目的で、絶縁膜を介して基板上に、２層以上
の導電膜を積層配置することが実用化されつつあ
り、このような半導体装置に於いては、導電膜の
積層段数の増加に応じて、コンタクト孔形成部位
の段差あるいは目ずれの防止対策として、絶縁膜
の各チツプ内に幅寸法を異にする第１および第２
のコンタクト孔を同心配置している。
考案が解決しようとする問題点
しかしながら、、この第１コンタクト孔と第２
コンタクト孔の同心配置部位は、被覆する導電膜
側から見ると、段切れが最も発生し易い部分であ
る。殊に、第１コンタクト孔と第２コンタクト孔
の間に目ずれが生じているような場合には、導電
膜の段切れ傾向は一層助長されることになる。導
電膜の段切れは、通常の外観チエツクや特性測定
だけでは発見がむづかしく、反面、走査型電子顕
微鏡による写真観察では判別に時間的に遅れが伴
い実用性に乏しい。
コンタクト孔の同心配置部位は、被覆する導電膜
側から見ると、段切れが最も発生し易い部分であ
る。殊に、第１コンタクト孔と第２コンタクト孔
の間に目ずれが生じているような場合には、導電
膜の段切れ傾向は一層助長されることになる。導
電膜の段切れは、通常の外観チエツクや特性測定
だけでは発見がむづかしく、反面、走査型電子顕
微鏡による写真観察では判別に時間的に遅れが伴
い実用性に乏しい。
本考案の主要な目的は、半導体装置の製造工
程、特に導電膜の形成工程に於いては有効な検出
方法が見出されておらなかつた導電膜の段切れの
チエツクパターンを提供することにある。
程、特に導電膜の形成工程に於いては有効な検出
方法が見出されておらなかつた導電膜の段切れの
チエツクパターンを提供することにある。
問題点を解決するための手段
上記問題点の解決手段として本考案は、半導体
ウエーハの上面に酸化物を介して絶縁膜と導電膜
とを順次積層したものにおいて、前記絶縁膜にコ
ンタクト孔を形成し、該コンタクト孔上に被着さ
れる導電パターンの幅寸法を、前記コンタクト孔
の幅寸法以下に設定した半導体装置を提供するも
のである。
ウエーハの上面に酸化物を介して絶縁膜と導電膜
とを順次積層したものにおいて、前記絶縁膜にコ
ンタクト孔を形成し、該コンタクト孔上に被着さ
れる導電パターンの幅寸法を、前記コンタクト孔
の幅寸法以下に設定した半導体装置を提供するも
のである。
作 用
絶縁膜に形成されたコンタクト孔に被着される
導電パターンの幅寸法が、前記コンタクト孔の幅
寸法以下に設定されているから、導電膜に段切れ
が発生している場合には、最終工程に到達する以
前の特性測定に於いて段切れが導電不良として確
実に検出される。
導電パターンの幅寸法が、前記コンタクト孔の幅
寸法以下に設定されているから、導電膜に段切れ
が発生している場合には、最終工程に到達する以
前の特性測定に於いて段切れが導電不良として確
実に検出される。
実施例
第１図は本考案に係る半導体装置に形成する段
切れチエツクパターンの略示平面図であり、第２
図は第１図に示す段切れチエツクパターンのコン
タクト孔部分の拡大平面図である。また第３図Ａ
〜Ｅはコンタクト孔形成部位の各工程別の拡大縦
平面図である。これらの図面に例示するように、
Si製半導体ウエーハ１の上面には、SiO2製の酸
化膜２ａを介して高濃度PSGからなる第１の絶
縁膜３ａ、低濃度PSGからなる第２の絶縁膜３
ｂ、ならびにAlの蒸着によつて形成された導電
膜４が順次積層している。尚、第３図に示す段切
れチエツクパターンは、前記酸化膜２ａと第１の
絶縁膜３ａの間にゲートポリSi層５を配設してい
る。ゲートボリSi層５上に第２の酸化膜２ｂを形
成した後、その上に第１の絶縁膜３ａを形成し、
次いで該第１の絶縁膜にエツチングによつて半導
体ウエーハ１の上面に達する第１コンタクト孔６
ａを穿設する。この状態で第１の絶縁膜３ａの上
に第２の絶縁膜３ｂを積層し、次いで該第２の絶
縁膜にエツチングによつて前記第１のコンタクト
孔６ａよりも幅の狭い第２のコンタクト孔６ｂを
穿設する。最後に蒸着によつて第２の絶縁膜３ｂ
の上に後述する幅寸法関係のAl製導電膜４を形
成する。ゲートポリSi層５が介在することによつ
て、第１コンタクト孔６ａと第２コンタクト孔６
ｂの穿設域には最も大きな段差が形成される。こ
の結果、上記コンタクト孔の穿設域に被着される
導電膜４の他の区域に比較して段切れの発生し易
い不安定な状態に置かれる。殊に第１コンタクト
孔６ａと第２コンタクト孔６ｂの間に目ずれが発
生しているとこの傾向は一層助長される。本考案
はこの点に着目し、最も段切れが発生し易いコン
タクト孔の形成域において導電膜４が導電してい
るか否かを測定するチエツクパターンを提供する
ものである。即ち、第２図に拡大して図示するよ
うに、第１の絶縁膜３ａおよび第２の絶縁膜３ｂ
に穿設される第１のコンタクト孔６ａおよび第２
のコンタクト孔６ｂの部分に被着される導電膜４
の導電パターンの幅寸法L0を、前記第１のコン
タクト孔６ａおよび第２のコンタクト孔６ｂの幅
寸法L1およびL2よりも小さく設定することによ
つて、導電膜に発生した段切れを導通不良として
確実に検出することのできるチエツクパターンを
構成するものである。
切れチエツクパターンの略示平面図であり、第２
図は第１図に示す段切れチエツクパターンのコン
タクト孔部分の拡大平面図である。また第３図Ａ
〜Ｅはコンタクト孔形成部位の各工程別の拡大縦
平面図である。これらの図面に例示するように、
Si製半導体ウエーハ１の上面には、SiO2製の酸
化膜２ａを介して高濃度PSGからなる第１の絶
縁膜３ａ、低濃度PSGからなる第２の絶縁膜３
ｂ、ならびにAlの蒸着によつて形成された導電
膜４が順次積層している。尚、第３図に示す段切
れチエツクパターンは、前記酸化膜２ａと第１の
絶縁膜３ａの間にゲートポリSi層５を配設してい
る。ゲートボリSi層５上に第２の酸化膜２ｂを形
成した後、その上に第１の絶縁膜３ａを形成し、
次いで該第１の絶縁膜にエツチングによつて半導
体ウエーハ１の上面に達する第１コンタクト孔６
ａを穿設する。この状態で第１の絶縁膜３ａの上
に第２の絶縁膜３ｂを積層し、次いで該第２の絶
縁膜にエツチングによつて前記第１のコンタクト
孔６ａよりも幅の狭い第２のコンタクト孔６ｂを
穿設する。最後に蒸着によつて第２の絶縁膜３ｂ
の上に後述する幅寸法関係のAl製導電膜４を形
成する。ゲートポリSi層５が介在することによつ
て、第１コンタクト孔６ａと第２コンタクト孔６
ｂの穿設域には最も大きな段差が形成される。こ
の結果、上記コンタクト孔の穿設域に被着される
導電膜４の他の区域に比較して段切れの発生し易
い不安定な状態に置かれる。殊に第１コンタクト
孔６ａと第２コンタクト孔６ｂの間に目ずれが発
生しているとこの傾向は一層助長される。本考案
はこの点に着目し、最も段切れが発生し易いコン
タクト孔の形成域において導電膜４が導電してい
るか否かを測定するチエツクパターンを提供する
ものである。即ち、第２図に拡大して図示するよ
うに、第１の絶縁膜３ａおよび第２の絶縁膜３ｂ
に穿設される第１のコンタクト孔６ａおよび第２
のコンタクト孔６ｂの部分に被着される導電膜４
の導電パターンの幅寸法L0を、前記第１のコン
タクト孔６ａおよび第２のコンタクト孔６ｂの幅
寸法L1およびL2よりも小さく設定することによ
つて、導電膜に発生した段切れを導通不良として
確実に検出することのできるチエツクパターンを
構成するものである。
上記半導体装置の段切れチエツクパターンは、
Ｘ方向およびＹ方向に沿う導電膜の段切れを同時
に検出するとともに、半導体装置の集積度を向上
させるため、半導体装置のＸ方向およびＹ方向に
沿つて最小限それぞれ１個設けられている。本考
案の実施に際し上記チエツクパターンはそれぞれ
のチツプ内に形成することもできるが、集積度を
向上させるため、ウエーハの数個所に設けてもよ
い。また上記実施例においては、第１のコンタク
ト孔と第２のコンタクト孔を備えた絶縁膜が使用
されているが、第１コンタクト孔と第２コンタク
ト孔の併用は本考案の必須の構成用件ではなく、
単一のコンタクト孔のものにも上記と同様の要領
に従つてチエツクパターンを形成することができ
る。
Ｘ方向およびＹ方向に沿う導電膜の段切れを同時
に検出するとともに、半導体装置の集積度を向上
させるため、半導体装置のＸ方向およびＹ方向に
沿つて最小限それぞれ１個設けられている。本考
案の実施に際し上記チエツクパターンはそれぞれ
のチツプ内に形成することもできるが、集積度を
向上させるため、ウエーハの数個所に設けてもよ
い。また上記実施例においては、第１のコンタク
ト孔と第２のコンタクト孔を備えた絶縁膜が使用
されているが、第１コンタクト孔と第２コンタク
ト孔の併用は本考案の必須の構成用件ではなく、
単一のコンタクト孔のものにも上記と同様の要領
に従つてチエツクパターンを形成することができ
る。
考案の効果
本考案に係るチエツクパターンを使用すること
によつて、導電膜にルーズフアクシヨンテストで
検出対象となるような段切れに起因する重大欠陥
が発生しているか否かが導通の有無によつて確実
に検出できる。従つて、本考案によれば、最終工
程に半導体装置が到達する以前に不良品を排除す
ることができ、資材費、用力費、工数の節減効果
の高い半導体製造手段が確立される。
によつて、導電膜にルーズフアクシヨンテストで
検出対象となるような段切れに起因する重大欠陥
が発生しているか否かが導通の有無によつて確実
に検出できる。従つて、本考案によれば、最終工
程に半導体装置が到達する以前に不良品を排除す
ることができ、資材費、用力費、工数の節減効果
の高い半導体製造手段が確立される。
第１図は本考案に係る半導体装置に形成する段
切れチエツクパターンの略示平面図であり、第２
図は第１図に示す段切れチエツクパターンのコン
タクト孔部分の拡大平面図である。また第３図は
コンタクト孔形成部位の拡大縦断面図である。 １……半導体ウエーハ（基板）、２ａ，２ｂ…
…酸化膜、３ａ，３ｂ……絶縁膜、４……導電
膜、５……ゲートボリSi層、６ａ，６ｂ……コン
タクト孔、L1，L2……コンタクト孔の幅寸法、
L0……導電パターンの幅寸法。
切れチエツクパターンの略示平面図であり、第２
図は第１図に示す段切れチエツクパターンのコン
タクト孔部分の拡大平面図である。また第３図は
コンタクト孔形成部位の拡大縦断面図である。 １……半導体ウエーハ（基板）、２ａ，２ｂ…
…酸化膜、３ａ，３ｂ……絶縁膜、４……導電
膜、５……ゲートボリSi層、６ａ，６ｂ……コン
タクト孔、L1，L2……コンタクト孔の幅寸法、
L0……導電パターンの幅寸法。
Claims (1)
- 【実用新案登録請求の範囲】 半導体ウエーハの上面に酸化物を介して絶縁膜
と導電膜とを順次積層したものにおいて、 前記絶縁膜にコンタクト孔を形成し、該コンタ
クト孔上に被着される導電パターンの幅寸法を、
前記コンタクト孔の幅寸法以下に設定したことを
特徴とする段切れチエツクパターン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12750586U JPH0322916Y2 (ja) | 1986-08-20 | 1986-08-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12750586U JPH0322916Y2 (ja) | 1986-08-20 | 1986-08-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6333629U JPS6333629U (ja) | 1988-03-04 |
| JPH0322916Y2 true JPH0322916Y2 (ja) | 1991-05-20 |
Family
ID=31022321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12750586U Expired JPH0322916Y2 (ja) | 1986-08-20 | 1986-08-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0322916Y2 (ja) |
-
1986
- 1986-08-20 JP JP12750586U patent/JPH0322916Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6333629U (ja) | 1988-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5739052A (en) | Apparatus and method for detecting defects in insulative layers of MOS active devices | |
| US6081040A (en) | Semiconductor device having alignment mark | |
| JPH0322916Y2 (ja) | ||
| JP2890442B2 (ja) | 半導体装置のコンタクトホールの目ずれ検査方法 | |
| JPS63188959A (ja) | 半導体装置およびその製造方法 | |
| KR100290483B1 (ko) | 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법 | |
| US5177592A (en) | Semiconductor device | |
| JP4277542B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0637186A (ja) | ゲートアレイ試験用トランジスタ | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH07249667A (ja) | 多層配線における層間膜の膜厚測定方法 | |
| KR20000045895A (ko) | 테스트패턴 형성방법 | |
| JP2867525B2 (ja) | コンタクトホール・エレクトロマイグレーション試験デバイスおよびその製造方法 | |
| JPH03196655A (ja) | 半導体装置 | |
| JPH0290511A (ja) | 半導体装置 | |
| JPH08250481A (ja) | 半導体装置及び絶縁膜ドライエッチング方法 | |
| JP2700004B2 (ja) | 半導体装置の製造方法 | |
| JPH01218047A (ja) | 半導体装置 | |
| JPH04225254A (ja) | 半導体装置の製造方法 | |
| JPH0574896A (ja) | 半導体装置 | |
| JPS63152140A (ja) | 半導体集積回路装置 | |
| JPH02307239A (ja) | 集積回路チップの電気特性モニタ構造 | |
| JPH07231025A (ja) | 半導体装置の製造方法 | |
| JPH11186496A (ja) | 絶縁膜評価パターン及びその評価方法 | |
| JPH07106391A (ja) | 半導体デバイス及びその検査方法 |