JP3521564B2

JP3521564B2 - 半導体装置

Info

Publication number: JP3521564B2
Application number: JP22613695A
Authority: JP
Inventors: 日出樹森
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-09-04
Filing date: 1995-09-04
Publication date: 2004-04-19
Anticipated expiration: 2015-09-04
Also published as: JPH0974121A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、エレクトロマイグ
レーション評価モニター用の半導体装置に関するもので
ある。

【０００２】

【従来の技術】近年の電子機器の小型化・軽量化・低電
力化に伴い、デバイスや配線幅・配線ピッチの微細化に
よるＶＬＳＩの高集積化が著しく進展している。一方、
これら微細化に伴ってＩＣの品質保証問題がクローズア
ップされており、信頼性評価が盛んに行われている。特
に配線幅・配線ピッチの微細化に伴うエレクトロマイグ
レーションによる配線寿命問題が重要視されてきてお
り、ＩＣのあらゆる使用環境を考慮した精度の高いエレ
クトロマイグレーション評価が要求されている。代表的
なエレクトロマイグレーション評価の一つに、配線パタ
ーンに直流または交流ストレス電流を流し、配線パター
ンが断線に至るまでの配線寿命を見極める測定がある。

【０００３】この評価では、エレクトロマイグレーショ
ン評価モニター用の半導体装置と、エレクトロマイグレ
ーション評価装置とが用いられる。モニター用の半導体
装置は、絶縁層上に、エレクトロマイグレーション評価
の対象となる配線パターンと、電流通流用パッドと、電
圧検出用パッドとが形成されて構成されており、電流通
流用パッドおよび電圧検出用パッドは、配線パターンの
長さ方向の両端にそれぞれ接続する状態で形成されてい
る。またエレクトロマイグレーション評価装置は、電源
と電圧計とから構成されている。このような装置を用い
たエレクトロマイグレーション評価では、上記エレクト
ロマイグレーション評価装置の電源と電流通流用パッド
とを、また電圧計と電圧検出用パッドとをそれぞれ接続
し、配線パターンにストレス電流を流して電圧を検出
し、配線抵抗値をモニターすることで配線パターンの断
線を判断している。

【０００４】ところが、この評価では、配線パターンが
断線に至る前にエレクトロマイグレーションによって配
線パターンにいわゆるサイドヒルロックと呼ばれる突起
が成長し、隣接する配線パターンと短絡を起こして電流
がリークすることで、配線寿命が律速される場合があ
る。微細化に伴って配線パターン間の距離が狭くなる
と、このようなサイドヒルロックの成長に起因する半導
体装置の故障確率は無視できなくなってくる。

【０００５】そこで、近年では図６に示すようなエレク
トロマイグレーション評価モニター用の半導体装置が開
発検討されている。なお、図７はこの半導体装置をエレ
クトロマイグレーション評価装置に接続したときの回路
図である。すなわち、このモニター用の半導体装置で
は、上記した半導体装置と同様、絶縁層５１上に、被エ
レクトロマイグレーション評価配線パターン５２と、電
流通流用パッド５３ａ、５３ｂと電圧検出用パッド５４
ａ、５４ｂとが形成されている。配線パターン５２の長
さ方向の一方の側には、配線パターン５２の長さ方向に
沿いかつ配線パターン５２に近接して短絡検出用配線パ
ターン５５が形成されており、また短絡検出用配線パタ
ーン５５に接続する状態でリーク電流検出用パッド５６
が形成されている。

【０００６】上記半導体装置を用いたエレクトロマイグ
レーション評価では、前述の場合と同様、図７に示すよ
うにエレクトロマイグレーション評価装置の電源６１と
電流通流用パッド５３ａ、５３ｂとを接続し、かつ電圧
計６２と電圧検出用パッド５４ａ、５４ｂとを接続す
る。そして、配線パターン５２にストレス電流を流して
配線抵抗値をモニターすることで、配線パターン５２の
断線を検出して配線寿命時間を測定するようになってい
る。また、配線パターン５２と短絡検出用配線パターン
５５との間のリーク電流を、リーク電流検出用パッド５
６より検出しモニターすることにより、配線パターン５
２と短絡検出用配線パターン５５との短絡を検出（ショ
ートチェック）するようになっている。

【０００７】

【発明が解決しようとする課題】このように、従来、隣
接する配線パターン間の短絡を検出するには、図６に示
したごとくモニター用の半導体装置に、短絡検出用配線
パターン５５の他にリーク電流検出用のパッド５６を設
ける必要があり、また図７に示すように電源６１、電圧
計６２にさらにリーク電流検出用の電流計６３を備えた
エレクトロマイグレーション評価装置が必要である。し
かしながら、前述したように、既存のエレクトロマイグ
レーション評価装置はリーク電流検出用の電流計６３を
備えておらず、したがって短絡検出用配線パターン５５
を備えた半導体装置を用いて短絡を検出するには評価装
置自体を改造しなければならないといった難点がある。

【０００８】本発明は上記課題を解決するためになされ
たものであり、既存のエレクトロマイグレーション評価
装置を改造することなく、配線パターンの配線寿命時間
の測定と配線パターン間の短絡検出との両者を行うこと
ができる半導体装置を提供することを目的としている。

【０００９】

【課題を解決するための手段】本発明は、絶縁下地層上
に形成された配線パターンと、該配線パターンの長さ方
向の両端にそれぞれ接続された電流通流用パッドと抵抗
値モニター用パッドとを備えたエレクトロマイグレーシ
ョン評価モニター用の半導体装置においてなされたもの
であり、上記絶縁下地層上に、配線パターンの長さ方向
に沿いかつこの配線パターンに近接して短絡検出用配線
パターンが形成されてなり、この短絡検出用配線パター
ンは、配線パターンの長さ方向における一箇所でのみ接
続されていることを上記課題の解決手段としている。

【００１０】本発明の半導体装置では、短絡検出用配線
パターンが、配線パターンの長さ方向における一箇所で
のみ接続されているので、電流通流用パッドより配線パ
ターンにストレス電流を流すと、通流の初期段階におい
ては短絡検出用配線パターンに流れる電流がほとんど無
く、抵抗値モニター用パッドからの電圧や電流の検出に
より配線パターンのみの抵抗値がモニターされる。また
配線パターンのエレクトロマイグレーションが進行し、
断線に至る前に配線パターンと短絡検出用配線パターン
とが短絡すると、電流は短絡検出用配線パターンにも流
れるようになり、モニターしている配線抵抗値が急激に
低下するので、この配線抵抗値の変化により、配線パタ
ーンと短絡検出用配線パターンと短絡が検出される。ま
た、配線パターンのエレクトロマイグレーションがさら
に進行して配線パターンが断線すると、モニターしてい
る配線抵抗値が急激に上昇することから、電流の通流開
始から配線抵抗値の上昇までの時間を求めることによっ
て、配線パターンの配線寿命時間が測定される。

【００１１】

【発明の実施の形態】以下、本発明に係る半導体装置の
実施の形態を詳しく説明する。図１は本発明の第１の実
施形態を示す平面図である。図１に示すようにこのエレ
クトロマイグレーション評価モニター用の半導体装置
は、半導体基板（図示略）上に形成された絶縁下地層２
上とこの上層に形成された配線パターン３、電流通流
用パッド４ａ、４ｂ、抵抗値モニター用パッド５ａ、５
ｂ、および短絡検出用配線パターン６と、これらを覆う
ようにして絶縁下地層２上に形成されたオーバーコート
膜７とから構成されている。

【００１２】半導体基板には、Ｐ型、Ｎ型不純物導電体
のいずれを用いることができる。また絶縁下地層２は、
例えば酸化シリコン（ＳｉＯ₂）膜からなり、配線パタ
ーン３は、実際に使用される配線材料膜によってプロセ
スデザインルールの線幅に形成されている。上記配線材
料膜としては、例えばアルミニウム（Ａｌ）膜や、チタ
ン（Ｔｉ）膜、酸窒化チタン（ＴｉＯＮ）膜、Ｔｉ膜、
Ａｌ−シリコン（Ｓｉ）合金膜をこの順に積層形成した
膜等の、バリアメタルを用いた積層膜が用いられる。

【００１３】電流通流用パッド４ａ、４ｂは、配線パタ
ーン３にストレス電流を通流させるためのものであり、
上記配線パターン３の長さ方向の両端にそれぞれ接続す
る状態で形成されている。また抵抗値モニター用パッド
５ａ、５ｂは、配線パターン３の両端に生じる電圧を検
出して配線パターン３の抵抗値をモニターするためのも
のであり、上記配線パターン３の長さ方向の両端でかつ
電流通流用パッド４ａ、４ｂ間にそれぞれ接続する状態
で形成されている。これら電流通流用パッド４ａ、４
ｂ、抵抗値モニター用パッド５ａ、５ｂは、上記配線パ
ターン３と同様の配線材料からなっている。

【００１４】短絡検出用配線パターン６は、配線パター
ン３の長さ方向に沿いかつこの配線パターン３に近接し
て形成されており、短絡検出用配線パターン６の長さ方
向の一端が配線パターン３の長さ方向の一端に接続され
ている。このとき、短絡検出用配線パターン６が配線パ
ターン３に接続する箇所の幅は、短絡検出に影響のない
寸法に形成されている。また、短絡検出用配線パターン
６と配線パターン３との間隔は、プロセスデザインルー
ルにおける配線パターン間の最小寸法で形成されている
ことが好ましい。これは実使用状態において、配線パタ
ーン間の寸法が最も小さい箇所に最も短絡等が発生し易
いからである。

【００１５】また短絡検出用配線パターン６の線幅は、
配線パターン３の線幅と略等しいからあるいは配線パタ
ーン３の線幅よりも広く、例えば配線パターン３のそれ
よりも２倍〜１００倍程度に広く形成されていることが
好ましい。ここでは、短絡検出用配線パターン６の線幅
が、配線パターン３のそれよりも広く形成されている。
短絡検出用配線パターン６の線幅をこのように形成する
のは、後述するごとく配線パターン３と短絡検出用配線
パターン６とが短絡した際の配線抵抗値の変化を急峻に
でき、このことにより短絡の検出がし易くなるからであ
る。

【００１６】オーバーコート膜７は、例えば窒化シリコ
ン（Ｓｉ₃Ｎ₄）膜からなっており、前述したごとく如
くこれら配線パターン３、電流通流用パッド４ａ、４
ｂ、抵抗値モニタ用ーパッド５ａ、５ｂおよび短絡検出
用配線パターン６を覆うようにして絶縁下地層２上に形
成されている。このオーバーコート膜７は、電流通流用
パッド４ａ、４ｂ、抵抗値モニター用パッド５ａ、５ｂ
のそれぞれの直上位置にて一部開口しており、このこと
によって電流通流用パッド４ａ、４ｂ、抵抗値モニター
用パッド５ａ、５ｂそれぞれの電極部８が形成されてい
る。

【００１７】次に、このように構成された半導体装置の
製造方法の一例を図２を用いて説明する。なお、図２の
（ａ）、（ｂ）、（ｄ）、（ｅ）は、図１のＡ−Ａ線で
示す箇所における断面図であり、図２（ｃ）は斜視図で
ある。上記半導体装置を製造するには、まず図２（ａ）
に示すように、例えばＣＶＤ法によって、半導体基板１
上に６００ｎｍ程度の下地絶縁層２を形成する。次いで
図２（ｂ）に示すように、例えばスパッタリング法によ
って下地絶縁層２上に配線材料膜３ａを形成し、続いて
リソグラフィ技術およびエッチング技術によって配線材
料膜３ａをパターニングし、図２（ｃ）に示すように配
線パターン３、電流通流用パッド４ａ、４ｂ、抵抗値モ
ニター用パッド５ａ、５ｂおよび短絡検出用配線パター
ン６を形成する。

【００１８】次に図２（ｄ）に示すように、例えばＣＶ
Ｄ法によって０．８μｍ程度のオーバーコート膜７を全
面に堆積する。その後、例えばプラズマエッチング技術
やリアクティブイオンエッチング（ＲＩＥ）技術によっ
て、図２（ｅ）に示すように電流通流用パッド４ａ、４
ｂ、抵抗値モニター用パッド５ａ、５ｂのそれぞれの直
上位置のオーバーコート膜７を開口して電極部８を形成
する。

【００１９】上記のごとく形成される半導体装置を用い
てエレクトロマイグレーション評価を行う場合には、電
源と電圧計とを備えた既存のエレクトロマイグレーショ
ン評価装置を用い、この評価装置に半導体装置を接続す
る。上記半導体装置をエレクトロマイグレーション評価
装置に接続したときの回路図を図２に示す。すなわち、
エレクトロマイグレーション評価装置の電源１１と半導
体装置の電流通流用パッド４ａ、４ｂとを、また電圧計
１２と抵抗値モニター用パッド５ａ、５ｂとをそれぞれ
接続する。接続方法は、プローバーによる上記パッド４
ａ、４ｂ、５ａ、５ｂへの針立て、またはこれらパッド
４ａ、４ｂ、５ａ、５ｂとリード端子とをワイヤーボン
ディングしていわゆるパッケージを組み立て、この状態
でエレクトロマイグレーション装置に接続する方法等が
用いられる。

【００２０】そして、このように接続を行った後は、電
源１１から電流通流用パッド４ａ、４ｂを介して配線パ
ターン３に、任意に設定したストレス電流を流す。配線
パターン３にストレス電流を通流すると、抵抗値モニタ
ー用パッド５ａ、５ｂを介して電圧計１２により配線パ
ターン３の両端ａ、ｂ間に生じる電圧が検出され、配線
抵抗値がモニターされる。前述したように半導体装置に
おいて、短絡検出用配線パターン６の長さ方向の一端ｂ
は配線パターン３の長さ方向の一端に接続されている
が、絡検出用配線パターン６の他端ａが配線パターン３
に接続されておらず、開放されている。このため、通流
の初期段階においては短絡検出用配線パターン６に流れ
る電流がほとんど無く、配線パターン３のみの抵抗値が
モニターされる。

【００２１】しかし、配線パターン３のエレクトロマイ
グレーションが進行し、断線に至る前に配線パターン３
の長さ方向の端縁にサイドヒルロックが成長して、オー
バーコート膜７を突き破り、短絡検出用配線パターン６
まで達して配線パターン３と短絡検出用配線パターン６
とが短絡すると、電流は短絡検出用配線パターン６にも
流れるようになり、電圧計１２にて検出される電圧値が
急激に低下する。つまり、モニターしている配線抵抗値
が急激に低下することから、配線パターン３と短絡検出
用配線パターン６との短絡を検出することができる。

【００２２】また、配線パターン３のエレクトロマイグ
レーションがさらに進行して配線パターン３が断線する
と、電圧計１２にて検出される電圧値が急激に上昇し、
モニターしている配線抵抗値が急激に上昇することか
ら、電流の通流開始から配線抵抗値の上昇までの時間を
求めることによって、配線パターン３の配線寿命時間を
測定することができる。

【００２３】以上のように、この実施形態の半導体装置
を用いれば、半導体装置にリーク電流検出用パッドを設
けることなく、既存のエレクトロマイグレーション評価
装置を用いて配線寿命時間の測定および配線パターン
３、短絡検出用配線パターン６間の短絡検出の両者の評
価を行うことができる。よって、エレクトロマイグレー
ション評価装置を改造してリーク電流検出用電流計を追
加したり、この電流計を予め備えた、つまりバージョン
アップしたエレクトロマイグレーション評価装置を作製
する必要がないので、評価工程に要するコストの増大を
防止することができる。

【００２４】またこの実施形態では、短絡検出用配線パ
ターン６の線幅が、配線パターン３の線幅よりも広く形
成されており、配線パターン３よりも短絡検出用配線パ
ターン６の配線抵抗が低くなるので、配線パターン３と
短絡検出用配線パターン６とが短絡した際、短絡検出用
配線パターン６側に電流が流れ易く、配線抵抗値の変化
を急峻にすることができる。よって、短絡の検出を容易
に行うことができる。

【００２５】さらにこの実施形態では、配線パターン３
の長さ方向の一端に短絡検出用配線パターン６の長さ方
向の一端が接続されていることから、配線パターン３と
短絡検出用配線パターン６とが短絡した際、短絡検出用
配線パターン６中を電流が通流する時間が長くなる確率
が高い。つまり、配線抵抗値の変化が非常に急峻である
確率が高くなるので、より感度良く短絡を検出すること
ができる。またこの半導体装置は、既存のプロセスによ
り製造工程数を増加させることなく製造することができ
る。

【００２６】なお、上記実施形態では、本発明における
抵抗値モニター用パッドにて電圧を検出し抵抗値をモニ
ターしたが、例えば電流を検出することで抵抗値をモニ
ターしてもよい。また、上記実施形態では、配線パター
ン３の長さ方向の一端に短絡検出用配線パターン６の長
さ方向の一端が接続されている場合について述べたが、
短絡検出用配線パターン６が、配線パターン３の長さ方
向における一箇所でのみ接続されていればよく、上記例
に限定されない。

【００２７】次に、本発明に係る半導体装置の第２の実
施形態を図４を用いて説明する。なお、図４においては
オーバーコート層７を省略してある。この実施形態にお
いて、上記第１の実施形態と相違するのは、配線パター
ン３の長さ方向の両側に短絡検出用配線パターン１６
ａ、１６ｂがそれぞれ形成されている点である。

【００２８】すなわち、短絡検出用配線パターン６と同
様にして配線パターン３の長さ方向の一方の側に短絡検
出用配線パターン１６ａが形成されており、他方の側に
も、配線パターン３の長さ方向に沿いかつこの配線パタ
ーン３に近接して短絡検出用配線パターン１６ｂが形成
されている。そしてこれら短絡検出用配線パターン１６
ａ、１６ｂの長さ方向の一端は、配線パターン３の長さ
方向の一端に接続されている。このように構成されたエ
レクトロマイグレーション評価モニター用の半導体装置
は、上記実施形態と同様にして製造され、また上記実施
形態と同様にしてエレクトロマイグレーション評価装置
と接続することにより評価を行う。

【００２９】この半導体装置では、配線パターン３の配
線寿命時間の測定および短絡検出の両者の評価を行うこ
とができるだけでなく、配線パターン３の長さ方向の両
側に短絡検出用配線パターン１６ａ、１６ｂがそれぞれ
形成されていることから、配線パターン３の長さ方向の
両側のいずれの短絡も検出できるので、さらに感度良く
短絡を検出することができる。

【００３０】なお、上記第１および第２の実施形態で
は、本発明における絶縁下地層がＳｉＯ₂の絶縁膜のみ
からなる場合について述べたが、絶縁下地層が絶縁膜と
この上層に形成された段差パターンとから構成されてい
てもよい。絶縁下地層がそのように構成されている場合
の一例を図５に示す。なお、図５ではオーバーコート膜
を省略してある。

【００３１】ここでは、例えばＳｉＯ₂膜からなる絶縁
膜２１と、この上層に形成された段差パターンとなるポ
リシリコン（Poly−Ｓｉ）の抵抗パターン２２とから絶
縁下地層２０が構成されている。抵抗パターン２２は、
絶縁膜２１上に所定の間隔で複数配列形成されており、
配線パターン３と短絡検出用配線パターン１６ａ、１６
ｂとが、複数の抵抗パターン２２を横切る状態でかつ第
２の実施形態と同様に絶縁下地層２０上に形成されてい
る。

【００３２】上記のごとく構成された半導体装置を製造
する場合には、半導体基体上に例えばＣＶＤ法によって
絶縁膜２１を形成した後、絶縁膜２１上に例えばＣＶＤ
法によってPoly−Ｓｉ膜を形成する。そして、リソグラ
フィ技術およびエッチング技術によってPoly−Ｓｉ膜を
パターニングして抵抗パターン２２を形成し、絶縁下地
層２０を得る。

【００３３】その後は、第１の実施形態で述べた方法と
同様の方法にて、配線パターン３、電流通流用パッド４
ａ、４ｂ、抵抗値モニター用パッド５ａ、５ｂ、短絡検
出用配線パターン１６ａ、１６ｂ、オーバーコート膜お
よび電極部８を形成して半導体装置を得る。なお、この
際、配線パターン３と短絡検出用配線パターン１６ａ、
１６ｂとが、複数の抵抗パターン２２を横切るようにし
て形成する。このように構成されたエレクトロマイグレ
ーション評価モニター用の半導体装置は、第１、第２の
実施形態と同様にしてエレクトロマイグレーション評価
装置に接続することで、評価を行う。

【００３４】この半導体装置では、配線パターン３の配
線寿命時間の測定および短絡検出のの両者の評価を行う
ことができるだけでなく、本来のＩＣにおける構造を考
慮したエレクトロマイグレーション評価が可能となる。
例えば実際のＩＣでは、デバイス段差により配線パター
ンの断面積が縮小される場合があり、この断面積が縮小
した部分に電流集中が起こり易く、よって断線等が生じ
易い。したがって、上記のごとく抵抗パターン２２を横
切るようにして配線パターン３と短絡検出用配線パター
ン１６ａ、１６ｂとを形成すれば、実デバイス段差によ
る上記のようなウィークポイントを考慮した、実使用状
態でのエレクトロマイグレーション評価ができるので、
評価の精度を向上させることができる。

【００３５】なお、ここでは段差パターンの一例として
抵抗パターンを挙げたが、バイポーラトランジスタ、Ｍ
ＯＳトランジスタ等のＩＣに用いられる素子であればよ
いのは言うまでもない。

【００３６】

【発明の効果】以上説明したように本発明の半導体装置
によれば、短絡検出用配線パターンが、配線パターンの
長さ方向における一箇所でのみ接続されていることか
ら、通流の初期段階においては、抵抗値モニター用パッ
ドから配線パターンのみの抵抗値をモニターでき、エレ
クトロマイグレーションにより断線に至る前に配線パタ
ーンと短絡検出用配線パターンとが短絡した場合におい
ては、電流が短絡検出用配線パターンにも流れて配線抵
抗値が急激に低下するため、上記短絡を検出できる。ま
た配線パターンが断線した場合においては、配線抵抗値
が急激に上昇するため、配線パターンの配線寿命時間を
測定することができる。したがって、半導体装置にリー
ク電流検出用パッドを設けることなく、しかも抵抗値モ
ニター用パッドから既存のエレクトロマイグレーション
評価装置を用いて、配線寿命時間の測定および配線パタ
ーン、短絡検出用配線パターン間の短絡検出の両者の評
価を行うことができる。

【図面の簡単な説明】

【図１】本発明に係る半導体装置の第１の実施形態を示
す平面図である。

【図２】（ａ）〜（ｅ）は半導体装置の製造方法の一例
を工程順に説明する図である。

【図３】第１の実施形態の半導体装置にエレクトロマイ
グレーション評価装置を接続したときの回路図である。

【図４】本発明に係る半導体装置の第２の実施形態を示
す平面図である。

【図５】絶縁下地層が絶縁膜と段差パターンとからなる
場合の半導体装置の一例を示す平面図である。

【図６】従来の半導体装置の一例を示す平面図である。

【図７】従来の半導体装置にエレクトロマイグレーショ
ン評価装置を接続したときの回路図である。

【符号の説明】

２、２０絶縁下地層３配線パターン４ａ、４ｂ電流通流用パッド５ａ、５ｂ抵抗値モニター用パッド６、１６ａ、１６ｂ短絡検出用配線パターン２１絶縁膜２２抵抗パターン（段差パターン）

Claims

(57)【特許請求の範囲】

【請求項１】絶縁下地層上に形成された配線パターン
と、該配線パターンの長さ方向の両端にそれぞれ接続さ
れた電流通流用パッドと抵抗値モニター用パッドとを備
えたエレクトロマイグレーション評価モニター用の半導
体装置において、前記絶縁下地層上に、前記配線パターンの長さ方向に沿
いかつ該配線パターンに近接して短絡検出用配線パター
ンが形成されてなり、該短絡検出用配線パターンは、前記配線パターンの長さ
方向における一箇所でのみ接続されていることを特徴と
する半導体装置。
【請求項２】前記配線パターンと前記短絡検出用配線
パターンとの接続箇所は、前記配線パターンの長さ方向
におけるいずれか一端であることを特徴とする請求項１
記載の半導体装置。
【請求項３】前記短絡検出用配線パターンは、その線
幅が前記配線パターンの線幅と略等しいかあるいは該配
線パターンの線幅よりも広く形成されていることを特徴
とする請求項１記載の半導体装置。
【請求項４】前記短絡検出用配線パターンは、前記配
線パターンの長さ方向の両側にそれぞれ形成されている
ことを特徴とする請求項１記載の半導体装置。
【請求項５】前記絶縁下地層は、絶縁膜とこの上層に
形成された段差パターンとからなり、前記配線パターンと前記短絡検出用配線パターンとは、
前記段差パターンを横切る状態で前記絶縁下地層上に形
成されていることを特徴とする請求項１記載の半導体装
置。