KR100272663B1 - 배선층의 신뢰성 측정방법 - Google Patents
배선층의 신뢰성 측정방법 Download PDFInfo
- Publication number
- KR100272663B1 KR100272663B1 KR1019970070128A KR19970070128A KR100272663B1 KR 100272663 B1 KR100272663 B1 KR 100272663B1 KR 1019970070128 A KR1019970070128 A KR 1019970070128A KR 19970070128 A KR19970070128 A KR 19970070128A KR 100272663 B1 KR100272663 B1 KR 100272663B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- metal wiring
- predetermined range
- wiring layer
- current
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 기판 상면에 반도체 소자를 형성하는 단계, 상기 반도체 소자가 형성된 결과물 전면에 다수의 배선층을 형성하는 단계, 상기 다수의 배선층의 일측에는 전원 전압을 인가하고 상기 다수의 배선층의 타측은 접지시켜 이들 사이의 전류를 측정하는 단계, 상기 전원 전압과 상기 측정된 전류로부터 상기 다수의 배선층의 저항을 계산하는 단계, 상기 계산된 저항이 소정의 범위에 포함되는지를 판단하는 단계, 상기 계산된 저항값이 소정의 범위 이하 이거나 이상이 되면, 측정 대상이 된 금속 배선에 결함이 발생하였다는 신호를 출력하고 상기 계산된 저항값이 소정 범위에 속하면 양호한 다층 금속 배선이 형성되었음을 출력하는 단계를 구비하는 다층 금속 배선층의 신뢰성 측정 방법이 개시된다.
Description
본 발명은 반도체 장치의 신뢰도 측정 기술에 관한 것으로, 특히, 배선층의 신뢰도 측정 방법에 관한 것이다.
반도체 장치가 고집적화됨에 따라 배선 간의 간격이 좁아지게되고, 상부 배선과 하부 배선을 연결하기 위한 콘택홀의 어스펙트비도 증가하므로, 플러그를 이용하는 다층 배선 구조가 일반적으로 사용되고 있다. 또한 최근 반도체 장치는 ASIC(Application Specific Integrated Circuits) 분야가 각광을 받고 있어 다층 금속 배선에 관한 관심이 고조되고 있다.
도 1은 일반적으로 반도체 장치의 제조에서부터 그의 신뢰도를 측정하는 단계를 플로우 챠트로 나타낸 것이다.
단계 1에서, 웨이퍼는 반도체 장치의 제조로로 도입된다. 단계 2에서, 반도체 소자의 제조 공정이 실시된다. 즉 캐패시터 또는 트랜지스터와 같은 반도체 소자등이 제조된다. 이후 제조된 반도체 소자들끼리 연결하거나 외부 소자와 반도체 소자를 연결하기 위한 배선층을 형성한다. 도 1에는 4층으로 구성된 금속 배선 형성 단계를 나타내고 있다. 단계 5에서, 반도체 소자가 형성된 기판 전면에 절연층(도시되지 않음)을 형성하고 상기 절연층에 제 1콘택홀을 형성한다. 단계 7에서, 제 1 콘택홀에 텅스텐과 같은 도전성 물질을 채워 제 1플러그를 형성하고 단계 9에서 결과물 전면에 금속층을 증착하여 제 1금속층을 형성한다. 단계 5, 7, 9를 하나의 단위 공정으로 하여 제 2 금속층, 제 3 금속층 및 제 4 금속층을 형성한다. 다음, 단계 13에서, 반도체 소자를 보호하기 위해 산화막과 질화막을 도포하는 베시베이션 공정을 실시한다. 반도체 소자의 완료 후 단계 15에서는 프로브 테스트를 하고 단계 17에서 반도체 장치를 조립하고 단계 19에서 번인 테스트한 후 마지막으로 전자 이동(EM; Electromigration) 테스트(20)를 실시한다. 즉 반도체 장치의 제조 후 탐침 데스트, 번인 테스트 및 전자 이동 테스트등을 실시하여 반도체 장치의 신뢰도를 측정한다.
그런데, 앞에서 설명했듯이 반도체 장치 중 다층 금속 배선의 역할이 중요해지면서 다층 금속 배선의 제조 뿐만아니라 완성된 다층 금속 배선이 의도하는 전기적 특성을 가지고 있는지를 측정하는 적절한 방법이 필요하게 되었다. 그러나 종래의 방법을 사용하면, 반도체 장치의 제조 공정 완료후 완제품에 대해 신뢰도를 테스트하기 때문에, 장시간이 걸리고 다층 배선층의 신뢰도만을 테스트 하는 방법이 없었다. 따라서 본 발명의 목적은 다층 금속 배선을 채용하는 반도체 장치에 있어서, 금속 배선층의 신뢰도를 상기 반도체 장치 완성 이전에 측정할 수 있는 방법을 제공함에 있다.
도 1은 종래의 방법에 따른 다층 배선을 채용한 반도체 장치의 신뢰도 측정 흐름도.
도 2a 및 도 2b는 본 발명의 사상에 따라 다층 금속 배선의 신뢰도를 측정하는 흐름도.
도 3은 다층 배선의 신뢰도 측정 방법을 설명하기 위한 반도체 장치의 단면도.
본 발명의 목적을 달성하기 위한 반도체 장치의 다층 금속 배선의 신뢰성 층정 방법은, 반도체 기판 상면에 반도체 소자를 형성하는 단계, 상기 반도체 소자가 형성된 결과물 전면에 다수의 배선층을 형성하는 단계, 상기 다수의 배선층의 일측에는 전원 전압을 인가하고 상기 다수의 배선층의 타측은 접지시켜 이들 사이의 전류를 측정하는 단계, 상기 측정된 전류가 소정의 범위에 포함되는지를 판단하는 단계를 구비한다.
상기 측정된 전류가 소정의 범위 이하 및/또는 이상이 되면, 측정 대상이 된 금속 배선에 결함이 발생하였다는 신호를 출력하고 측정된 전류가 소정 범위에 속하면 양호한 다층 금속 배선이 형성되었음을 출력하는 단계를 더 구비한다. 여기서 소정의 범위는 반도체 장치의 설계에 따라 조절될 수 있다.
다층 금속 배선을 형성한 후 바로 다층 금속 배선의 전류(또는 저항 계산)를 측정함으로써 다층 금속 배선의 신뢰도를 테스트할 수 있으므로, 조립 과정까지 마친 완성된 제품에 행해지는 테스트 시간에 비해 본 발명의 다층 배선 신뢰성 데스트 시간이 상당히 단축된다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 2a 및 도 2b는 본 발명의 사상에 따른 다층 금속 배선의 신뢰성 측정 방법을 나타내는 흐름도로 도 2a는 전류를 이용하였고 도 2b는 저항을 이용한 것이다. 단계 21은 반도체 장치의 제조 단계를 나타낸 것으로 도1의 단계 1 및 3에 해당한다. 단계 23은 도 1의 단계 5 내지 11에 해당한다. 다음, 단계 25에서 제 4 금속층의 일측에는 전원 전압용 패드를 통해 전원 전압이 공급되고 제 4 금속층의 타측에는 접지 전압용 패드를 통해 상기 제 4 금속층을 접지시킨다. 단계 26에서 전원 전압 패드와 접지 전압 패드 사이의 전류를 측정하고 오옴의 법칙을 이용하여 저항을 계산한다. 다음 단계 27에서 측정된 전류 또는 계산된 저항과 설계에 의해 예정된 전류 또는 저항을 비교하여, 상기 측정값 또는 계산값이 소정의 범위(정상 제조시)에 해당하면, 단계 28로 진행하여 다층 금속 배선의 전기적 특성이 양호함을 표시 하며, 상기 측정값 또는 계산값이 소정의 범위(정상 제조시)에서 벗어나면 즉 정상 범위 이하 및/또는 이상이 되면 단계 29로 진행하여 다층 금속 배선에 결함이 발생하였음을 나타낸다.
한편, 계산된 저항을 이용하는 경우에는 도 2b에 나타난 바와 같이, 단계 26에서 전류를 측정하고, 단계 45에서 측정된 전류를 이용하여 저항을 계산하다. 다음 단계 46에서 계산된 저항값이 정상 제조된 다층 금속 배선의 저항값의 범위에 속하는가를 판단한다. 판단 결과에 따라 배선층에 결함이 있다고 판단되면 단계 29로, 배선층이 양호하다고 판단되면 단계 28로 진행한다.
이후 반도체 소자를 보호하기 위한 패시베이션 공정을 실시하고 조립하는 일련의 과정을 실시한다.
이를 도 3을 참고로 보다 상세히 설명하면, 다층 금속의 배선을 형성하기 위해 먼저 반도체 소자(도시되지 않음)가 형성된 기판(30) 결과물 전면에 제 1절연층(31)을 도포한다. 상기 제 1 절연층을 식각하여 제 1 콘택홀을 형성하고 상기 콘택홀 내에 텅스텐을 채워 제 1 플러그(32)를 형성한다. 다음 금속 물질을 증착하고 패터닝하여 제 1 금속층(33)을 형성한다. 절연층의 도포, 콘택홀 형성, 플러그 형성 및 금속층의 형성등의 과정을 3회 반복하여 제 2 금속층(36) 내지 제 4 금속층(42)을 형성한다. 제 4 금속층(42)을 형성할 때 금속층의 일측에는 전원 전압 패드를 설계하고 타측에는 접지 전압 패드를 설계한다. 전원 전압 패드를 통해서 전원 전압(VCC)이 금속층에 전달되고 접지 전압 패드를 통해 금속층은 접지된다. 제 1내지 제 4금속층에 걸리는 전압이 전원 전압(VCC)인 상태에서 전원 전압 패드와 접지 전압 패드 사이의 전류를 측정한다. 측정된 전류를 직접 금속층의 신뢰도를 판단하는데 사용할 수 있으며 또 다른 방법으로 오옴의 법칙을 이용해 저항을 계산하고 계산된 저항을 이용해서 금속층의 신뢰도를 측정할 수 있다. 여기서 제 1 내지 제 4 절연층(31, 34, 37, 40)으로 SOG 또는 BPSG를 사용하고 제 1 내지 제 4 플러그(32, 35, 38, 41)는 텅스텐으로 구성되고 제 1 내지 제 4 금속층(33, 36,39, 42)은 알루미늄 합금층으로 구성된 것을 사용한다.
반도체 장치의 설계에서 하나의 금속층이 인접하는 다른 금속층과 연결되어야 하는데, 접촉창이 오픈되지 않아 양 금속층 사이의 연결이 이루어지지 않을 경우에는 측정된 전류가 그 설계에서 도출될 정상 제조시의 전류에 비해 적을 것이다. 즉, 소정의 기준 전류값 이하에서는 반도체 장치 특히 다층 금속층에 결함이 생겼다고 볼 수 있다.
또한, 금속 플러그 또는 금속 배선층에 보이드가 생성된 경우에도 다층 금속 배선의 저항이 증가되어 측정된 전류가 정상 제조시의 전류에 비해 감소될 것이다. 따라서, 정상 제조시의 전류 이하의 전류값이 측정되면, 측정 대상이 된 반도체 장치의 금속 배선에 결함이 있음을 알 수 있다.
금속 배선층과 다른 도전층의 절연이 필요한 경우에, 제조 공정 중에 금속 도전층과 도전층이 연결되면, 금속 배선층이 설계 대로 제조되었을 경우의 전류에 비해 측정된 전류는 클것이다. 이 경우에는 기준 전류값 이상이 되면 금속 배선층에 결함이 발생하였다고 판단한다.
요약하면, 금속 배선의 설계에 따라 정상적으로 제조된 금속 배선층에 흐르는 전류의 일정 범위 이상 및/또는 이하의 전류가 측정된다면, 측정 대상이 된 금속 배선은 결함을 가짐을 알 수 있다.
본 설명에서는 전류를 판단 대상으로 삼았으나, 전류와 반비례 관계에 있는 저항을 이용하여 전류의 경우와 거의 동일한 방법으로 금속 배선층의 결함을 판단할 수 있다.
본 실시예에서는 제 4 금속층에 전원 전압 패드 및 접지 전압 패드를 설계하였으나, 이에 한정되지 않고 제 1 내지 제 3 금속층의 어디에도 전원 전압 패드 및 접지 전압 패드를 설계할 수 있다.
이상에서 설명한 바와 같이, 금속 배선의 상태 즉 금속 배선의 스텝 커버리지의 양호도, 금속 플러그 및 또는 금속 배선층의 보이드 생성 유무, 접촉창의 오픈 유무, 전자 이동의 유무, 금속 배선층의 노취등의 문제가 금속 배선층에 흐르는 전류의 양(및 저항)을 변경시키므로, 위에서 언급한 문제들은 금속 배선층이 설계에 따라 정상적으로 제조되었을 경우의 전류(또는 저항)와 실제 제조된 금속 배선층을 흐르는 전류(또는 저항)를 측정함으로써, 금속 배선층의 결함 유무를 판단할 수 있다. 또한 이런 금속 배선층의 신뢰성 측정 방법은 금속 배선층 형성 후 반도체 장치의 완료 전에 실시할 수 있으므로, 측정에 소요되는 시간이 종래의 방법에 비해 단축된다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (3)
- 반도체 기판 상면에 반도체 소자를 형성하는 단계,상기 반도체 소자가 형성된 결과물 전면에 다수의 배선층을 형성하는 단계,상기 다수의 배선층의 일측에는 전원 전압을 인가하고 상기 다수의 배선층의 타측은 접지시켜 이들 사이의 전류를 측정하는 단계,상기 측정된 전류가 소정의 범위에 포함되는지를 판단하는 단계,상기 측정된 전류가 소정의 범위 이하 이거나 이상이 되면, 측정 대상이 된 금속 배선에 결함이 발생하였다는 신호를 출력하고 상기 측정된 전류가 소정 범위에 속하면 양호한 다층 금속 배선이 형성되었음을 출력하는 단계를 구비하는 다층 금속 배선층의 신뢰성 측정 방법.
- 반도체 기판 상면에 반도체 소자를 형성하는 단계,상기 반도체 소자가 형성된 결과물 전면에 소정의 콘택홀을 구비한 절연층을 형성하는 단계,상기 절연층의 상기 콘택홀에 도전성 물질을 채워 플러그를 형성하는 단계,상기 플러그가 형성된 결과물 전면에 금속 물질을 증착하고 패터닝하여 금속 배선층을 형성하는 단계,상기 금속 배선층의 일측에는 전원 전압을 인가하고 상기 다수의 배선층의 타측은 접지시켜 이들 사이의 전류를 측정하는 단계, 및상기 측정된 전류가 소정의 범위에 포함되는지를 판단하는 단계를 구비하는 배선층의 신뢰성 측정 방법.
- 반도체 기판 상면에 반도체 소자를 형성하는 단계,상기 반도체 소자가 형성된 결과물 전면에 다수의 배선층을 형성하는 단계,상기 다수의 배선층의 일측에는 전원 전압을 인가하고 상기 다수의 배선층의 타측은 접지시켜 이들 사이의 전류를 측정하는 단계,상기 전원 전압과 상기 측정된 전류로부터 상기 다수의 배선층의 저항을 계산하는 단계,상기 계산된 저항이 소정의 범위에 포함되는지를 판단하는 단계,상기 계산된 저항값이 소정의 범위 이하 이거나 이상이 되면, 측정 대상이 된 금속 배선에 결함이 발생하였다는 신호를 출력하고 상기 계산된 저항값이 소정 범위에 속하면 양호한 다층 금속 배선이 형성되었음을 출력하는 단계를 구비하는 다층 금속 배선층의 신뢰성 측정 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970070128A KR100272663B1 (ko) | 1997-12-17 | 1997-12-17 | 배선층의 신뢰성 측정방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970070128A KR100272663B1 (ko) | 1997-12-17 | 1997-12-17 | 배선층의 신뢰성 측정방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990050936A KR19990050936A (ko) | 1999-07-05 |
| KR100272663B1 true KR100272663B1 (ko) | 2000-12-01 |
Family
ID=19527738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970070128A KR100272663B1 (ko) | 1997-12-17 | 1997-12-17 | 배선층의 신뢰성 측정방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100272663B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8120976B2 (en) | 2006-08-28 | 2012-02-21 | Samsung Electronics Co., Ltd. | Line defect detection circuit for detecting weak line |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920010806A (ko) * | 1990-11-06 | 1992-06-27 | 김광호 | 반도체장치용 금속배선을 시험하는 방법 및 장치 |
-
1997
- 1997-12-17 KR KR1019970070128A patent/KR100272663B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920010806A (ko) * | 1990-11-06 | 1992-06-27 | 김광호 | 반도체장치용 금속배선을 시험하는 방법 및 장치 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8120976B2 (en) | 2006-08-28 | 2012-02-21 | Samsung Electronics Co., Ltd. | Line defect detection circuit for detecting weak line |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990050936A (ko) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6288453B1 (en) | Alignment of openings in semiconductor fabrication | |
| CN100561731C (zh) | 多级互连的可靠性测试结构 | |
| US7253436B2 (en) | Resistance defect assessment device, resistance defect assessment method, and method for manufacturing resistance defect assessment device | |
| US7365529B2 (en) | Test structure design for reliability test | |
| US9875964B2 (en) | Semiconductor device components and methods | |
| US6897475B2 (en) | Test structure and related methods for evaluating stress-induced voiding | |
| US6995392B2 (en) | Test structure for locating electromigration voids in dual damascene interconnects | |
| US6091080A (en) | Evaluation method for wirings of semiconductor device | |
| US8344510B2 (en) | Semiconductor device with void detection monitor | |
| KR100346179B1 (ko) | 반도체장치의 일렉트로마이그레이션의 신뢰성 평가장치 및 그 방법 | |
| JPH07135242A (ja) | 半導体装置 | |
| KR100272663B1 (ko) | 배선층의 신뢰성 측정방법 | |
| US8102053B2 (en) | Displacement detection pattern for detecting displacement between wiring and via plug, displacement detection method, and semiconductor device | |
| JP3521564B2 (ja) | 半導体装置 | |
| KR100295916B1 (ko) | 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법 | |
| JPH11214628A (ja) | 半導体装置の配線試験方法、配線試験回路および配線試験装置 | |
| US6013952A (en) | Structure and method for measuring interface resistance in multiple interface contacts and via structures in semiconductor devices | |
| US8519388B2 (en) | Embedded structure for passivation integrity testing | |
| US6784000B2 (en) | Method for measurement of electromigration in semiconductor integrated circuits | |
| JP2880974B2 (ja) | 半導体装置の製造方法 | |
| JP2000058611A (ja) | 半導体装置の評価方法 | |
| JP6930486B2 (ja) | 検査用構造および検査方法 | |
| JP2022042488A (ja) | プローブ位置モニタリング構造及びプローブの位置をモニタリングする方法 | |
| JP2867525B2 (ja) | コンタクトホール・エレクトロマイグレーション試験デバイスおよびその製造方法 | |
| JPH03268441A (ja) | 半導体集積回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080728 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |